JPH079984B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH079984B2 JPH079984B2 JP14857186A JP14857186A JPH079984B2 JP H079984 B2 JPH079984 B2 JP H079984B2 JP 14857186 A JP14857186 A JP 14857186A JP 14857186 A JP14857186 A JP 14857186A JP H079984 B2 JPH079984 B2 JP H079984B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor substrate
- charge
- charge transfer
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電荷転送素子を含む半
導体装置に関する。
導体装置に関する。
電荷転送素子は、電気信号や入射光等の情報入力を電荷
の形で蓄積し、しかもその電荷を多数の電荷転送用電極
によって順次転送して電気信号として増幅して取出すこ
とができることから、電荷転送素子を含む半導体装置は
撮像装置やメモリ、その他信号処理装置等に使用されて
いる。
の形で蓄積し、しかもその電荷を多数の電荷転送用電極
によって順次転送して電気信号として増幅して取出すこ
とができることから、電荷転送素子を含む半導体装置は
撮像装置やメモリ、その他信号処理装置等に使用されて
いる。
第３図（ａ）〜（ｃ）は従来の半導体装置の一例の断面
模式図及びポテンシャル図である。
模式図及びポテンシャル図である。
この従来例は、第３図（ａ）に示すように、半導体基板
７の上に絶縁膜を介して設けられかつ２相のクロック信
号φ1及びφ2によって駆動される多数の電荷転送用電極
１と、電荷転送用電極１の最終段に近接した半導体基板
７の上に絶縁膜を介して設けられかつ電位V2に固定され
た出力用ゲート２と、転送されてきた電荷を電圧に変換
するための浮遊拡散層４を有するトランジスタ５と、浮
遊拡散層４にゲートを接続することによって内部情報を
電気信号として外部へ取り出すためのトランジスタ６と
で構成されている。
７の上に絶縁膜を介して設けられかつ２相のクロック信
号φ1及びφ2によって駆動される多数の電荷転送用電極
１と、電荷転送用電極１の最終段に近接した半導体基板
７の上に絶縁膜を介して設けられかつ電位V2に固定され
た出力用ゲート２と、転送されてきた電荷を電圧に変換
するための浮遊拡散層４を有するトランジスタ５と、浮
遊拡散層４にゲートを接続することによって内部情報を
電気信号として外部へ取り出すためのトランジスタ６と
で構成されている。
この従来例の駆動方法は、先ず、トランジスタ５をオン
状態にして浮遊拡散層４の電位を電源の電位V1に設定す
ることによりリセットし、しかる後にトランジスタ５を
オフ状態にする。
状態にして浮遊拡散層４の電位を電源の電位V1に設定す
ることによりリセットし、しかる後にトランジスタ５を
オフ状態にする。
次に、２相のクロック信号φ1及びφ2によって多数の電
荷転送用電極１を駆動して、各々の電荷転送用電極１の
下の半導体基板７の表面にポテンシャル井戸を生じさ
せ、電荷を次々に転送して最終段の電荷転送用電極１の
ポテンシャル井戸に溜める。
荷転送用電極１を駆動して、各々の電荷転送用電極１の
下の半導体基板７の表面にポテンシャル井戸を生じさ
せ、電荷を次々に転送して最終段の電荷転送用電極１の
ポテンシャル井戸に溜める。
続いて、次のクロックの時に、その電荷を、電位V2を印
加した出力用ゲート２の下の半導体基板７の表面を通っ
て、浮遊拡散層４へ流し込む。
加した出力用ゲート２の下の半導体基板７の表面を通っ
て、浮遊拡散層４へ流し込む。
この場合、転送されてきた電荷量をＱとし、浮遊拡散層
４の容量をC1とすると、電荷が流入する前と後の浮遊拡
散層４の電位差ΔＶ′は と表わすことができる。
４の容量をC1とすると、電荷が流入する前と後の浮遊拡
散層４の電位差ΔＶ′は と表わすことができる。
従って、この電位差ΔＶ′をトランジスタ６を介して出
力すれば、この従来例の半導体装置内に蓄積された情報
を読取ることができる。
力すれば、この従来例の半導体装置内に蓄積された情報
を読取ることができる。
ここで、第３図（ｂ）及び（ｃ）はクロック信号φ1及
びφ2がそれぞれ高電位の時の電位分布を表わしてい
る。
びφ2がそれぞれ高電位の時の電位分布を表わしてい
る。
又、第３図（ａ）の断面模式図では図が複雑になるのを
避けるために省略してあるが、実際には、第３図（ｂ）
及び（ｃ）に示すように、各々の電荷転送用電極１の下
のポテンシャル井戸が階段状になるように、各々の電荷
転送用電極１の下の半導体基板７表面の不純物濃度を部
分的に変えるなどしている。
避けるために省略してあるが、実際には、第３図（ｂ）
及び（ｃ）に示すように、各々の電荷転送用電極１の下
のポテンシャル井戸が階段状になるように、各々の電荷
転送用電極１の下の半導体基板７表面の不純物濃度を部
分的に変えるなどしている。
上述した従来の半導体装置では、浮遊拡散層４の電位差
ΔＶ′が電源の電位V1と出力用ゲート２に印加される電
位V2との差（V1−V2）を越えるようになると、電荷が電
荷転送用電極１の下の半導体基板７表面の方にあふれ出
てしまうので、浮遊拡散層４が許容できる最大の電荷量
Qmaxは Qmax＝C1・（V1−V2） となる。
ΔＶ′が電源の電位V1と出力用ゲート２に印加される電
位V2との差（V1−V2）を越えるようになると、電荷が電
荷転送用電極１の下の半導体基板７表面の方にあふれ出
てしまうので、浮遊拡散層４が許容できる最大の電荷量
Qmaxは Qmax＝C1・（V1−V2） となる。
ここで、電位V1及びV2は回路構成上ある程度決まってし
まうため、最大の電荷量Qmaxを大きくするには浮遊拡散
層４の容量C1を大きくしなければならないが、しかしこ
の容量C1を大きくすると電荷量が小さい場合の検出感度
が低下してしまう。
まうため、最大の電荷量Qmaxを大きくするには浮遊拡散
層４の容量C1を大きくしなければならないが、しかしこ
の容量C1を大きくすると電荷量が小さい場合の検出感度
が低下してしまう。
従って、従来の半導体装置は、電荷量の検出範囲を広げ
ようとして浮遊拡散層の容量を大きくすると電荷量の小
さい場合の検出感度が低下し、反対に浮遊拡散層の容量
を小さくして電荷量の小さい場合の検出感度を上げよう
とすると電荷量の検出範囲が狭くなってしまうという欠
点がある。
ようとして浮遊拡散層の容量を大きくすると電荷量の小
さい場合の検出感度が低下し、反対に浮遊拡散層の容量
を小さくして電荷量の小さい場合の検出感度を上げよう
とすると電荷量の検出範囲が狭くなってしまうという欠
点がある。
本発明の目的は、転送されてきた電荷の検出感度が良く
しかも電荷量の検出範囲も広く電荷転送素子を含む半導
体装置を提供することにある。
しかも電荷量の検出範囲も広く電荷転送素子を含む半導
体装置を提供することにある。
本発明の半導体装置は、一導電型の半導体基板上に第１
の絶縁膜を介して設けられた複数の電荷転送用電極と、
前記複数の電荷転送用電極の最終段の電荷転送用電極に
近接して前記半導体基板上に第２の絶縁膜を介して設け
られた出力用ゲートと、該出力用ゲートと所定の間隔を
置いて前記半導体基板表面に設けられた出力用の反対導
電型領域と、前記出力用ゲートと前記反対導電型領域の
間の前記半導体基板上に第３の絶縁膜を介して設けられ
た少くとも１つの定電位印加用のゲーとを含んで成る。
の絶縁膜を介して設けられた複数の電荷転送用電極と、
前記複数の電荷転送用電極の最終段の電荷転送用電極に
近接して前記半導体基板上に第２の絶縁膜を介して設け
られた出力用ゲートと、該出力用ゲートと所定の間隔を
置いて前記半導体基板表面に設けられた出力用の反対導
電型領域と、前記出力用ゲートと前記反対導電型領域の
間の前記半導体基板上に第３の絶縁膜を介して設けられ
た少くとも１つの定電位印加用のゲーとを含んで成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の一実施例の断面模式図
及びポテンシャル図である。
及びポテンシャル図である。
この実施例は、第１図（ａ）に示すように、多数の電荷
転送用電極１と、電位V1を印加した出力用ゲート２と、
浮遊拡散層４を有するトランジスタ５と、ゲートが浮遊
拡散層４に接続されたトランジスタ６と、出力用ゲート
２と浮遊拡散層４との間の半導体基板７上に絶縁膜を介
して設けられかつ電位V3を印加した定電位印加用のゲー
ト３とで構成される。
転送用電極１と、電位V1を印加した出力用ゲート２と、
浮遊拡散層４を有するトランジスタ５と、ゲートが浮遊
拡散層４に接続されたトランジスタ６と、出力用ゲート
２と浮遊拡散層４との間の半導体基板７上に絶縁膜を介
して設けられかつ電位V3を印加した定電位印加用のゲー
ト３とで構成される。
従って、転送されてきた電荷量ＱがC1・（V1−V3）以下
の場合には、第１図（ｂ）に示すように、浮遊拡散層４
のポテンシャル井戸に溜り、電荷の流入前後の浮遊拡散
層４の電位差ΔＶは、従来例同様、 で表わすことができる。
の場合には、第１図（ｂ）に示すように、浮遊拡散層４
のポテンシャル井戸に溜り、電荷の流入前後の浮遊拡散
層４の電位差ΔＶは、従来例同様、 で表わすことができる。
しかし、電荷量ＱがC1・（V1−V3）を越えるようになる
と、第１図（ｃ）に示すように、電荷が浮遊拡散層４の
ポテンシャル井戸をあふれ定電位印加用のゲート３の下
の半導体基板７表面の領域まで広がってしまうので、電
位差ΔＶは、浮遊拡散層４のポテンシャル井戸をあふれ
た分の電位差をΔＶ″とすると、 ΔＶ＝（V1−V3）＋ΔＶ″となる。
と、第１図（ｃ）に示すように、電荷が浮遊拡散層４の
ポテンシャル井戸をあふれ定電位印加用のゲート３の下
の半導体基板７表面の領域まで広がってしまうので、電
位差ΔＶは、浮遊拡散層４のポテンシャル井戸をあふれ
た分の電位差をΔＶ″とすると、 ΔＶ＝（V1−V3）＋ΔＶ″となる。
この場合、電位差ΔＶ″は、定電位印加用のゲート３の
下の半導体基板７表面及び浮遊拡散層４の両方のポテン
シャル井戸に広がったあふれた分の電荷ΔＱによるもの
であるので、定電位印加用のゲート３の下の半導体基板
７表面部分の容量をC2とすると、 となり、結局、電位差ΔＶは と表わすことができる。ここで、あふれた分の電荷ΔＱ
は ΔＱ＝Ｑ−C1（V1−V3） である。
下の半導体基板７表面及び浮遊拡散層４の両方のポテン
シャル井戸に広がったあふれた分の電荷ΔＱによるもの
であるので、定電位印加用のゲート３の下の半導体基板
７表面部分の容量をC2とすると、 となり、結局、電位差ΔＶは と表わすことができる。ここで、あふれた分の電荷ΔＱ
は ΔＱ＝Ｑ−C1（V1−V3） である。
第２図は本発明の一実施例の電荷量−電位差特性図であ
る。
る。
即ち、この実施例では、第２図に示すように、転送され
てきた電荷量ＱがC1・（V1−V3）以下では、電位差ΔＶ
が1/C1の傾きを持つ直線に沿って増加し、電荷量ＱがC1
・（V1−V3）を越えると傾きが1/（C1＋C2）に減少す
る。これは、電荷量の小さいところで検出感度が良くし
かも電荷量の大きい範囲まで検出が可能であることを意
味している。
てきた電荷量ＱがC1・（V1−V3）以下では、電位差ΔＶ
が1/C1の傾きを持つ直線に沿って増加し、電荷量ＱがC1
・（V1−V3）を越えると傾きが1/（C1＋C2）に減少す
る。これは、電荷量の小さいところで検出感度が良くし
かも電荷量の大きい範囲まで検出が可能であることを意
味している。
ここで、第１図（ａ）の断面模式図では、第３図（ａ）
の場合と同様、各々の電荷転送用電極の下の半導体基板
表面の不純物濃度の異なる領域は、図が複雑になるので
省略してある。
の場合と同様、各々の電荷転送用電極の下の半導体基板
表面の不純物濃度の異なる領域は、図が複雑になるので
省略してある。
又、この実施例では電荷転送用電極が２相駆動方式の一
層電極構造となっているが、本発明は、特にこれに限る
ことはなく、多相駆動方式の多層電極構造等でも良いこ
とは自明でがる。
層電極構造となっているが、本発明は、特にこれに限る
ことはなく、多相駆動方式の多層電極構造等でも良いこ
とは自明でがる。
以上説明したように本発明は、出力用ゲート電極と浮遊
拡散層との間の半導体基板上に絶縁膜を介して少くとも
１つの定電位印加用のゲートを設けることによって、小
さな電荷量に対して検出感度が高くしかも電荷量の大き
なところまで検出できる検出範囲の広い電荷転送素子を
含む半導体装置を実現できるという効果がある。
拡散層との間の半導体基板上に絶縁膜を介して少くとも
１つの定電位印加用のゲートを設けることによって、小
さな電荷量に対して検出感度が高くしかも電荷量の大き
なところまで検出できる検出範囲の広い電荷転送素子を
含む半導体装置を実現できるという効果がある。
又、本発明は、電荷結合素子（CCD）を撮像素子として
使う場合に、ブラウン管への入力信号補正（ガンマー補
正）回路としての応用も可能である。
使う場合に、ブラウン管への入力信号補正（ガンマー補
正）回路としての応用も可能である。
第１図（ａ）及び（ｂ），（ｃ）は本発明の一実施例の
断面模式図及びポテンシャル図、第２図は本発明の一実
施例の電荷量−電位差特性図、第３図（ａ）及び
（ｂ），（ｃ）は従来の半導体装置の一例の断面模式図
及びポテンシャル図である。 １……電荷転送用電極、２……出力用ゲート、３……定
電位印加用のゲート、４……浮遊拡散層、5,6……トラ
ンジスタ、７……半導体基板、C1，C2……容量、Ｑ……
転送電荷量、V1，V2，V3……電位、ΔV,ΔＶ′，ΔＶ″
……電位差、φ1，φ2……クロック信号。
断面模式図及びポテンシャル図、第２図は本発明の一実
施例の電荷量−電位差特性図、第３図（ａ）及び
（ｂ），（ｃ）は従来の半導体装置の一例の断面模式図
及びポテンシャル図である。 １……電荷転送用電極、２……出力用ゲート、３……定
電位印加用のゲート、４……浮遊拡散層、5,6……トラ
ンジスタ、７……半導体基板、C1，C2……容量、Ｑ……
転送電荷量、V1，V2，V3……電位、ΔV,ΔＶ′，ΔＶ″
……電位差、φ1，φ2……クロック信号。
Claims (1)
- 【請求項１】一導電型の半導体基板上に第１の絶縁膜を
介して設けられた複数の電荷転送用電極と、前記複数の
電荷転送用電極の最終段の電荷転送用電極に近接して前
記半導体基板上に第２の絶縁膜を介して設けられた出力
用ゲートと、該出力用ゲートと所定の間隔を置いて前記
半導体基板表面に設けられた出力用の反対導電型領域
と、前記出力用ゲートと前記反対導電型領域の間の前記
半導体基板上に第３の絶縁膜を介して設けられた少くと
も１つの定電位印加用のゲートとを含むことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14857186A JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14857186A JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634681A JPS634681A (ja) | 1988-01-09 |
| JPH079984B2 true JPH079984B2 (ja) | 1995-02-01 |
Family
ID=15455720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14857186A Expired - Lifetime JPH079984B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02116170A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 固体撮像装置 |
-
1986
- 1986-06-24 JP JP14857186A patent/JPH079984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634681A (ja) | 1988-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11261046A (ja) | 固体撮像装置 | |
| JP5350659B2 (ja) | 固体撮像装置 | |
| JPH0511472B2 (ja) | ||
| JPH04373136A (ja) | 電荷結合装置 | |
| US5627388A (en) | CCD-solid state image sensor using electron and hole signal charges and method for processing signal thereof | |
| JPS634681A (ja) | 半導体装置 | |
| JP3244557B2 (ja) | 固体撮像素子の入力回路 | |
| JPH05315587A (ja) | 半導体装置 | |
| JPH05102201A (ja) | 半導体装置 | |
| JPS63164270A (ja) | 積層型固体撮像装置 | |
| JP2685436B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2903008B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH01103872A (ja) | 固体撮像装置 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPH01251756A (ja) | 電荷結合装置 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPH0212967A (ja) | 固体撮像装置 | |
| JPH07202171A (ja) | 電荷転送装置 | |
| JPS603717B2 (ja) | 電荷転送装置 | |
| JPH0263299B2 (ja) | ||
| JP4193877B2 (ja) | 電荷転送装置及び固体撮像装置 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH01283870A (ja) | 電荷転送装置 | |
| JPH03291946A (ja) | 固体撮像素子 | |
| JP2000150856A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |