JPH0810125B2 - 半導体光位置検出器 - Google Patents
半導体光位置検出器Info
- Publication number
- JPH0810125B2 JPH0810125B2 JP15956286A JP15956286A JPH0810125B2 JP H0810125 B2 JPH0810125 B2 JP H0810125B2 JP 15956286 A JP15956286 A JP 15956286A JP 15956286 A JP15956286 A JP 15956286A JP H0810125 B2 JPH0810125 B2 JP H0810125B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- current
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は、受光面に投射されたスポット状の光位置
を検出する半導体光位置検出器に関する。
を検出する半導体光位置検出器に関する。
［発明の技術的背景とその問題点］ 従来の半導体光位置検出器としては、例えば第５図に
示すようなものがある（特開昭55−87007号公報）。
示すようなものがある（特開昭55−87007号公報）。
半導体光位置検出器のチップは、高比抵抗のｎ形Si基
板41の主面に、ｐ形層42が形成されてpn接合による光検
出面が構成され、裏面にはコンタクト層となるn+層43が
全面に形成されている。チップは平面的には方形状に形
成されている。
板41の主面に、ｐ形層42が形成されてpn接合による光検
出面が構成され、裏面にはコンタクト層となるn+層43が
全面に形成されている。チップは平面的には方形状に形
成されている。
なお、ｐ形を第１導電形とすると、これと反対導電形
のｎ形は第２導電形となる。
のｎ形は第２導電形となる。
ｐ形層42には、間隔長ｌだけ離隔した２位置に、チッ
プ主面の対向した２辺に沿って光電流I1、I2を取出すた
めの電源44、45が形成されている。
プ主面の対向した２辺に沿って光電流I1、I2を取出すた
めの電源44、45が形成されている。
電極44は電流電圧変換用の抵抗46を介して接地され、
電極44と抵抗46aとの接続点にバッファアンプ47aが接続
されている。抵抗46aおよびバッファアンプ47aはチップ
に対してともに外付けされている。
電極44と抵抗46aとの接続点にバッファアンプ47aが接続
されている。抵抗46aおよびバッファアンプ47aはチップ
に対してともに外付けされている。
他の電極45側についても上記と同様に、外付け電流電
圧変換用の抵抗46bおよびバッファアンプ47bが接続され
ている。
圧変換用の抵抗46bおよびバッファアンプ47bが接続され
ている。
光電流I1、I2は、上記のようにチップ外に抵抗46a、4
6bおよびバッファアンプ47a、47bの信号処理が設けられ
て、電圧に変換されてから増幅されて取出される。
6bおよびバッファアンプ47a、47bの信号処理が設けられ
て、電圧に変換されてから増幅されて取出される。
一方、裏面側のn+層43には、その全面または一部に電
極48が取付けられ、電極48は抵抗49を介して正電圧＋Ｖ
の電源に接続されている。
極48が取付けられ、電極48は抵抗49を介して正電圧＋Ｖ
の電源に接続されている。
光検出面のpn接合は、上記の正電圧＋Ｖにより逆バイ
アスされる。
アスされる。
いまpn接合が正電圧＋Ｖにより十分に逆バイアスさ
れ、ｐ形層42の厚さは少数キャリヤの拡散長に比べて小
さいものとする。
れ、ｐ形層42の厚さは少数キャリヤの拡散長に比べて小
さいものとする。
そして第５図に示すように、各電極44、45の位置がそ
れぞれｘ＝−l/2、ｘ＝l/2となるような受光面上のｘ座
標において、ｘ＝x0の位置にスポット状の光が投射され
たとすると、各電極44、45から取出される光電流I1、I2
は光の投射位置x0に応じて相対的に変化し、それぞれ次
式で表わされる。
れぞれｘ＝−l/2、ｘ＝l/2となるような受光面上のｘ座
標において、ｘ＝x0の位置にスポット状の光が投射され
たとすると、各電極44、45から取出される光電流I1、I2
は光の投射位置x0に応じて相対的に変化し、それぞれ次
式で表わされる。
I1＝I0（1/2−x0/l） …（１） I2＝I0（1/2−x0/l） …（２） ここでI0は投射光により発生し、取出される全光電流
である。
である。
上記（１）、（２）両式から x0/l＝（1/2）・（I2−I1）／（I1＋I2） …（３） の演算を行なうことにより、光の投射位置ｘ＝x0が求め
られる。
られる。
しかしながら、上記の半導体光位置検出器にあって
は、微小な値の光電流I1、I2を接続線を介して外付け抵
抗46a、46b、およびバッファアンプ47a、47bに導くよう
にしていたため、接続線および抵抗46a、46b等の部分で
ノイズが乗り易く、一方、電極44、45の接続部等の部分
で、微小な光電流I1、I2に損失が生じるのでS/N比が悪
くなり光位置の検出精度が低下するという問題点があっ
た。
は、微小な値の光電流I1、I2を接続線を介して外付け抵
抗46a、46b、およびバッファアンプ47a、47bに導くよう
にしていたため、接続線および抵抗46a、46b等の部分で
ノイズが乗り易く、一方、電極44、45の接続部等の部分
で、微小な光電流I1、I2に損失が生じるのでS/N比が悪
くなり光位置の検出精度が低下するという問題点があっ
た。
また、抵抗46a、46bおよびバッファアンプ47a、47b
が、チップ外に設けられているので、信号処理部も含め
た検出器全体の構成が比較的大形になってしまうという
問題点があった。
が、チップ外に設けられているので、信号処理部も含め
た検出器全体の構成が比較的大形になってしまうという
問題点があった。
［発明の目的］ この発明は、上記事情に基づいてなされたもので、検
出精度の低下を防止できるとともに、小形、コンパクト
化を図ることのできる半導体光位置検出器を提供するこ
とを目的とする。
出精度の低下を防止できるとともに、小形、コンパクト
化を図ることのできる半導体光位置検出器を提供するこ
とを目的とする。
［発明の概要］ この発明は、上記目的を達成するために、第１導電形
の半導体基板上に形成した第２導電形のエピタキシャル
層の部分に、第１導電形層を形成して、異なる導電形の
接合により光検出面を構成し、この第１導電形層の離隔
した２位置に設けられた端子部を介して取出される当該
２位置間における光の投射位置に応じて相対的に変化す
る各光電流の和電流および差電流を出力する手段を該エ
ピタキシャル層に形成し、さらに、この手段に導通して
該エピタキシャル層に形成されこの手段から出力される
電流を電圧に変換する抵抗層と、該エピタキシャル層に
形成されこの抵抗層で変換された電圧を増幅する増幅器
とを設けることにより、上記のエピタキシャル層は分離
拡散領域の選択拡散等により他の素子組込み用の島状領
域を容易に形成することができるので、抵抗およびトラ
ンジスタ等の信号処理部を構成する各素子を検出器本体
部とともに−チップ上に容易に組込めるようにしたもの
である。
の半導体基板上に形成した第２導電形のエピタキシャル
層の部分に、第１導電形層を形成して、異なる導電形の
接合により光検出面を構成し、この第１導電形層の離隔
した２位置に設けられた端子部を介して取出される当該
２位置間における光の投射位置に応じて相対的に変化す
る各光電流の和電流および差電流を出力する手段を該エ
ピタキシャル層に形成し、さらに、この手段に導通して
該エピタキシャル層に形成されこの手段から出力される
電流を電圧に変換する抵抗層と、該エピタキシャル層に
形成されこの抵抗層で変換された電圧を増幅する増幅器
とを設けることにより、上記のエピタキシャル層は分離
拡散領域の選択拡散等により他の素子組込み用の島状領
域を容易に形成することができるので、抵抗およびトラ
ンジスタ等の信号処理部を構成する各素子を検出器本体
部とともに−チップ上に容易に組込めるようにしたもの
である。
［発明の実施例］ 以下、この発明の実施例を図面に基づいて説明する。
第１図および第２図は、この発明の一実施例を示す図
である。
である。
まず構成を説明すると、第１図および第２図中、１は
ｐ形のSi半導体基板（サブストレート）で、半導体基板
１上にはｎ形のエピタキシャル層２が形成されている。
ｐ形のSi半導体基板（サブストレート）で、半導体基板
１上にはｎ形のエピタキシャル層２が形成されている。
エピタキシャル層２の所要部位には、ｐ形不純物が選
択的に拡散されてp+分離拡散領域３が形成され、エピタ
キシャル層２がこのp+分離拡散領域３で分離されてｎ形
の島状領域（以下アイランドという）2a、2b、2cが形成
されている。
択的に拡散されてp+分離拡散領域３が形成され、エピタ
キシャル層２がこのp+分離拡散領域３で分離されてｎ形
の島状領域（以下アイランドという）2a、2b、2cが形成
されている。
４はn+埋込層で、このn+埋込層４によりトランジスタ
のコレクタ抵抗の低減等が図られる。
のコレクタ抵抗の低減等が図られる。
アイランド2aには、まず所要間隔だけ離隔した２位置
にｐ形領域５、６が拡散形成され、この２個のｐ形領域
５、６の間にボロン（Ｂ）のイオン注入によりｐ形層７
が形成されている。アイランド2aを構成するｎ形のエピ
タキシャル層２と、ｐ形層７とのpn接合により光検出面
が構成される。
にｐ形領域５、６が拡散形成され、この２個のｐ形領域
５、６の間にボロン（Ｂ）のイオン注入によりｐ形層７
が形成されている。アイランド2aを構成するｎ形のエピ
タキシャル層２と、ｐ形層７とのpn接合により光検出面
が構成される。
各ｐ形領域５、６には、酸化膜８に開孔されたコンタ
クトホールを介してAlの配線層９がオーミックコンタク
トされている。この各ｐ形領域５、６と配線層９とのコ
ンタクト部により、光検出面で発生した光電流を取出す
ための端子部11、12がそれぞれ形成されている。
クトホールを介してAlの配線層９がオーミックコンタク
トされている。この各ｐ形領域５、６と配線層９とのコ
ンタクト部により、光検出面で発生した光電流を取出す
ための端子部11、12がそれぞれ形成されている。
而してpn接合からなる光検出面、および各端子部11、
12等により、検出器本体部となる光位置検出素子13が構
成される。
12等により、検出器本体部となる光位置検出素子13が構
成される。
また、ライランド2aには、光位置検出素子13の両側に
隣接した部分に、ｐ形層により電流電圧変換用の抵抗1
4、15がそれぞれ形成されている。抵抗14、15形成用の
ｐ形層は、pn接合を構成するｐ形層７のイオン注入の工
程で同時に形成される。
隣接した部分に、ｐ形層により電流電圧変換用の抵抗1
4、15がそれぞれ形成されている。抵抗14、15形成用の
ｐ形層は、pn接合を構成するｐ形層７のイオン注入の工
程で同時に形成される。
抵抗14の一端は、端子部11を構成するｐ形領域５に直
接接続され、他端はｐ形領域16を介して配線層９にオー
ミックコンタクトされている。
接接続され、他端はｐ形領域16を介して配線層９にオー
ミックコンタクトされている。
他の抵抗15についても上記とほど同様に、その一端は
端子部12を構成するｐ形領域６の直接接続され、他端は
ｐ形領域17を介して配線層９にオーミックコンタクトさ
れている。
端子部12を構成するｐ形領域６の直接接続され、他端は
ｐ形領域17を介して配線層９にオーミックコンタクトさ
れている。
一方、他の２個のアイランド2b、2cには、それぞれnp
nトランジスタ18、19が形成されている。20、20aはn+コ
レクタコンタクト領域でアイランド2b、2cがそれぞれｎ
形のコレクタ領域となる。21、21aはｐ形ベース拡散領
域であり、22、22aはn+エミッタ拡散領域である。
nトランジスタ18、19が形成されている。20、20aはn+コ
レクタコンタクト領域でアイランド2b、2cがそれぞれｎ
形のコレクタ領域となる。21、21aはｐ形ベース拡散領
域であり、22、22aはn+エミッタ拡散領域である。
トランジスタ18は差動増幅器23の入力段トランジスタ
を構成し、その反転入力端子となるベース領域21は、配
線層９を介して光位置検出素子13の端子部11に直接接続
されている。また他のトランジスタ19は他の差動増幅器
24の入力段トランジスタを構成し、その反転入力端子と
なるベース領域21aは、配線層９を介して他の端子部12
に直接接続されている。
を構成し、その反転入力端子となるベース領域21は、配
線層９を介して光位置検出素子13の端子部11に直接接続
されている。また他のトランジスタ19は他の差動増幅器
24の入力段トランジスタを構成し、その反転入力端子と
なるベース領域21aは、配線層９を介して他の端子部12
に直接接続されている。
なお第１図中、差動増幅器23、24の全体構成はブロッ
クで示されているが、差動増幅器23、24を構成する上記
のトランジスタ18、19以外の他のトランジスタ、および
抵抗等も、エピタキシャル層２で構成される図示省略の
他のアイランドの部分に作り込まれる。
クで示されているが、差動増幅器23、24を構成する上記
のトランジスタ18、19以外の他のトランジスタ、および
抵抗等も、エピタキシャル層２で構成される図示省略の
他のアイランドの部分に作り込まれる。
抵抗14は、配線層９を介して差動増幅器23の反転入力
端子（−）（トランジスタ18のベース領域21）と出力端
子との間に接続され、また抵抗15は、同様に配線層９を
介して他の差動増幅器24の反転入力端子（−）（トラン
ジスタ19のベース領域21a）と出力端子との間に接続さ
れている。
端子（−）（トランジスタ18のベース領域21）と出力端
子との間に接続され、また抵抗15は、同様に配線層９を
介して他の差動増幅器24の反転入力端子（−）（トラン
ジスタ19のベース領域21a）と出力端子との間に接続さ
れている。
両差動増幅器23、24の非反転入力端子（＋）には、そ
れぞれ基準電圧＋Vrが加えられている。
れぞれ基準電圧＋Vrが加えられている。
25はアイランド2aに対するn+コンタクト拡散領域で、
n+コンタクト拡散領域25には配線層９がオーミックコン
タクトされている。アイランド2aには上記の配線層９お
よびn+コンタクト拡散領域25を介して正の電源電圧＋Vc
cが加えられている。
n+コンタクト拡散領域25には配線層９がオーミックコン
タクトされている。アイランド2aには上記の配線層９お
よびn+コンタクト拡散領域25を介して正の電源電圧＋Vc
cが加えられている。
差動増幅器23、24の各反転入力端子（−）には仮想短
絡の原理により＋Vrの電圧が現われるので、光位置検出
素子13のpn接合はVcc−Vrの電圧で逆バイアスされる。
絡の原理により＋Vrの電圧が現われるので、光位置検出
素子13のpn接合はVcc−Vrの電圧で逆バイアスされる。
製造工程の一例を概説すると、主面が（111）面を有
するｐ形のSi半導体基板（サブストレート）１の所要領
域にアンチモン（Sb）またはヒ素（As）不純物を拡散し
てn+埋込層４を形成する。
するｐ形のSi半導体基板（サブストレート）１の所要領
域にアンチモン（Sb）またはヒ素（As）不純物を拡散し
てn+埋込層４を形成する。
次いで半導体基板１上にリン（Ｐ）ドープのｎ形エピ
タキシャル層２を成長させる。酸化膜８の形成後エピタ
キシャル層２の所要部位にボロン（Ｂ）等のｐ形不純物
を選択的に拡散してアイランド2a、2b、2cを形成する。
タキシャル層２を成長させる。酸化膜８の形成後エピタ
キシャル層２の所要部位にボロン（Ｂ）等のｐ形不純物
を選択的に拡散してアイランド2a、2b、2cを形成する。
フォトエッチングにより所要部位の拡散膜８に孔開け
を行ない乍らボロン（Ｂ）不純物およびリン（Ｐ）不純
物の拡散を順次行なって各アイランド2a、2b、2c内にｐ
形領域５、６、16、17、ｐ形ベース拡散領域21、21a、
およびn+エミッタ拡散領域22、22a、n+コンタクト拡散
領域20、20a、25を形成する。
を行ない乍らボロン（Ｂ）不純物およびリン（Ｐ）不純
物の拡散を順次行なって各アイランド2a、2b、2c内にｐ
形領域５、６、16、17、ｐ形ベース拡散領域21、21a、
およびn+エミッタ拡散領域22、22a、n+コンタクト拡散
領域20、20a、25を形成する。
pn接合形成用のｐ形層７、および電流電圧変換用の抵
抗14、15を形成する部分の酸化膜８をホトエッチング
し、この部分にボロン（Ｂ）のイオン注入を行なう。こ
の後、このイオン注入部分に1000オングストローム程度
の薄い酸化膜を形成する。
抗14、15を形成する部分の酸化膜８をホトエッチング
し、この部分にボロン（Ｂ）のイオン注入を行なう。こ
の後、このイオン注入部分に1000オングストローム程度
の薄い酸化膜を形成する。
最後にホトエッチングによる酸化膜へのコンタクトホ
ールの孔開け、Al膜の堆積およびパターニングを行なっ
て配線層９を形成する。
ールの孔開け、Al膜の堆積およびパターニングを行なっ
て配線層９を形成する。
次に作用を説明する。
光位置検出素子13のpn接合は、Vcc−Vrの電圧で逆バ
イアスされている。端子部11、12間に或る位置にスポッ
ト状の光が投射されると、各端子部11、12から前記
（１）、（２）式に示すように、その値が光の投射位置
に応じて相対的に変化する各光電流I1、I2が取出され
る。
イアスされている。端子部11、12間に或る位置にスポッ
ト状の光が投射されると、各端子部11、12から前記
（１）、（２）式に示すように、その値が光の投射位置
に応じて相対的に変化する各光電流I1、I2が取出され
る。
取出された各光電流I1、I2は、それぞれｐ形領域５、
６の部分のみを介して電流電圧変換用の抵抗14、15に流
れ、電圧に変換されてから差動増幅器23、24で増幅され
て外部に取出される。
６の部分のみを介して電流電圧変換用の抵抗14、15に流
れ、電圧に変換されてから差動増幅器23、24で増幅され
て外部に取出される。
このように微小な値の光電流I1、I2は、同一チップ内
でｐ形領域５、６の部分のみを介して電圧に変換される
ので、従来の接続線を介して外付けの抵抗で電圧に変化
されるのとは異なって、電圧に変換される過程で光電流
I1、I2信号にノイズが乗ることは全くなく、また微小な
光電流に損失が生じることも殆んどない。
でｐ形領域５、６の部分のみを介して電圧に変換される
ので、従来の接続線を介して外付けの抵抗で電圧に変化
されるのとは異なって、電圧に変換される過程で光電流
I1、I2信号にノイズが乗ることは全くなく、また微小な
光電流に損失が生じることも殆んどない。
そしてさらに、電圧に変換された後も、同一チップ内
に組込まれた差動増幅器で所要値まで増幅されてから外
部に取出される。
に組込まれた差動増幅器で所要値まで増幅されてから外
部に取出される。
したがって所要値に増幅されるまでの信号処理が全て
同一チップ内で行なわれるので、良好なS/N比が得ら
れ、前記（３）式により投射位置が精度よく検出され
る。
同一チップ内で行なわれるので、良好なS/N比が得ら
れ、前記（３）式により投射位置が精度よく検出され
る。
上記のように、この実施例では、その製造上から出力
電流I1、I2信号のS/N比が良好になる。
電流I1、I2信号のS/N比が良好になる。
このためｐ形層７のシート抵抗を或る程度下げて信号
レベルを或る程度犠牲にしても所要のS/N比を得ること
ができ、周波数特性の改善を図ることができる。この結
果ｎ形エピタキシャル層２の比抵抗を低くしても所要の
周波数特性を得ることができる。
レベルを或る程度犠牲にしても所要のS/N比を得ること
ができ、周波数特性の改善を図ることができる。この結
果ｎ形エピタキシャル層２の比抵抗を低くしても所要の
周波数特性を得ることができる。
具体的な数値例を上げると、光位置検出素子13におけ
る両端子部11、12間の間隔長を6mm、エピタキシャル層
２の比抵抗を２Ωcm、ｐ形層７のシート抵抗を1KΩとし
たとき、しゃ断周波数は約1MHzが得られ、機械的な変位
に対するセンサとして十分な応答速度を得ることができ
る。
る両端子部11、12間の間隔長を6mm、エピタキシャル層
２の比抵抗を２Ωcm、ｐ形層７のシート抵抗を1KΩとし
たとき、しゃ断周波数は約1MHzが得られ、機械的な変位
に対するセンサとして十分な応答速度を得ることができ
る。
ここで、本実施例では、取出された光電流を単に電圧
変換して出力するようにしたが、第３図および第４図に
示すように、信号処理回路を和電流差電流発生回路およ
びこの和電流差電流発生回路の出力を基づいて光源を制
御する光源駆動回路等で構成し、前記（３）式の演算を
行なうための割算器を不要として周辺回路の簡略化を図
った構成とすることもできる。
変換して出力するようにしたが、第３図および第４図に
示すように、信号処理回路を和電流差電流発生回路およ
びこの和電流差電流発生回路の出力を基づいて光源を制
御する光源駆動回路等で構成し、前記（３）式の演算を
行なうための割算器を不要として周辺回路の簡略化を図
った構成とすることもできる。
すなわち、第３図中26は和電流差電流発生回路で、そ
の２個の入力端子11a、12aには、光位置検出素子13にお
ける２個の端子部11、12がそれぞれ接続されている。
の２個の入力端子11a、12aには、光位置検出素子13にお
ける２個の端子部11、12がそれぞれ接続されている。
和電流差電流発生回路26は、光位置検出素子13から取
出される２つの光電流I1、I2を入力して、一方の出力線
路27からその和電流I1＋I2が出力され、他方の出力線路
28から差電流I2−I1が出力される。
出される２つの光電流I1、I2を入力して、一方の出力線
路27からその和電流I1＋I2が出力され、他方の出力線路
28から差電流I2−I1が出力される。
なお、和電流差電流発生回路26の回路構成の詳細につ
いては後述する。
いては後述する。
29は光源でレーザ、LED等が用いられ、またこれらレ
ーザ、LED等の発生源から、第３図中、29で示す部位ま
で光ビームをガラスファイバで導くようにしたものでも
よい。
ーザ、LED等の発生源から、第３図中、29で示す部位ま
で光ビームをガラスファイバで導くようにしたものでも
よい。
光源29には和電流差電流発生回路26における和電流出
力線路27が、光源駆動回路30を介して接続されている。
力線路27が、光源駆動回路30を介して接続されている。
光源29は、光源駆動回路30により、和電流I1＋I2が一
定値になるようにその光強度が制御される。
定値になるようにその光強度が制御される。
31は電流電圧変換用の抵抗で、抵抗31は、差動増幅器
32の反転入力端子（−）と出力端子との間に接続されて
いる。
32の反転入力端子（−）と出力端子との間に接続されて
いる。
差電流I2−I1は、電圧に変換されてから差動増幅器32
で増幅されて取出される。なお、第３図中、前記第１図
における部材または部位等と同一ないし均等のものは、
前記と同一符号を以って示し重複した説明を省略する。
で増幅されて取出される。なお、第３図中、前記第１図
における部材または部位等と同一ないし均等のものは、
前記と同一符号を以って示し重複した説明を省略する。
次に、和電流差電流発生回路26の回路構成の詳細を、
第４図を用いて説明する。
第４図を用いて説明する。
和電流差電流発生回路26は、５個のカレントミラー回
路33〜37で構成されており、このうち２個のカレントミ
ラー回路35、36は、それぞれ２個の２次側トランジスタ
35a、35b、36a、36bを有している。
路33〜37で構成されており、このうち２個のカレントミ
ラー回路35、36は、それぞれ２個の２次側トランジスタ
35a、35b、36a、36bを有している。
カレントミラー回路35の２個の２次側トランジスタ35
a、35bにそれぞれ電流I1を発生させ、また他のカレント
ミラー回路36の２個の２次側トランジスタ36a、36bにそ
れぞれ電流I2を発生させている。
a、35bにそれぞれ電流I1を発生させ、また他のカレント
ミラー回路36の２個の２次側トランジスタ36a、36bにそ
れぞれ電流I2を発生させている。
そしてこれらの電流のうち、トランジスタ35bと36bに
流れる電流I1とI2の和をとって和電流I1＋I2を発生さ
せ、またカレントミラー回路37で、トランジスタ36aと3
5aに流れる電流I2とI1差をとって差電流I2−I1を発生さ
せている。
流れる電流I1とI2の和をとって和電流I1＋I2を発生さ
せ、またカレントミラー回路37で、トランジスタ36aと3
5aに流れる電流I2とI1差をとって差電流I2−I1を発生さ
せている。
上記のように和電流差電流発生回路26は複数個のトラ
ンジスタで構成されているので、これを半導体チップ上
に作り込むことは容易である。
ンジスタで構成されているので、これを半導体チップ上
に作り込むことは容易である。
したがってこの実施例における和電流差電流発生回路
26、光源駆動回路30、差動増幅回路32、および抵抗31等
の信号処理回路も、前記一実施例の場合と同様に、エピ
タキシャル層２で構成される他のアイランドの部分に作
り込まれる。
26、光源駆動回路30、差動増幅回路32、および抵抗31等
の信号処理回路も、前記一実施例の場合と同様に、エピ
タキシャル層２で構成される他のアイランドの部分に作
り込まれる。
作用を説明すると、光源29に光源駆動回路30を介して
負帰還がかけられ、和電流I1＋I2が一定値になるように
制御される。
負帰還がかけられ、和電流I1＋I2が一定値になるように
制御される。
したがって投射光により発生し、取出される全光電流
I0は I0＝I1＋I2 …（４） の関係にあるのでこの全光電流I0の値が一定値に制御さ
れる。
I0は I0＝I1＋I2 …（４） の関係にあるのでこの全光電流I0の値が一定値に制御さ
れる。
上記（４）式を前記（３）式に代入すると次式が得ら
れる。
れる。
I2−I1＝2I0（x0/l） …（５） 上記（５）式から光の投射位置ｘ＝x0は差電流I2−I1
の値にl/（2I0）を乗じて求められる。
の値にl/（2I0）を乗じて求められる。
したがってこの実施例によれば割算器が不要となって
外部周辺回路も簡略化されるという利点がある。
外部周辺回路も簡略化されるという利点がある。
［発明の効果］ 以上説明したように、この発明によれば、第１導電形
の半導体基板上に形成した第２導電形のエピタキシャル
層の部分に、第１導電形層を形成して、異なる導電形の
接合により光検出面を構成し、この第１導電形層の離隔
した２位置に、当該２位置間における光の投射位置に応
じて相対的に変化する各光電流を取出すための端子部を
設けたので、エピタキシャル層には分離拡散領域の選択
拡散等により他の素子組込み用の島状領域が容易に形成
できて、電流電圧変換用の抵抗およびトランジスタ等の
信号処理部を構成する各素子を検出器本体部とともに一
チップ上に形成することが容易となる。したがって出力
光電流のS/N比の劣化を容易に防止することができて検
出精度の向上を図ることができるとともに、簡単な回路
で光位置を検出でき、更に、小形、コンパクト化を図る
ことが容易となるという利点がある。
の半導体基板上に形成した第２導電形のエピタキシャル
層の部分に、第１導電形層を形成して、異なる導電形の
接合により光検出面を構成し、この第１導電形層の離隔
した２位置に、当該２位置間における光の投射位置に応
じて相対的に変化する各光電流を取出すための端子部を
設けたので、エピタキシャル層には分離拡散領域の選択
拡散等により他の素子組込み用の島状領域が容易に形成
できて、電流電圧変換用の抵抗およびトランジスタ等の
信号処理部を構成する各素子を検出器本体部とともに一
チップ上に形成することが容易となる。したがって出力
光電流のS/N比の劣化を容易に防止することができて検
出精度の向上を図ることができるとともに、簡単な回路
で光位置を検出でき、更に、小形、コンパクト化を図る
ことが容易となるという利点がある。
第１図はこの発明に係る半導体光位置検出器の一実施例
を示す断面図、第２図は同上一実施例の平面図、第３図
は同上一実施例の展開例の要部を断面で示す構成図、第
４図は同上展開例における和電流差電流発生回路の一例
を示す回路図、第５図は従来の半導体位置検出器を示す
断面図である。 1:半導体基板、 2:エピタキシャル層、 2a、2b、2c:島状領域、 7:光検出面構成用のｐ形層、 11、12:端子部、 13:光位置検出素子、 14、15:電流電圧変換用の抵抗。
を示す断面図、第２図は同上一実施例の平面図、第３図
は同上一実施例の展開例の要部を断面で示す構成図、第
４図は同上展開例における和電流差電流発生回路の一例
を示す回路図、第５図は従来の半導体位置検出器を示す
断面図である。 1:半導体基板、 2:エピタキシャル層、 2a、2b、2c:島状領域、 7:光検出面構成用のｐ形層、 11、12:端子部、 13:光位置検出素子、 14、15:電流電圧変換用の抵抗。
Claims (1)
- 【請求項１】第１導電形の半導体基板上に第２導電形の
エピタキシャル層を形成し、該エピタキシャル層に第１
導電形層を形成して、異なる導電形の接合により光検出
面を構成し、前記第１導電形層の離隔した２位置に設け
られた端子部を介して取出される当該２位置間における
光の投射位置に応じて相対的に変化する各光電流の和電
流および差電流を出力する手段を該エピタキシャル層に
形成し、さらに、この手段に導通して該エピタキシャル
層に形成されこの手段から出力される電流を電圧に変換
する抵抗層と、該エピタキシャル層に形成されこの抵抗
層で変換された電圧を増幅する増幅器とを設けたことを
特徴とする半導体光位置検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956286A JPH0810125B2 (ja) | 1986-07-09 | 1986-07-09 | 半導体光位置検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956286A JPH0810125B2 (ja) | 1986-07-09 | 1986-07-09 | 半導体光位置検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316206A JPS6316206A (ja) | 1988-01-23 |
| JPH0810125B2 true JPH0810125B2 (ja) | 1996-01-31 |
Family
ID=15696442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15956286A Expired - Fee Related JPH0810125B2 (ja) | 1986-07-09 | 1986-07-09 | 半導体光位置検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810125B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057716B2 (ja) * | 1978-12-25 | 1985-12-16 | 工業技術院長 | 半導体光位置検出器 |
| JPS61141176A (ja) * | 1984-12-14 | 1986-06-28 | Hamamatsu Photonics Kk | 半導体光検出装置 |
-
1986
- 1986-07-09 JP JP15956286A patent/JPH0810125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316206A (ja) | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841138A (en) | Photosensitive position sensor with logarithmic conversion | |
| US6376871B1 (en) | Semiconductor device having photodetector and optical pickup system using the same | |
| JPH0556665B2 (ja) | ||
| US6459109B2 (en) | Semiconductor position sensor | |
| JP2931122B2 (ja) | 一次元光位置検出素子 | |
| JPH0810125B2 (ja) | 半導体光位置検出器 | |
| JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
| JP2998646B2 (ja) | 受光演算素子 | |
| JPH03242503A (ja) | 半導体光位置検出装置 | |
| US3925658A (en) | Grid lateral photodetector with gain | |
| JP3441405B2 (ja) | 半導体赤外線検出素子 | |
| JPH0762605B2 (ja) | 半導体光位置検出器 | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JPS626170B2 (ja) | ||
| JP2661629B2 (ja) | 集積化受光素子 | |
| JPH0543308B2 (ja) | ||
| JPH02232531A (ja) | 光検出装置 | |
| JP2707147B2 (ja) | 半導体装置 | |
| JPH11251568A (ja) | Ｐｓｄ内蔵位置検出用ｉｃ | |
| JP3531283B2 (ja) | 日射センサ | |
| JPS638506A (ja) | 半導体光位置検出器 | |
| JPS6356966A (ja) | 光位置検出素子 | |
| JPS6355982A (ja) | 光検出器 | |
| JPS63135222U (ja) | ||
| JPH0783133B2 (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |