JPH0810170B2 - 半導体絶対圧力センサの製造方法 - Google Patents
半導体絶対圧力センサの製造方法Info
- Publication number
- JPH0810170B2 JPH0810170B2 JP62049981A JP4998187A JPH0810170B2 JP H0810170 B2 JPH0810170 B2 JP H0810170B2 JP 62049981 A JP62049981 A JP 62049981A JP 4998187 A JP4998187 A JP 4998187A JP H0810170 B2 JPH0810170 B2 JP H0810170B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- glass layer
- cap
- chip size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/50—Devices controlled by mechanical forces, e.g. pressure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49103—Strain gauge making
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体絶対圧力センサの製造方法に関する。
基準圧力室（基準真空室）を有する絶対圧力センサに
おいて、例えば、特開昭53−125879号公報に記載してあ
るように、基準圧力室を密封するための接合部に粉末ガ
ラスを使用している。
おいて、例えば、特開昭53−125879号公報に記載してあ
るように、基準圧力室を密封するための接合部に粉末ガ
ラスを使用している。
また、特開昭58−45533号公報，特開昭58−118159号
公報に開示されるようにダイヤフラム付のシリコンチッ
プ或いはウエハとガラス基台（パイレックスガラス）と
を、この両者に高電圧印加することによって静電接合す
るものや、 特開昭59−72775号公報に開示されるようにガラス基
台に代わってシリコン基台とシリコンチップとを接合す
る場合には、シリコン基台・シリコンチップ間にパイレ
ックスガラス膜を介在させて、シリコン基台とシリコン
チップとを高電圧印加することにより両者を静電接合す
るものが知られている。
公報に開示されるようにダイヤフラム付のシリコンチッ
プ或いはウエハとガラス基台（パイレックスガラス）と
を、この両者に高電圧印加することによって静電接合す
るものや、 特開昭59−72775号公報に開示されるようにガラス基
台に代わってシリコン基台とシリコンチップとを接合す
る場合には、シリコン基台・シリコンチップ間にパイレ
ックスガラス膜を介在させて、シリコン基台とシリコン
チップとを高電圧印加することにより両者を静電接合す
るものが知られている。
絶対圧力センサを構成する基準真空室を形成するの
に、従来、低融点ガラスによる接合法が提案されてい
る。しかし、この方法は、量産性に乏しく、低コスト化
に問題があった。
に、従来、低融点ガラスによる接合法が提案されてい
る。しかし、この方法は、量産性に乏しく、低コスト化
に問題があった。
また、絶対圧力センサにおいて、基準圧力室を有する
封止キャップをシリコン製とし、キャップ被着対象のチ
ップ部材もシリコン製とした場合、両者を接合するの
に、上記した従来技術（特開昭59−72775号）のように
接合対象となるシリコン部材間にパイレックスガラス膜
（可動イオンを含むガラス膜）を介在させて、可動イオ
ンを含むガラス膜のイオンの移動の特徴を応用した静電
接合法を用いることが考えられるが、接合部界面にナト
リウムイオン（Na＋）が残存するので、センサの信頼
性，ドリフト等の特性に悪影響を及ぼし、また、種々の
拡散工程や表面処理等のプロセスを経由するので、電圧
印加が高くなると沿面放電が考えられ、歩留りからいっ
ても好ましいものではなかった。
封止キャップをシリコン製とし、キャップ被着対象のチ
ップ部材もシリコン製とした場合、両者を接合するの
に、上記した従来技術（特開昭59−72775号）のように
接合対象となるシリコン部材間にパイレックスガラス膜
（可動イオンを含むガラス膜）を介在させて、可動イオ
ンを含むガラス膜のイオンの移動の特徴を応用した静電
接合法を用いることが考えられるが、接合部界面にナト
リウムイオン（Na＋）が残存するので、センサの信頼
性，ドリフト等の特性に悪影響を及ぼし、また、種々の
拡散工程や表面処理等のプロセスを経由するので、電圧
印加が高くなると沿面放電が考えられ、歩留りからいっ
ても好ましいものではなかった。
なお、特開昭58−118159号公報に開示されるように、
シリコンチップとガラス基台とを静電接合する場合にも
ガラス基台の下面（接合面と反対の面）にNa＋が偏析す
る問題があり、この場合には、このガラス基台下面を除
去する工程が付されており、プロセス工程が増加する問
題がある。
シリコンチップとガラス基台とを静電接合する場合にも
ガラス基台の下面（接合面と反対の面）にNa＋が偏析す
る問題があり、この場合には、このガラス基台下面を除
去する工程が付されており、プロセス工程が増加する問
題がある。
本発明の目的は、以上の点に鑑みてなされ、その目的
は、絶対圧力センサを構成するチップとその基準圧力室
形成用キャップとをシリコン製とする場合、量産性を配
慮してチップ切断前のウエハの形態のままでそのチップ
サイズ領域とシリコンキャップとを静電接合させること
ができ、また、静電接合時にシリコンウエハ中を高電圧
が通過させないようにして、ピエゾ抵抗素子，絶縁層膜
等に悪影響を与えず、且つ、センサチップの接合部にNa
＋が偏析せず、ドリフトがなく信頼性が高いものにで
き、かつ、プロセス作業を軽減できてシリコンウエハの
歩留りを向上できる半導体絶体圧力センサの製造方法に
提供することにある。
は、絶対圧力センサを構成するチップとその基準圧力室
形成用キャップとをシリコン製とする場合、量産性を配
慮してチップ切断前のウエハの形態のままでそのチップ
サイズ領域とシリコンキャップとを静電接合させること
ができ、また、静電接合時にシリコンウエハ中を高電圧
が通過させないようにして、ピエゾ抵抗素子，絶縁層膜
等に悪影響を与えず、且つ、センサチップの接合部にNa
＋が偏析せず、ドリフトがなく信頼性が高いものにで
き、かつ、プロセス作業を軽減できてシリコンウエハの
歩留りを向上できる半導体絶体圧力センサの製造方法に
提供することにある。
本発明の特徴は次の通りである。なお、構成要素に付
した符号は実施例の第１図〜第３図の符号を引用した。
した符号は実施例の第１図〜第３図の符号を引用した。
すなわち、シリコンウエハ１の切断前における各チッ
プサイズ領域にダイヤフラム９となる凹部1Aを加工し、
このチップサイズ領域の凹部1Aと反対側表面には、ピエ
ゾ抵抗素子2,2′となる拡散抵抗層15,絶縁層膜3,素子接
続用の導電膜配線５を形成し、さらにその凹部1A反対側
表面のダイヤフラム９周辺に絶縁層膜３の上に乗るよう
にして可動イオンを含むガラス層８を形成し、このガラ
ス層８を介して基準圧力室14となる凹部を有するシリコ
ンキャップ12をシリコンウエハ１上に静電接合した後、
この接合部外周近傍の各チップサイズ領域境界部にて前
記シリコンウエハ１及びシリコンキャップ12を格子状に
切断して、チップ化された半導体絶対圧力センサを多数
得るようにし、 且つ、前記静電接合工程では、ガラス層８は、シリコ
ンウエハ１側の各チップサイズ領域のダイヤフラム９周
辺とシリコンキャップ12側の各基準圧力室14の周辺とを
静電接合するようにシリコンウエハ１上に格子状に予め
形成してあり、また該ガラス層８の格子幅がシリコンウ
エハ１・シリコンキャップ12の接合領域からウエハ切断
箇所たるチップサイズ領域境界部にはみ出すようにして
あり、このガラス層８のはみ出した部分８′と絶縁層膜
３との間に静電接合の負電位用の導電膜配線６をシリコ
ンウエハ１全体にわたり格子状に配設して、その負電位
用の導電膜配線６の端子７をシリコンウエハ外部に引き
出し、この引き出された負電位用の端子７を介して導電
膜配線６に静電接合用電源11の負の電位を印加し、一
方、シリコンキャップ12に静電接合用電源11の正の電位
を印加することを特徴とする。
プサイズ領域にダイヤフラム９となる凹部1Aを加工し、
このチップサイズ領域の凹部1Aと反対側表面には、ピエ
ゾ抵抗素子2,2′となる拡散抵抗層15,絶縁層膜3,素子接
続用の導電膜配線５を形成し、さらにその凹部1A反対側
表面のダイヤフラム９周辺に絶縁層膜３の上に乗るよう
にして可動イオンを含むガラス層８を形成し、このガラ
ス層８を介して基準圧力室14となる凹部を有するシリコ
ンキャップ12をシリコンウエハ１上に静電接合した後、
この接合部外周近傍の各チップサイズ領域境界部にて前
記シリコンウエハ１及びシリコンキャップ12を格子状に
切断して、チップ化された半導体絶対圧力センサを多数
得るようにし、 且つ、前記静電接合工程では、ガラス層８は、シリコ
ンウエハ１側の各チップサイズ領域のダイヤフラム９周
辺とシリコンキャップ12側の各基準圧力室14の周辺とを
静電接合するようにシリコンウエハ１上に格子状に予め
形成してあり、また該ガラス層８の格子幅がシリコンウ
エハ１・シリコンキャップ12の接合領域からウエハ切断
箇所たるチップサイズ領域境界部にはみ出すようにして
あり、このガラス層８のはみ出した部分８′と絶縁層膜
３との間に静電接合の負電位用の導電膜配線６をシリコ
ンウエハ１全体にわたり格子状に配設して、その負電位
用の導電膜配線６の端子７をシリコンウエハ外部に引き
出し、この引き出された負電位用の端子７を介して導電
膜配線６に静電接合用電源11の負の電位を印加し、一
方、シリコンキャップ12に静電接合用電源11の正の電位
を印加することを特徴とする。
上記構成によれば、静電接合用電源11の負電位をシリ
コンウエハ１の外部に引き出された負電位用の端子７
に、一方、正電位をシリコンキャップ12に電圧印加すれ
ば、シリコンウエハ１の各チップサイズ領域のダイヤフ
ラム周辺とシリコンキャップ12の各基準圧力室14周辺と
がガラス層８のイオン移動の特徴を応用して静電接合さ
せることができ、各基準圧力室14が密封されつつ、それ
ぞれチップサイズ領域が同時にシリコンキャップ12に接
合され、多数のセンサチップが実質チップ単位で同時に
接合される。
コンウエハ１の外部に引き出された負電位用の端子７
に、一方、正電位をシリコンキャップ12に電圧印加すれ
ば、シリコンウエハ１の各チップサイズ領域のダイヤフ
ラム周辺とシリコンキャップ12の各基準圧力室14周辺と
がガラス層８のイオン移動の特徴を応用して静電接合さ
せることができ、各基準圧力室14が密封されつつ、それ
ぞれチップサイズ領域が同時にシリコンキャップ12に接
合され、多数のセンサチップが実質チップ単位で同時に
接合される。
この場合、静電接合用の負電位については絶縁膜３と
ガラス層８のうちの接合領域からはみ出た部位８′間に
介在する格子状導電膜配線６に印加されるので、この負
電位によって正のナトリウムイオン（Na＋）はシリコン
ウエハ１（各チップサイズ領域のダイヤフラム周辺）・
シリコンキャップ12（各基準室14周辺）の接合部からは
み出たガラス層部位８′に集中し、負の酸素イオン
（O-）は接合面の界面に寄るように移動するので、セン
サ部の接合部分にはNa＋が生ぜず、ドリフトがなくセン
サ信頼性を高める。なお、ガラス層８のうち接合領域か
らはみ出した部位８′は、負電位の格子状の導電膜配線
６と共にチップ形成用の切断箇所となるチップサイズ領
域境界部に位置するので、シリコンウエハ１・シリコン
キャップ12との接合後になされるチップ形成工程（ウエ
ハ切断工程）で切断により除去される。
ガラス層８のうちの接合領域からはみ出た部位８′間に
介在する格子状導電膜配線６に印加されるので、この負
電位によって正のナトリウムイオン（Na＋）はシリコン
ウエハ１（各チップサイズ領域のダイヤフラム周辺）・
シリコンキャップ12（各基準室14周辺）の接合部からは
み出たガラス層部位８′に集中し、負の酸素イオン
（O-）は接合面の界面に寄るように移動するので、セン
サ部の接合部分にはNa＋が生ぜず、ドリフトがなくセン
サ信頼性を高める。なお、ガラス層８のうち接合領域か
らはみ出した部位８′は、負電位の格子状の導電膜配線
６と共にチップ形成用の切断箇所となるチップサイズ領
域境界部に位置するので、シリコンウエハ１・シリコン
キャップ12との接合後になされるチップ形成工程（ウエ
ハ切断工程）で切断により除去される。
また、上記導電膜配線６とシリコンキャップ12とに静
電接合用の電圧を印加する場合には、シリコンウエハ１
中を静電接合用の高電圧が通過しないので、ピエゾ抵抗
素子2,絶縁層膜５等に悪影響を及ぼさない。
電接合用の電圧を印加する場合には、シリコンウエハ１
中を静電接合用の高電圧が通過しないので、ピエゾ抵抗
素子2,絶縁層膜５等に悪影響を及ぼさない。
本発明の一実施例を第１図〜第４図を用いて詳細に説
明する。
明する。
第１図は本実施例に係る半導体絶対圧力センサのシリ
コンウエハの一部を示す斜視図、第２図はウエハ状態で
の静電接合の概略断面図、第３図は第２図の部分拡大断
面図である。
コンウエハの一部を示す斜視図、第２図はウエハ状態で
の静電接合の概略断面図、第３図は第２図の部分拡大断
面図である。
シリコンウエア１の切断前（チップ化する前）におけ
る各チップサイズ領域には、中央部がダイヤフラム９と
なるように凹部1Aが形成してある。また、シリコンウエ
ハ１の片面（凹部1Aと反対側のウエハ表面）の各チップ
サイズ領域内には、拡散により形成されたピエゾ抵抗素
子2,2′となる拡散抵抗層15が形成してあり（拡散抵抗
層15はウエハ１の導電形とは反対の導電形拡散層であ
る）、さらに、これらのピエゾ抵抗素子を配線間で絶縁
するため、また、汚染等から保護するため、絶縁層膜３
が形成してある。ピエゾ抵抗素子2,2′間の端子4,4′は
絶縁層膜３で絶縁してあり、その端子4,4′間を素子接
続用の導電膜配線５で接続してある。
る各チップサイズ領域には、中央部がダイヤフラム９と
なるように凹部1Aが形成してある。また、シリコンウエ
ハ１の片面（凹部1Aと反対側のウエハ表面）の各チップ
サイズ領域内には、拡散により形成されたピエゾ抵抗素
子2,2′となる拡散抵抗層15が形成してあり（拡散抵抗
層15はウエハ１の導電形とは反対の導電形拡散層であ
る）、さらに、これらのピエゾ抵抗素子を配線間で絶縁
するため、また、汚染等から保護するため、絶縁層膜３
が形成してある。ピエゾ抵抗素子2,2′間の端子4,4′は
絶縁層膜３で絶縁してあり、その端子4,4′間を素子接
続用の導電膜配線５で接続してある。
シリコンウエハ１のダイヤフラム９周辺（肉厚部1B）
の表面には、外部引出用の入出力端子17を形成し、併せ
て、絶縁層膜３の上に重なるようにして可動イオンを含
むガラス層８を形成する。第２図、第３図に示すシリコ
ンキャップ12には、各ダイヤフラム９に臨む基準圧力室
14となるべき凹部18を有し、このシリコンキャップ12が
ガラス層８を介してシリコンウエハ１に接合される。こ
の接合は、シリコンキャップ12の基準圧力室（凹部）周
辺肉厚部とシリコンウエハ１の各チップサイズ領域のダ
イヤフラム周辺肉厚部とを可動イオンを含むガラス層８
を介した静電接合することで行われる。
の表面には、外部引出用の入出力端子17を形成し、併せ
て、絶縁層膜３の上に重なるようにして可動イオンを含
むガラス層８を形成する。第２図、第３図に示すシリコ
ンキャップ12には、各ダイヤフラム９に臨む基準圧力室
14となるべき凹部18を有し、このシリコンキャップ12が
ガラス層８を介してシリコンウエハ１に接合される。こ
の接合は、シリコンキャップ12の基準圧力室（凹部）周
辺肉厚部とシリコンウエハ１の各チップサイズ領域のダ
イヤフラム周辺肉厚部とを可動イオンを含むガラス層８
を介した静電接合することで行われる。
ガラス層８は、シリコンウエハ１（各チップサイズ領
域のダイヤフラム周辺）・シリコンキャップ12（基準圧
力室周辺）同士を静電接合するようにシリコンウエハ１
上に格子状に形成してあり、第３図に示すように、その
ガラス層８の格子幅が上記したシリコン１・シリコンキ
ャップ12の接合すべき領域からシリコンウエハ１におけ
る各チップサイズ領域境界（この境界は後でウエハ１を
チップ化する場合の切断箇所となる）にはみ出す（符号
８′）ように形成してある。このガラス層８のはみ出し
た部分８′と絶縁層膜３との間に静電接合の負電位用の
導電膜配線６をシリコンウエハ１全体にわたり格子状に
配設して、その負電位用の導電膜配線６の端子７を第１
図，第２図に示すようにシリコンウエハ１外部に引き出
してある。
域のダイヤフラム周辺）・シリコンキャップ12（基準圧
力室周辺）同士を静電接合するようにシリコンウエハ１
上に格子状に形成してあり、第３図に示すように、その
ガラス層８の格子幅が上記したシリコン１・シリコンキ
ャップ12の接合すべき領域からシリコンウエハ１におけ
る各チップサイズ領域境界（この境界は後でウエハ１を
チップ化する場合の切断箇所となる）にはみ出す（符号
８′）ように形成してある。このガラス層８のはみ出し
た部分８′と絶縁層膜３との間に静電接合の負電位用の
導電膜配線６をシリコンウエハ１全体にわたり格子状に
配設して、その負電位用の導電膜配線６の端子７を第１
図，第２図に示すようにシリコンウエハ１外部に引き出
してある。
可動イオンを含むガラス層８は、スパッタリングまた
は蒸着により形成され、ピエゾ抵抗素子2,2′間の端子
4,4′及びその間の導電膜配線５附近部分はエッチング
によって除去する。また、ガラス層８の不必要部分をマ
スクで覆ってスパッタリング及び蒸着でガラス層を形成
するようにしてもよい。
は蒸着により形成され、ピエゾ抵抗素子2,2′間の端子
4,4′及びその間の導電膜配線５附近部分はエッチング
によって除去する。また、ガラス層８の不必要部分をマ
スクで覆ってスパッタリング及び蒸着でガラス層を形成
するようにしてもよい。
シリコンキャップ12には、その片面にチップ化すると
きの切断用の溝13,13′,13″が格子状に設けてあり、他
面には基準圧力室14用の凹部18のほかに、導電膜配線６
付近に静電接合時にNa＋が集まりやすいように、さらに
入出力端子17から避けるための凹部19が形成してある。
なお、これらは同時に形成する。
きの切断用の溝13,13′,13″が格子状に設けてあり、他
面には基準圧力室14用の凹部18のほかに、導電膜配線６
付近に静電接合時にNa＋が集まりやすいように、さらに
入出力端子17から避けるための凹部19が形成してある。
なお、これらは同時に形成する。
次に第２図〜第４図を用いて、本実施例に係る半導体
絶対圧力センサの製造工程について説明する。
絶対圧力センサの製造工程について説明する。
第２図において、10は静電接合工程に用いる真空容
器、11は静電接合のための電源である。
器、11は静電接合のための電源である。
センサウエハ１とシリコンキャップ12は、互いに合マ
ークによって重ね合わせ、真空容器10内にセットし、排
気を行い加熱する。そして、所定の排気、所定の温度に
保持し、電源11によりシリコンキャップ12の不定位置21
には正側の、格子状に配設した導電膜配線６の端子７に
は負側の電圧を印加して静電接合を行なう。シリコンキ
ヤップ12は全面にわたって同電位であり、センサウエハ
１は各チップサイズ領域毎に四辺にわたって負の電位を
持った導電膜配線６があるので、実質チップ単位の接合
状態となり、基準圧力室14内は密封されて真空状態を維
持することができる。基準圧力室14内の結線群は、第３
図に示すように、拡散層15によって穴16,16′,16″を介
して外部の入出力端子群17に導かれる。
ークによって重ね合わせ、真空容器10内にセットし、排
気を行い加熱する。そして、所定の排気、所定の温度に
保持し、電源11によりシリコンキャップ12の不定位置21
には正側の、格子状に配設した導電膜配線６の端子７に
は負側の電圧を印加して静電接合を行なう。シリコンキ
ヤップ12は全面にわたって同電位であり、センサウエハ
１は各チップサイズ領域毎に四辺にわたって負の電位を
持った導電膜配線６があるので、実質チップ単位の接合
状態となり、基準圧力室14内は密封されて真空状態を維
持することができる。基準圧力室14内の結線群は、第３
図に示すように、拡散層15によって穴16,16′,16″を介
して外部の入出力端子群17に導かれる。
ところで、上記静電接合を行う場合には、接合力を損
わずにシリコンウエハ上の接合面からNa＋を除去しなけ
ればならない。本実施例においては、シリコンウエハ１
の各センサのチップサイズ領域間の境界に導電膜配線６
が格子状に配設してあり、また、ガラス層８の格子幅が
ウエハ１・キヤップ12の接合部間からはみ出して、その
はみ出した部分８′がチップサイズ領域境界に位置させ
てあるので、各センサチップサイズ領域の接合領域の外
周近傍の導電膜配線６による負の電位によって、ガラス
層８の接合領域からそのはみ出し領域８′にNa＋が移動
しやすくなる。
わずにシリコンウエハ上の接合面からNa＋を除去しなけ
ればならない。本実施例においては、シリコンウエハ１
の各センサのチップサイズ領域間の境界に導電膜配線６
が格子状に配設してあり、また、ガラス層８の格子幅が
ウエハ１・キヤップ12の接合部間からはみ出して、その
はみ出した部分８′がチップサイズ領域境界に位置させ
てあるので、各センサチップサイズ領域の接合領域の外
周近傍の導電膜配線６による負の電位によって、ガラス
層８の接合領域からそのはみ出し領域８′にNa＋が移動
しやすくなる。
第３図はシリコンウエハの部分拡大断面図で、シリコ
ンウエハ１とシリコンキャップ12の静電接合後の接合面
になるガラス層８のイオンの移動状態を示している。電
圧の印加によってNa＋は接合部近傍の空洞19（シリコン
キャップ12側の凹部19）に位置するガラス層はみ出し部
８′に負の電位部（導電膜配線６）によって集中し、O-
イオンは、接合面の界面に寄るように移動するので、セ
ンサ部の接合部分は、接合力を損わないで、特性に悪影
響を及ぼNa＋を除去した半導体絶対圧力センサを得るこ
とができる。
ンウエハ１とシリコンキャップ12の静電接合後の接合面
になるガラス層８のイオンの移動状態を示している。電
圧の印加によってNa＋は接合部近傍の空洞19（シリコン
キャップ12側の凹部19）に位置するガラス層はみ出し部
８′に負の電位部（導電膜配線６）によって集中し、O-
イオンは、接合面の界面に寄るように移動するので、セ
ンサ部の接合部分は、接合力を損わないで、特性に悪影
響を及ぼNa＋を除去した半導体絶対圧力センサを得るこ
とができる。
第４図は本実施例に係る半導体絶対圧力センサのチッ
プ化の工程を示す図で、第４図（ａ）は切断１段階での
概略断面図、同図（ｂ）は切断１段階でのチップ化部分
の拡大断面図、同図（ｃ）は最終切断状態での拡大断面
図である。
プ化の工程を示す図で、第４図（ａ）は切断１段階での
概略断面図、同図（ｂ）は切断１段階でのチップ化部分
の拡大断面図、同図（ｃ）は最終切断状態での拡大断面
図である。
第４図において、30はダミーのウエハ、31はシリコン
キャップ12とシリコンウエハ１が静電接合されたシリコ
ンウエハを示す。ダミーのウエハ30に低温溶融のワック
ス32でシリコンウエハ31を貼り付けて固定する。第４図
（ａ），（ｂ）は第１段階で、シリコンキャップ12の溝
13″全数の部分を所定寸法深さまで切断してある。第４
図（ｃ）は第2,第３段階の切断を終了したものを示して
あり、まず、シリコンキャップ12の溝13″を全数所定深
さまで切断し、次に、溝13′のところでダミーウエハ30
を所定深さまで一気に切断する。この切断により、チッ
プサイズ領域境界に位置するガラス層８のはみ出し部
８′及び接合用の負電位の同電膜配線６も除去される。
次に、溝13を全数ダミーウエハ30の所定深さまで一気に
切断する。以上のように、シリコンウエハのチップ化
は、シリコンキャップ12の溝13,13′,13″によって指示
できるので、容易に切断することができる。
キャップ12とシリコンウエハ１が静電接合されたシリコ
ンウエハを示す。ダミーのウエハ30に低温溶融のワック
ス32でシリコンウエハ31を貼り付けて固定する。第４図
（ａ），（ｂ）は第１段階で、シリコンキャップ12の溝
13″全数の部分を所定寸法深さまで切断してある。第４
図（ｃ）は第2,第３段階の切断を終了したものを示して
あり、まず、シリコンキャップ12の溝13″を全数所定深
さまで切断し、次に、溝13′のところでダミーウエハ30
を所定深さまで一気に切断する。この切断により、チッ
プサイズ領域境界に位置するガラス層８のはみ出し部
８′及び接合用の負電位の同電膜配線６も除去される。
次に、溝13を全数ダミーウエハ30の所定深さまで一気に
切断する。以上のように、シリコンウエハのチップ化
は、シリコンキャップ12の溝13,13′,13″によって指示
できるので、容易に切断することができる。
第５図に上記実施例のシリコンウエハ１上に可動イオ
ンを含むガラス層８を成形する工程を示す。第５図にお
いて、Ａは拡散プロセス終了後の部分断面図で、１はシ
リコンウエハ、2,2′はピエゾ抵抗素子、３は絶縁層
膜、4,4′は端子、６は負電位用同電膜配線、15は拡散
層、17は入出力端子で、この表面全域は、選択エッチン
グ層用膜40で覆われている。Ｂは選択エッチング層用膜
40の表面上に可動イオンを含むガラス層８をスパッタリ
ングした状態を示す。Ｃはガラス層８を部分エッチング
するため、ホト用レジスト41を塗布した状態を示す図、
Ｄはレジスト41を保護膜としてガラス層８を部分エッチ
ングした状態を示す図、Ｅはガラス層８上のレジスト41
を剥離し、その後入出力端子17上の選択エッチング層用
膜40を工程C,Dの方法にてエッチングした状態を示す図
である。本実施例のシリコンウエハの工程C,Dは、レジ
スト41の選択、エッチング液の選択，方法，時間等の新
しいノウハが必要であるが、それを十分こなすことがで
きた。
ンを含むガラス層８を成形する工程を示す。第５図にお
いて、Ａは拡散プロセス終了後の部分断面図で、１はシ
リコンウエハ、2,2′はピエゾ抵抗素子、３は絶縁層
膜、4,4′は端子、６は負電位用同電膜配線、15は拡散
層、17は入出力端子で、この表面全域は、選択エッチン
グ層用膜40で覆われている。Ｂは選択エッチング層用膜
40の表面上に可動イオンを含むガラス層８をスパッタリ
ングした状態を示す。Ｃはガラス層８を部分エッチング
するため、ホト用レジスト41を塗布した状態を示す図、
Ｄはレジスト41を保護膜としてガラス層８を部分エッチ
ングした状態を示す図、Ｅはガラス層８上のレジスト41
を剥離し、その後入出力端子17上の選択エッチング層用
膜40を工程C,Dの方法にてエッチングした状態を示す図
である。本実施例のシリコンウエハの工程C,Dは、レジ
スト41の選択、エッチング液の選択，方法，時間等の新
しいノウハが必要であるが、それを十分こなすことがで
きた。
本実施例によれば、センサチップの接合部のガラス層
にナトリウム（Na＋）がなくなるので、ドリフトのない
信頼性の高い半導体絶対圧力センサとすることができ、
また、製造時にシリコンウエハ中を高電圧が通過しない
ので、ピエゾ抵抗素子，絶縁層膜等に悪影響を与えるこ
とがなく、さらに、ガラス層への穴あけが不要となりプ
ロセス作業が簡単になり、シリコンウエハの歩留りが向
上し、シリコンウエハのチップ化は、溝によって指示で
きるので、切断時間が半減し、静電接合時の電圧印加に
よって沿面放電を生じないという効果がある。なお、格
子状に配設する負電位用の配線は、チップ化の際切り取
られるので悪影響を与えることはない。
にナトリウム（Na＋）がなくなるので、ドリフトのない
信頼性の高い半導体絶対圧力センサとすることができ、
また、製造時にシリコンウエハ中を高電圧が通過しない
ので、ピエゾ抵抗素子，絶縁層膜等に悪影響を与えるこ
とがなく、さらに、ガラス層への穴あけが不要となりプ
ロセス作業が簡単になり、シリコンウエハの歩留りが向
上し、シリコンウエハのチップ化は、溝によって指示で
きるので、切断時間が半減し、静電接合時の電圧印加に
よって沿面放電を生じないという効果がある。なお、格
子状に配設する負電位用の配線は、チップ化の際切り取
られるので悪影響を与えることはない。
以上説明したように、本発明によれば、多数のセンサ
チップサイズ領域を有するシリコンウエハと基準圧力室
付きのシリコンキャップとを実質チップ単位で同時に接
合することができ、プロセス作業が簡単になり、 また、センサチップの接合部のガラス層にナトリウム
（Na＋）がなくなるので、ドリフトのない信頼性の高い
半導体絶対圧力センサとすることができ、 さらに、製造時にシリコンウエハ中を高電圧が通過し
ないので、ピエゾ抵抗素子，絶縁層膜等に悪影響を与え
ることがなく、さらに、シリコンウエハの歩留りが向上
し、 また、チップ化工程で自ずとNa＋の偏析したガラス層
はみ出し部位及び負電位電極を削除するので、プロセス
工程の簡略化を図ることができ、しかも、このようなセ
ンサへ与える悪影響を防止することができる。
チップサイズ領域を有するシリコンウエハと基準圧力室
付きのシリコンキャップとを実質チップ単位で同時に接
合することができ、プロセス作業が簡単になり、 また、センサチップの接合部のガラス層にナトリウム
（Na＋）がなくなるので、ドリフトのない信頼性の高い
半導体絶対圧力センサとすることができ、 さらに、製造時にシリコンウエハ中を高電圧が通過し
ないので、ピエゾ抵抗素子，絶縁層膜等に悪影響を与え
ることがなく、さらに、シリコンウエハの歩留りが向上
し、 また、チップ化工程で自ずとNa＋の偏析したガラス層
はみ出し部位及び負電位電極を削除するので、プロセス
工程の簡略化を図ることができ、しかも、このようなセ
ンサへ与える悪影響を防止することができる。
第１図は本発明の半導体絶対圧力センサの一実施例に係
るシリコンウエハを示す部分斜視図、第２図は上記実施
例のウエハ状態での静電接合の概略断面図、第３図は第
２図の部分拡大断面図、第４図は上記実施例の半導体絶
対圧力センサのチップ化を説明するための工程図、第５
図は上記実施例に用いるシリコンウエハの可動イオンを
含むガラス層の成形工程を示す説明図である。 １……シリコンウエハ、2,2′……ピエゾ抵抗素子、３
……絶縁層膜、５……導電膜配線、６……負電位用の導
電膜配線、７……端子部、８……イオンを含むガラス
層、８′……ガラス層のはみ出した部位、９……ダイヤ
フラム、11……静電接合用電源、12……シリコンキャッ
プ、14……基準圧力室、15……拡散層。
るシリコンウエハを示す部分斜視図、第２図は上記実施
例のウエハ状態での静電接合の概略断面図、第３図は第
２図の部分拡大断面図、第４図は上記実施例の半導体絶
対圧力センサのチップ化を説明するための工程図、第５
図は上記実施例に用いるシリコンウエハの可動イオンを
含むガラス層の成形工程を示す説明図である。 １……シリコンウエハ、2,2′……ピエゾ抵抗素子、３
……絶縁層膜、５……導電膜配線、６……負電位用の導
電膜配線、７……端子部、８……イオンを含むガラス
層、８′……ガラス層のはみ出した部位、９……ダイヤ
フラム、11……静電接合用電源、12……シリコンキャッ
プ、14……基準圧力室、15……拡散層。
フロントページの続き (72)発明者 宮崎 敦史 茨城県勝田市大字高場2520番地 株式会社 日立製作所佐和工場内 (72)発明者 鈴木 清光 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭58−28876（ＪＰ，Ａ) 特開 昭58−45533（ＪＰ，Ａ) 特開 昭59−72775（ＪＰ，Ａ) 特開 昭58−118159（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シリコンウエハ（１）の切断前における各
チップサイズ領域にダイヤフラム（９）となる凹部（1
A）を加工し、このチップサイズ領域の凹部（1A）と反
対側表面には、ピエゾ抵抗素子（2,2′）となる拡散抵
抗層（15），絶縁層膜（３），素子接続用の導電膜配線
（５）を形成し、さらにその凹部（1A）反対側表面のダ
イヤフラム（９）周辺に前記絶縁層膜（３）の上に乗る
ようにして可動イオンを含むガラス層（８）を形成し、
このガラス層（８）を介して基準圧力室（14）となる凹
部を有するシリコンキャップ（12）をシリコンウエハ
（１）上に静電接合した後、この接合部外周近傍の各チ
ップサイズ領域境界部にて前記シリコンウエハ１及びシ
リコンキャップ（12）を格子状に切断して、チップ化さ
れた半導体絶対圧力センサを多数得るようにし、 且つ、前記静電接合工程では、前記ガラス層（８）は、
シリコンウエハ（１）側の各チップサイズ領域のダイヤ
フラム（９）周辺とシリコンキャップ（12）側の各基準
圧力室（14）の周辺とを静電接合するようにシリコンウ
エハ（１）上に格子状に予め形成してあり、また該ガラ
ス層（８）の格子幅が前記シリコンウエハ（１）・シリ
コンキャップ（12）の接合領域からウエハ切断箇所たる
チップサイズ領域境界部にはみ出すようにしてあり、こ
のガラス層（８）のはみ出した部分（８′）と前記絶縁
層膜（３）との間に静電接合の負電位用の導電膜配線
（６）をシリコンウエハ（１）全体にわたり格子状に配
設して、その負電位用の導電膜配線（６）の端子（７）
をシリコンウエハ外部に引き出し、この引き出された負
電位用の端子（７）を介して前記導電膜配線（６）に静
電接合用電源（11）の負の電位を印加し、一方、前記シ
リコンキャップ（12）に静電接合用電源（11）の正の電
位を印加することを特徴とする半導体絶対圧力センサの
製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049981A JPH0810170B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体絶対圧力センサの製造方法 |
| EP88101609A EP0280905B1 (en) | 1987-03-06 | 1988-02-04 | A method for manufacturing semiconductor absolute pressure sensor units |
| DE8888101609T DE3871550T2 (de) | 1987-03-06 | 1988-02-04 | Herstellungsverfahren fuer absolutdruckwandlereinheiten mit halbleitern. |
| US07/158,750 US4802952A (en) | 1987-03-06 | 1988-02-22 | Method for manufacturing semiconductor absolute pressure sensor units |
| KR1019880001804A KR910010061B1 (ko) | 1987-03-06 | 1988-02-22 | 반도체 절대압력센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049981A JPH0810170B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体絶対圧力センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63217243A JPS63217243A (ja) | 1988-09-09 |
| JPH0810170B2 true JPH0810170B2 (ja) | 1996-01-31 |
Family
ID=12846193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62049981A Expired - Fee Related JPH0810170B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体絶対圧力センサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4802952A (ja) |
| EP (1) | EP0280905B1 (ja) |
| JP (1) | JPH0810170B2 (ja) |
| KR (1) | KR910010061B1 (ja) |
| DE (1) | DE3871550T2 (ja) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| DE3943859B4 (de) * | 1988-06-08 | 2005-04-21 | Denso Corp., Kariya | Verfahren zur Herstellung eines Halbleiterdrucksensors |
| US4905575A (en) * | 1988-10-20 | 1990-03-06 | Rosemount Inc. | Solid state differential pressure sensor with overpressure stop and free edge construction |
| US4889590A (en) * | 1989-04-27 | 1989-12-26 | Motorola Inc. | Semiconductor pressure sensor means and method |
| US5184515A (en) * | 1989-06-22 | 1993-02-09 | Ic Sensors, Inc. | Single diaphragm transducer with multiple sensing elements |
| DE4006108A1 (de) * | 1990-02-27 | 1991-08-29 | Bosch Gmbh Robert | Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik |
| US5225373A (en) * | 1990-03-07 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor pressure sensor device with two semiconductor pressure sensor chips |
| US5049232A (en) * | 1990-08-31 | 1991-09-17 | General Electric Company | Method of making diaphragm-type pressure transducers |
| US5155061A (en) * | 1991-06-03 | 1992-10-13 | Allied-Signal Inc. | Method for fabricating a silicon pressure sensor incorporating silicon-on-insulator structures |
| DE4239132C2 (de) * | 1991-11-20 | 2002-06-06 | Denso Corp | Verfahren zum Fabrizieren eines integrierten Drucksensors |
| US5421956A (en) * | 1991-11-20 | 1995-06-06 | Nippondenso Co., Ltd. | Method of fabricating an integrated pressure sensor |
| US5323051A (en) * | 1991-12-16 | 1994-06-21 | Motorola, Inc. | Semiconductor wafer level package |
| US5285690A (en) * | 1992-01-24 | 1994-02-15 | The Foxboro Company | Pressure sensor having a laminated substrate |
| US5507090A (en) * | 1994-07-20 | 1996-04-16 | Thiokol Corporation | Method for making stress sensors |
| US5591679A (en) * | 1995-04-12 | 1997-01-07 | Sensonor A/S | Sealed cavity arrangement method |
| JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
| US5578224A (en) * | 1995-06-07 | 1996-11-26 | Analog Devices, Inc. | Method of making micromachined device with ground plane under sensor |
| US5600071A (en) * | 1995-09-05 | 1997-02-04 | Motorola, Inc. | Vertically integrated sensor structure and method |
| JPH09222372A (ja) * | 1996-02-19 | 1997-08-26 | Mitsubishi Electric Corp | 半導体式センサ |
| US5866469A (en) * | 1996-06-13 | 1999-02-02 | Boeing North American, Inc. | Method of anodic wafer bonding |
| US5604160A (en) * | 1996-07-29 | 1997-02-18 | Motorola, Inc. | Method for packaging semiconductor devices |
| DE19700734B4 (de) * | 1997-01-11 | 2006-06-01 | Robert Bosch Gmbh | Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel |
| DE19800574B4 (de) * | 1998-01-09 | 2013-11-14 | Robert Bosch Gmbh | Mikromechanisches Bauelement |
| DE19810756A1 (de) * | 1998-03-12 | 1999-09-23 | Fraunhofer Ges Forschung | Sensoranordnung zur Messung von Druck, Kraft oder Meßgrößen, die sich auf Druck oder Kraft zurückführen lassen, Verfahren zur Herstellung der Sensoranordnung, Sensorelement und Verfahren zur Herstellung des Sensorelements |
| US6232150B1 (en) | 1998-12-03 | 2001-05-15 | The Regents Of The University Of Michigan | Process for making microstructures and microstructures made thereby |
| US6229190B1 (en) * | 1998-12-18 | 2001-05-08 | Maxim Integrated Products, Inc. | Compensated semiconductor pressure sensor |
| US6514789B2 (en) * | 1999-10-26 | 2003-02-04 | Motorola, Inc. | Component and method for manufacture |
| US6401545B1 (en) | 2000-01-25 | 2002-06-11 | Motorola, Inc. | Micro electro-mechanical system sensor with selective encapsulation and method therefor |
| DE10035564B4 (de) | 2000-07-21 | 2006-03-30 | Conti Temic Microelectronic Gmbh | Mikromechanisches Gehäuse |
| US7345316B2 (en) * | 2000-10-25 | 2008-03-18 | Shipley Company, L.L.C. | Wafer level packaging for optoelectronic devices |
| US6564642B1 (en) | 2000-11-02 | 2003-05-20 | Kavlico Corporation | Stable differential pressure measuring system |
| US6932519B2 (en) | 2000-11-16 | 2005-08-23 | Shipley Company, L.L.C. | Optical device package |
| US6827503B2 (en) * | 2000-12-01 | 2004-12-07 | Shipley Company, L.L.C. | Optical device package having a configured frame |
| US6475326B2 (en) * | 2000-12-13 | 2002-11-05 | Applied Materials, Inc. | Anodic bonding of a stack of conductive and glass layers |
| US6883977B2 (en) * | 2000-12-14 | 2005-04-26 | Shipley Company, L.L.C. | Optical device package for flip-chip mounting |
| AUPR244801A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method and apparatus (WSM01) |
| US6581468B2 (en) | 2001-03-22 | 2003-06-24 | Kavlico Corporation | Independent-excitation cross-coupled differential-pressure transducer |
| DE10129821C2 (de) * | 2001-06-13 | 2003-06-18 | X Fab Semiconductor Foundries | Verfahren zum Passivieren anodischer Bondgebiete, die über elektrisch aktiven Strukturen von mikroelektromechanischen Systemen angeordnet sind (Microelectromechnical System: MEMS) |
| US6769319B2 (en) | 2001-07-09 | 2004-08-03 | Freescale Semiconductor, Inc. | Component having a filter |
| US6548321B1 (en) * | 2001-10-23 | 2003-04-15 | The Charles Stark Draper Laboratory, Inc. | Method of anodically bonding a multilayer device with a free mass |
| US6862934B2 (en) | 2001-10-05 | 2005-03-08 | The Charles Stark Draper Laboratory, Inc. | Tuning fork gyroscope |
| US6608370B1 (en) * | 2002-01-28 | 2003-08-19 | Motorola, Inc. | Semiconductor wafer having a thin die and tethers and methods of making the same |
| US6617686B2 (en) * | 2002-02-08 | 2003-09-09 | Robert B. Davies | Semiconductor device and method of isolating circuit regions |
| CA2485022A1 (en) * | 2002-04-15 | 2003-10-23 | Schott Ag | Method for connecting substrates and composite element |
| TW569407B (en) * | 2002-05-17 | 2004-01-01 | Advanced Semiconductor Eng | Wafer-level package with bump and method for manufacturing the same |
| DE10232190A1 (de) * | 2002-07-16 | 2004-02-05 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen |
| DE10322751B3 (de) * | 2003-05-19 | 2004-09-30 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes |
| US7089798B2 (en) * | 2004-10-18 | 2006-08-15 | Silverbrook Research Pty Ltd | Pressure sensor with thin membrane |
| US7300814B2 (en) | 2004-12-16 | 2007-11-27 | The Charles Stark Draper Laboratory, Inc. | Method for fabricating micro-mechanical devices |
| US7302848B2 (en) | 2005-03-10 | 2007-12-04 | The Charles Stark Draper Laboratory, Inc. | Force compensated comb drive |
| US20060214266A1 (en) * | 2005-03-23 | 2006-09-28 | Jordan Larry L | Bevel dicing semiconductor components |
| DE102005016751B3 (de) * | 2005-04-11 | 2006-12-14 | Schott Ag | Verfahren zur Herstellung gehäuster elektronischer Bauelemente |
| US20060258051A1 (en) * | 2005-05-10 | 2006-11-16 | Texas Instruments Incorporated | Method and system for solder die attach |
| US7622782B2 (en) * | 2005-08-24 | 2009-11-24 | General Electric Company | Pressure sensors and methods of making the same |
| US7258018B2 (en) * | 2005-10-26 | 2007-08-21 | Kulite Semiconductor Products, Inc. | High accuracy, high temperature, redundant media protected differential transducers |
| TWI286383B (en) * | 2005-12-23 | 2007-09-01 | Delta Electronics Inc | Semiconductor piezoresistive sensor and operation method thereof |
| EP1978555B1 (en) * | 2005-12-26 | 2016-12-28 | Kyocera Corporation | Microelectronic machine and method for manufacturing same |
| DE102007001290A1 (de) * | 2007-01-08 | 2008-07-10 | Infineon Technologies Ag | Halbleitermodul |
| US20080164598A1 (en) * | 2007-01-08 | 2008-07-10 | Horst Theuss | Semiconductor module |
| KR101411416B1 (ko) * | 2007-12-14 | 2014-06-26 | 삼성전자주식회사 | 마이크로 스피커 제조방법 및 이 방법에 의해 제조된마이크로 스피커 |
| US8187902B2 (en) | 2008-07-09 | 2012-05-29 | The Charles Stark Draper Laboratory, Inc. | High performance sensors and methods for forming the same |
| DE102013209385A1 (de) | 2013-05-22 | 2014-11-27 | Robert Bosch Gmbh | Mikromechanische Differenzdrucksensorvorrichtung, entsprechendes Herstellungsverfahren und Differenzdrucksensoranordnung |
| TWI569427B (zh) * | 2014-10-22 | 2017-02-01 | 精材科技股份有限公司 | 半導體封裝件及其製法 |
| DE102018125378B3 (de) * | 2018-10-14 | 2019-11-07 | X-Fab Semiconductor Foundries Gmbh | Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat |
| CN109580077B (zh) * | 2018-12-06 | 2020-07-28 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 压力传感器结构及其制作方法 |
| CN111023529B (zh) * | 2019-12-12 | 2020-12-25 | 深圳市金广电器有限公司 | 一种应用于空调制冷设备中的快速反应压力传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3918019A (en) * | 1974-03-11 | 1975-11-04 | Univ Leland Stanford Junior | Miniature absolute pressure transducer assembly and method |
| JPS5544786A (en) * | 1978-09-27 | 1980-03-29 | Hitachi Ltd | Pressure sensor |
| US4426768A (en) * | 1981-12-28 | 1984-01-24 | United Technologies Corporation | Ultra-thin microelectronic pressure sensors |
| JPS6120473A (ja) * | 1984-07-06 | 1986-01-29 | Nec Corp | 紙面電送装置 |
-
1987
- 1987-03-06 JP JP62049981A patent/JPH0810170B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-04 DE DE8888101609T patent/DE3871550T2/de not_active Expired - Lifetime
- 1988-02-04 EP EP88101609A patent/EP0280905B1/en not_active Expired - Lifetime
- 1988-02-22 KR KR1019880001804A patent/KR910010061B1/ko not_active Expired
- 1988-02-22 US US07/158,750 patent/US4802952A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3871550T2 (de) | 1992-12-03 |
| DE3871550D1 (de) | 1992-07-09 |
| EP0280905B1 (en) | 1992-06-03 |
| KR910010061B1 (ko) | 1991-12-12 |
| US4802952A (en) | 1989-02-07 |
| EP0280905A2 (en) | 1988-09-07 |
| KR880011943A (ko) | 1988-10-31 |
| JPS63217243A (ja) | 1988-09-09 |
| EP0280905A3 (en) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0810170B2 (ja) | 半導体絶対圧力センサの製造方法 | |
| JP5141658B2 (ja) | 半導体装置およびその製造方法 | |
| US10532926B2 (en) | Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures | |
| JP2003294451A (ja) | マイクロ慣性センサ及びその製造方法 | |
| JPH04116465A (ja) | 半導体容量式加速度センサ及びその製造方法 | |
| JP2007508956A (ja) | トップ・キャップおよび上部センス・プレートをもつｍｅｍｓデバイスを提供する方法およびシステム | |
| JPS61184843A (ja) | 複合半導体装置とその製造方法 | |
| CN110719889A (zh) | 用于制造微机电系统的方法 | |
| JP2005172543A (ja) | 加速度センサおよび加速度センサの製造方法 | |
| CN100361272C (zh) | 多层器件及其制作方法 | |
| JP4161432B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH11326366A (ja) | 半導体電子部品装置及びその製造方法 | |
| JP2005516221A (ja) | 加速度計製造方法 | |
| JP2012227268A (ja) | ガラス封止型パッケージの製造方法、及び光学デバイス | |
| JPH08279444A (ja) | 微小構造体およびその製造方法 | |
| JP3296016B2 (ja) | 半導体歪センサーの製造方法 | |
| JP2008221456A (ja) | フリップチップｕｓｐウェハに関するダイシング技術 | |
| JP4178575B2 (ja) | 半導体装置の製造方法 | |
| US20240297260A1 (en) | Method of manufacturing a sensor device | |
| JP3543471B2 (ja) | 半導体装置の製造方法 | |
| JPH0831609B2 (ja) | 静電接合方法および半導体圧力センサ | |
| JP2549564B2 (ja) | 半導体素子の製造方法 | |
| JPH1151966A (ja) | 半導体加速度センサおよびその製造方法 | |
| JP2638824B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPS61253830A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |