JPH08101855A - 論理回路シミュレーションの動作解析方法 - Google Patents

Abstract

(57)【要約】 【目的】論理回路シミュレーションの動作原因の解析を
簡略化する。 【構成】正常動作シミュレーション実行ステップと条件
付シミュレーション実行ステップの双方を同時に実行
し、ｎパタン分の内部ゲート状態をそれぞれ記憶する。
現在実行したパタンｍパターン目から（ｍ−ｎ）パター
ン目までの内部ゲート状態を常に記憶するようにし、出
力端子において期待値不一致が生じた時点で実行を停止
する。そして、この時点で、双方のｍから（ｍ−ｎ）パ
タン分の内部ゲート状態を比異し、相異箇所を検出す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路シミュレーシ
ョン方法の動作解析方法に関し、特に既にシミュレーシ
ョンにより所望動作を確認した論理回路に対し、ある条
件を付加してシミュレーションを実行した場合に生じた
不一致の結果を解析する論理回路シミュレーション方法
の動作解析方法に関する。

【０００２】

【従来の技術】一般に論理回路のシミュレーション方法
は、論理回路の機能情報および回路接続情報とこの回路
情報の入力端子に与える入力パタンを入力するステップ
と、実行の結果に出力される計算値と入力パタンによっ
て出力端子に設計上想定される出力期待値とを照合し、
動作確認する確認ステップとを有している。さらに、一
度動作を確認した同一の回路情報と入力パタンに対し
て、入力パタンを動作速度を想定したパタンに変更した
り、配線遅延情報を与え回路情報を変化させるなどの条
件を付加してシミュレーションを実行し、同一の動作確
認を行っている。

【０００３】所望の動作を確認した回路情報と入力パタ
ンに対して、これら回路情報または入力パタンを変化さ
せてシミュレーションを実行した結果の計算値と設計期
待値との間に不一致が生じた場合は、その原因を解析す
るために論理回路を構成する内部ゲートの状態を所望の
動作シミュレーション実行時と不一致発生シミュレーシ
ョン実行時との間で比較を行う。

【０００４】図３（ａ）は、シミュレーションを実行し
た回路情報の模式図であり、図３（ｂ）は、従来の動作
解析方法のフローチャートである。

【０００５】図３（ａ）を参照すると、この動作解析方
法は、出力端子３１で期待値の不一致が生じた場合、こ
の前段のゲート３２の動作を確認するために、所望動作
時の条件によるシミュレーションと、不一致発生時の条
件によるシミュレーションのそれぞれを実行してゲート
３２の状態を照合する。次に、この動作解析方法は、ゲ
ート３２において既に動作不一致が生じていれば、更に
前段のゲート３３およびゲート３４のそれぞれの動作を
確認するために再度双方のシミュレーションを実行し照
合を行う。

【０００６】この結果、ゲート３３のでは、正常動作時
と不一致発生時との間に動作の相違がなく、ゲート３４
において動作の不一致が発生していれば更にその前段の
ゲート３５および、ゲート３６のそれぞれの動作を確認
するために再度双方のシミュレーションを実行し照合を
行う。

【０００７】この照合でゲート３５およびゲート３６の
それぞれの動作に不一致が見られない場合、ゲート３４
における動作不一致が、出力端子３１の期待値不一致の
原因であることと結論づけられ、この従来の動作解析方
法が完了する。

【０００８】図４は、シミュレーション実行に係るシミ
ュレーション装置のブロック図である。

【０００９】図４を参照すると、このシミュレーション
装置は、第１のシミュレーション実行装置１１と、第１
のシミュレーション実行結果を記憶する内部ゲート動作
記憶装置１２と、第２のシミュレーション実行装置１３
と、内部ゲート動作相違検出装置１４を備えて構成す
る。

【００１０】さらに、論理回路の回路情報１０１と入力
端子へ入力される入力パタン情報１０２と第１のシミュ
レーション条件１０３とが第１のシミュレーション実行
装置１１へ入力され、第１のシミュレーション実行装置
１１から出力される正常動作時の内部ゲート動作情報１
０５は、内部ゲート動作記憶装置１２に入力される。第
２のシミュレーション実行装置１３は、第１のシミュレ
ーション実行装置に入力した情報と同一の、回路情報１
０１と入力情報１０２と、第２のシミュレーション条件
１０４を入力する。内部ゲート動作相違検出装置１４
は、第２のシミュレーション実行装置１３から出力され
る、出力端子における期待値不一致が生じた時の内部ゲ
ート動作情報１０６と内部ゲート動作記憶装置１２に記
憶された正常動作時の内部ゲート動作情報１０７を比較
し、その相違を検出して、内部ゲート動作相違情報１０
８を出力する。ここで、シミュレーション条件とは、論
理回路の動作速度を高速にしたり、回路情報に対し配線
遅延情報を付加すること等を示す。

【００１１】

【発明が解決しようとする課題】しかしながら、前述し
た従来の論理回路シミュレーションの動作解析方法は、
正常動作時と不一致発生時で、期待値不一致が発生した
出力端子の前段のゲート状態を照合を行うために、所望
動作時の条件と不一致発生時の条件のそれぞれのシミュ
レーションを実行し、その状態に応じて更にその前段の
照合を行うためのシミュレーションを実行することを繰
り返し行うため、期待値不一致発生の原因となるゲート
を発見するまでに、何度もシミュレーションの実行をし
なければならないという欠点があった。

【００１２】

【課題を解決するための手段】本発明の論理回路シミュ
レーションの動作解析方法は、論理回路の機能情報およ
びこの論理回路の第１の回路接続情報のそれぞれと前記
論理回路の入力端子に与える第１の入力信号パターンと
を入力する入力ステップと、これら入力情報に基づいて
前記論理回路をシミュレーションする第１のシミュレー
ション実行ステップと、このシミュレーション実行結果
と前記第１の入力信号パターンにより前記論理回路の出
力端子に所望される出力期待値とを照合して前記論理回
路の動作確認をする第１の確認ステップとから成る第１
の論理回路シミュレーション動作解析ステップと、前記
第１の論理回路シミュレーション動作解析ステップの前
記論理回路の前記第１の回路接続情報を変化させた第２
の回路接続情報または前記論理回路の前記第１の入力信
号パターン変化させた第２の入力信号パターンに基づい
て前記論理回路をシミュレーションする第２のシミュレ
ーション実行ステップと、このシミュレーション実行結
果と前記出力期待値とを照合して前記論理回路の動作確
認をする第２の確認ステップとから成る第２の論理回路
シミュレーション動作解析ステップとを備える論理回路
シミュレーションの動作解析方法において、前記第１の
シミュレーション実行ステップが前記第１の入力信号パ
ターンのｍパターン目（ｍ≧１）まで実行した実行結果
と前記第２のシミュレーション実行ステップが前記第２
の入力信号パターンの前記ｍパターン目まで実行した結
果とを比較する比較ステップとを有してこの比較結果に
差がなければ前記第１のシミュレーション実行ステップ
は前記第１の入力信号パターンの（ｍ＋１）パターン目
のシミュレーションを実行し前記第２のシミュレーショ
ン実行ステップは前記第２の入力信号パターンの（ｍ＋
１）パターン目のシミュレーションを実行するまたはこ
の比較結果に差があれば前記第１および前記第２のシミ
ュレーション実行ステップのそれぞれを中止し相異箇所
ありとの出力を出力する構成である。

【００１３】また、本発明の論理回路シミュレーション
の動作解析方法の前記第１のシミュレーション実行ステ
ップが前記第１の入力信号パターンの前記ｍパターン目
からｎパターン分前の（ｍ−ｎ）パターンのシミュレー
ションを実行し前記第２のシミュレーション実行ステッ
プが前記第２の入力信号パターンの前記（ｍ−ｎ）パタ
ーンのシミュレーションを実行し、これらの実行結果を
記憶する記憶ステップと、この記憶結果を比較する記憶
情報比較ステップとを有する構成である。

【００１４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１５】図１（ａ）は本発明の第１の実施例の論理
回路シミュレーションの動作解析方法のフローチャート
を示す。

【００１６】図１（ａ）を参照すると、この実施例の論
理回路シミュレーションの動作解析方法は、正常動作時
のシミュレーション実行ステップが正常動作時の入力パ
ターンに従って第１パターン目または数パターン目まで
シミュレーションを実行する（Ｓ１０１）。次に、条件
付動作時のシミュレーション実行ステップが条件付動作
時の入力パターンに従って上述の正常動作時の入力パタ
ーンのパターン数と同じパターン数だけシミュレーショ
ンを実行する（Ｓ１０２）。

【００１７】次に、正常動作時のシミュレーション実行
ステップにより論理回路の状態が変化した結果と条件付
動作時のシミュレーション実行による論理回路の状態の
変化結果とをパターン毎に比較する（Ｓ１０３）。さら
に、比較した結果、差が生じなければ正常動作時のシミ
ュレーション実行ステップは次の入力パターンに従って
シミュレーションを実行する。同様に、条件付動作時の
シミュレーション実行ステップは次の入力パターンに進
みシミュレーションを実行する（Ｓ１０４）。しかしな
がら、比較した結果、相異を検出した場合（Ｓ１０５）
は、相異ありと出力し、相異パターン数および論理回路
の相異箇所を出力し、正常動作時および条件付動作時の
シミュレーション実行ステップは停止し終了する。

【００１８】図２（ａ）および図２（ｂ）は、集積回路
の内部ゲート動作時の内部ゲートの状態を示す模式図で
ある。

【００１９】図２（ａ）を参照すると、入力端子（２１
〜２８）のそれぞれに入力信号（ｉ１〜ｉ８）を入力し
て、これら入力信号（ｉ１〜ｉ８）が内部ゲート（ｇ１
〜ｇ７）を内部ゲートの状態（Ｓ１〜Ｓ７）にして出力
端子２０に出力信号ｅ０を出力する正常動作時のシミュ
レーション内部ゲート状態が示されている。

【００２０】高速動作を想定した入力パターンおよび配
線遅延情報を回路情報に付加する条件の元に、シミュレ
ーションを実行した結果の出力端子における期待値との
不一致が生じた際の内部ゲート状態を示している図２
（ｂ）を参照すると、出力端子２０に出力された出力信
号ｅ０ｘが、図２（ａ）に示す出力信号ｅ０と異なって
おり、内部ゲートではゲートｇ７の動作状態ｓ７ｘおよ
びゲートｇ６の動作状態ｓ６ｘが図２（ａ）に示すゲー
トｇ７の動作状態ｓ７およびゲートｇ６の動作状態ｓ６
とそれぞれ異なっている。

【００２１】このことにより、図２（ｂ）に示す出力端
子２０で発生する期待値不一致はゲートｇ６の動作状態
が原因であることがわかる。

【００２２】従って、第１のシミュレーション実行装置
１１が出力した正常動作時の内部ゲート動作情報１０５
を内部ゲート動作記憶装置１２に入力し、正常動作時の
内部ゲート状態を記憶する。第２のシミュレーション実
行装置１３が出力した出力端子における期待値不一致が
生じた時の内部ゲート動作情報１０７を、内部ゲート動
作相違検出装置１４において、その相違を検出して、内
部ゲート動作相違情報１０８を出力するので、出力端子
における期待値不一致が発生した原因となる内部ゲート
を特定することができる。

【００２３】次に、本発明の第２の実施例の論理シミュ
レーションの動作解析方法を説明する。

【００２４】図１（ｂ）を参照すると、この実施例の論
理シミュレーションの動作解析方法は、正常動作時のシ
ミュレーション実行ステップと条件作動作時のシミュレ
ーション実行ステップの双方を同時にｍパターン目まで
実行する。

【００２５】さらにｍパターン目からｎパターン分逆の
ぼってｎパターン分のシミュレーション実行結果の論理
回路の状態について正常動作時のシミュレーション実行
ステップの結果および条件作動作時のシミュレーション
実行ステップの結果のそれぞれを記憶する。次に、記憶
された結果を比較して差がなければｎパターン分の記憶
結果をクリアし（ｍ＋１）パターン目から双方のシミュ
レーション実行ステップを実行し、さらに次のｎパター
ン分のシミュレーション結果を記憶し結果を比較するこ
とを繰り返す。

【００２６】しかしながら、比較の結果相異を検出した
ときは、相異ありと出力し、ｎパターン分の双方のシミ
ュレーション結果および論理回路の相異箇所を出力し、
これらのシミュレーション実行ステップは停止し終了す
る。

【００２７】

【発明の効果】以上説明したように本発明は、シミュレ
ーションを実行した際の正常動作時の内部ゲート動作状
態および条件付動作時のシミュレーションにおいて出力
端子に期待値不一致が生じた際の内部ゲート動作状態を
記憶し、この記憶結果と比較してその相違部分を検出す
ることにより、シミュレーションを何度も実行する必要
がなくなるという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例の論理回路シミュレーションの
動作解析方法のフローチャートを示す図であり、部分図
（ａ）は本発明の第１の実施例の論理回路シミュレーシ
ョンの動作解析方法のフローチャートであり、部分図
（ｂ）は本発明の第２の実施例の論理回路シミュレーシ
ョンの動作解析方法のフローチャートである。

【図２】本発明の実施例の論理回路シミュレーションの
動作解析方法を適用した論理回路の内部状態の模式図で
あり、部分図（ａ）は正常動作時の論理回路の内部状態
を示す図であり、部分図（ｂ）は条件付動作時の論理回
路の内部状態を示す図である。

【図３】従来の論理回路シミュレーションの動作解析方
法を説明する図であり、部分図（ａ）はこの従来の動作
解析方法を適用した論理回路を示し、部分図（ｂ）はこ
の従来の動作解析方法のフローチャートである。

【図４】論理回路シミュレーションの動作解析方法を実
施する動作シミュレーション実行装置の模式図である。

【符号の説明】

１１ 第１のシミュレーション実行装置 １２ 内部ゲート動作記憶装置 １３ 第２のシミュレーション実行装置 １４ 内部ゲート動作相違検出装置 １０１ 論理回路の回路情報 １０２ 入力パタン情報 １０３，１０４ シミュレーション条件 １０５，１０６，１０７ 内部ゲート動作情報 １０８ 動作相違検出情報 ２１，２２，２３，２４，２５，２６，２７ 入力端
子 ２０，３１ 出力端子 ｉ１，ｉ２，ｉ３，ｉ４，ｉ５，ｉ６，ｉ７，ｉ８
入力信号 ｅ０，ｅ０ｘ 出力信号 ｇ１，ｇ２，ｇ３，ｇ４，ｇ５，ｇ６，ｇ７，３２，３
３，３４，３５，３６内部ゲート ｓ１，ｓ２，ｓ３，ｓ４，ｓ５，ｓ６，ｓ７，ｓ７ｘ
ゲート動作状態 Ｓ３１〜Ｓ３８，Ｓ１０１〜Ｓ１０６，Ｓ２０１〜Ｓ２
０７ ステップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理回路の機能情報およびこの論理回路
   の第１の回路接続情報のそれぞれと前記論理回路の入力
   端子に与える第１の入力信号パターンとを入力する入力
   ステップと、これら入力情報に基づいて前記論理回路を
   シミュレーションする第１のシミュレーション実行ステ
   ップと、このシミュレーション実行結果と前記第１の入
   力信号パターンにより前記論理回路の出力端子に所望さ
   れる出力期待値とを照合して前記論理回路の動作確認を
   する第１の確認ステップとから成る第１の論理回路シミ
   ュレーション動作解析ステップと、前記第１の論理回路
   シミュレーション動作解析ステップの前記論理回路の前
   記第１の回路接続情報を変化させた第２の回路接続情報
   または前記論理回路の前記第１の入力信号パターン変化
   させた第２の入力信号パターンに基づいて前記論理回路
   をシミュレーションする第２のシミュレーション実行ス
   テップとこのシミュレーション実行結果と前記出力期待
   値とを照合して前記論理回路の動作確認をする第２の確
   認ステップとから成る第２の論理回路シミュレーション
   動作解析ステップとを備える論理回路シミュレーション
   の動作解析方法において、 前記第１のシミュレーション実行ステップが前記第１の
   入力信号パターンのｍパターン目（ｍ≧１）まで実行し
   た実行結果と前記第２のシミュレーション実行ステップ
   が前記第２の入力信号パターンの前記ｍパターン目まで
   実行した結果とを比較する比較ステップとを有してこの
   比較結果に差がなければ前記第１のシミュレーション実
   行ステップは前記第１の入力信号パターンの（ｍ＋１）
   パターン目のシミュレーションを実行し前記第２のシミ
   ュレーション実行ステップは前記第２の入力信号パター
   ンの（ｍ＋１）パターン目のシミュレーションを実行す
   るまたはこの比較結果に差があれば前記第１および前記
   第２のシミュレーション実行ステップのそれぞれを中止
   し相異箇所ありとの出力を出力することを特徴とする論
   理回路シミュレーションの動作解析方法。
2. 【請求項２】 前記第１のシミュレーション実行ステッ
   プが前記第１の入力信号パターンの前記ｍパターン目か
   らｎパターン分前の（ｍ−ｎ）パターンのシミュレーシ
   ョンを実行し前記第２のシミュレーション実行ステップ
   が前記第２の入力信号パターンの前記（ｍ−ｎ）パター
   ンのシミュレーションを実行し、これらの実行結果を記
   憶する記憶ステップと、この記憶結果を比較する記憶情
   報比較ステップとを有することを特徴とする請求項１記
   載の論理回路シミュレーションの動作解析方法。