JPH03189768A - 論理ｌｓｉの故障シミュレーションシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路のテスティング技術さらには
論理ＬＳＩのロジックテスト用パターンの故障検出率の
評価に適用して特に有効な技術に関し１例えばコンカレ
ント法による論理ＬＳＩの故障シミュレーションにおけ
るテスト用パターンの評価の高速化に利用して有効な技
術に関する。

［従来の技術］ 論理ＬＳＩの故障を検出するため、出力ビンを観測しな
がら入力ビンよりテスト用パターンを入力して出力信号
が期待値と一致するか否か判定する方式が実施されてい
る。しかしながら、論理ＬＳＩの大規模化に伴いテスト
用パターンの量も指数関数的に増大してしまい、１００
％完全な故障発見率を達成するのは時間およびコストの
面から不可能となりつつある。そこで効率の良いテスト
用パターンの開発が重要となり、そのテスト用パターン
の評価のための故障シミュレーションが開発された。

論理回路における論理動作を検証するための故障シミュ
レーションは、模擬論理回路を構成する素子モデルに呼
応する正常回路と、それに対して単一縮退故障などによ
って仮定された故障回路とをシミュレートして、それぞ
れの回路の出力における信号値の違いの有無を検証する
ものである。

従来、故障シミュレーションとしては、シミュレーショ
ンを実行するコンピュータの１ワ一ド幅分の正常回路と
故障回路とを一度にシミュレートする並列シミュレーシ
ョン方式、故障情報の伝播を論理シミュレーションの結
果がら演鐸して得る演鐸シミュレーション方式、更には
、コンカレントシミュレーション方式などがあり、現在
ではコンカレント方式が主流となっている。コンカレン
トシミュレーション方式については、昭和５９１１月３
０日オーム社発行のｒＬＳＩハンドブックＪＰ１７９な
どに記載されているように、故障の影響で、模擬論理回
路内の素子モデルの入力もしくは出力が正常回路のそれ
と異なる場合に、当該故障を識別するためのデータとそ
のときの入出力値を故障リストの形で保持し、正常回路
も故障回路も同様にシミュレーションを行なって故障リ
ストを更新していく方式である。

すなわち、論理回路内に存在する故障モデル数だけ故障
回路を考え、正常な回路の論理動作をシミュレーション
すると同時に、テスト用パターンを入れて正常回路と異
なる信号値の情報を各故障回路毎に伝播していき出力ビ
ンでその違いを検出してテスト用パターンの故障検出率
を評価するものである。

しかしながら、上記コンカレント方式の故障シミュレー
ションにおいて、正常回路及び故障回路の双方を同時に
シミュレーションして故障リストを更新しながら、正常
回路と異なる信号値の情報を各故障回路毎に伝播させる
とき、１つの素子モデルに対応する全ての故障回路に対
して逐次論理シミュレーションを行なっていたのでは、
シミュレーション対象となる論理の大規模化に伴って故
障回路の数が著しく増大して、故障リストのためのメモ
リ容量及び演算時間が増大するという問題点があった。

そこで、本出願人は先に、模擬論理回路を構成する素子
モデルに呼応する正常回路と、それに対して単一縮退故
障によって仮定された故障回路との論理動作をシミュレ
ーションするシステムにおいて、所定の素子モデルにお
ける故障回路の状態を相互に比較判別することにより、
同一状態の故障回路を統合し、それに呼応する統合され
た識別データ及び入出力値を保持しながら、正常回路と
異なる信号値の情報を故障回路の所定の論理経路に伝播
させることにより、同一状態の故障回路を統合させると
ともに、それに呼応する故障リストを１つにまとめて記
憶させ、故障リストのために必要とされるメモリ容量を
低減させ、かつ統合された故障回路の数に呼応して故障
回路の素子の演算回数を低減させる方法（以下、たたみ
込み法と称する）を開発し、出願したく特開昭６３−２
０４３３８号公報）。

［グδ明が解決しようとする課題］ 上記たたみ込み法は、同一状態の故障回路を一つにまと
めるため故障回路の素子演算の回数を低減することがで
きるが、同一状態の故障回路を一つにまとめる際に、故
障回路間の入出力の比較判定回数が多くなり、この判定
に時間がかかるという問題があった。

この発明の目的はたたみ込み法による故障シミュレーシ
ョンにおいて、故障回路の状態比較判定を簡略化して、
同一状態の故障回路の統合処理を高速化し、ＣＰＵの負
担を軽減することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、第１図に示すように各素子モデルごとに故障
回路の入出力の電圧値、正常と異なる端子位置などの故
障回路の入出力状態Ｓｉを数値（ビット）で表現してそ
の数値（もしくはこれと回路識別データ）をアドレスと
し、このアドレスが指すところ（故障回路状態テーブル
ＴＴ）　、または、そこにある指標（故障スタックテー
ブルＳＴのアドレス）が示す領域（ＳＴ）に故障回路の
識別データをセットし、これを故障回路数分繰り返すこ
とにより、同一状態の故障回路を統合させるようにする
ものである。

なお、第１図において、口で囲まれた端子は正常回路の
端子と状態の異なる端子を示す。故障回路処理の入出力
状態としては、「ＯＪ、「ｌ」の他に出力端子について
は「出力値不定」、［ハイインピーダンスで出力値Ｏ」
、［ハイインピーダンスで出力値ｌ」、［ハイインピー
ダンスで出力値不定」を、また入ツノ端子については「
入力値不定」を加え、それらを数値化してアドレスとし
てもよい。

［作用］ 上記した手段によれば、同一状態の故障回路を一つにま
とめるたたみ込みの際に、同一数値（同一アドレス）の
故障回路は同一状態となり、一箇所に集められるため、
故障回路の状態を相互に比較判定せず・に、入出力状態
と対応された数値をアドレスとしてメモリ内に統合でき
、処理速度を向上させることができる。

［実施例］ 第１図は本充用に係る故障シミュレーションのたたみ込
み方式の原理図、第２図は当該シミュレーションシステ
ムにおけるたたみ込み処理の手順を示すフローチャート
である。本実施例の故障シミュレーションシステムは、
特に図示しないが、命令制御系及び命令制御系の制御に
基づく演算処理を実行する演算実行系としての機能を有
する中央処理装置と、各種データやプログラムが格納さ
れる半導体メモリのようなデータ記憶手段とを含むデー
タ処理システムから構成される。当該システムで実行可
能なシミュレーション方式は、模擬論理回路を構成する
素子モデルに呼応する正常回路と、それに対して単一縮
退故障（２以上の故障を含まない）によって仮定された
故障回路との双方を同時にシミュレーションして故障リ
ストを更新しながら、正常回路と異なる信号値の情報を
故障回路毎に伝播させる内容を基本とするものであるが
、１つの素子モデルに対応する全ての故障回路に対して
逐次論理シミュレーションを行なうのではなく、所定の
素子モデルにおける故障回路において同一状態の故障回
路を統合し、それに呼応する統合された識別データ及び
入出力値を故障リストとしての所定のメモリエリアに保
持しながら正常回路と異なる信号値の情報（故障回路）
を所定の論理回路に伝播させるものである。

具体的には第４図に示されるように、３人力型アンドゲ
ート回路と、そのアンドゲート回路の出力を１つの入力
とする３人力型オアゲート回路とを、代表的素子モデル
とする場合、３人力型アンドゲート回路によって構成さ
れる素子モデルに対しては、３人力がともに「１」とさ
れるアンドゲート回路を正常回路ＴＡとし、また、３人
力型オアゲート回路によって構成される一つの入力信号
が［１」であって、その他の２人力がｒＯＪとされるオ
アゲート回路を正常回路ＴＢとする。すると、正常回路
ＴＡに対し、単一縮退故障によって仮定される故障回路
は、３人力ａ、ｂ、ｃ及び出力ｄが順次ｒＯＪ、ｒｌＪ
、ｒｌＪ、ｒＯＪとされる故障回路ＥＡＩ、３人力ａ、
ｂ、ｃ及び出力ｄが順次ｒｌＪ、ｒＯＪ、　　ｒＮ、　
　ｒＯＪとされる故障回路ＥＡ２．３人力ａ、ｂ、ｃ及
び出力ｄが順次ｒｔＪ、ｒｌＪ、　　ｒＯＪ、ｒＯＪと
される故障回路ＥＡ３の３種類とされる。上記正常回路
ＴＡとの接続関係において、もう一方の正常回路ＴＢ側
の故障回路は、前記各故障回路ＥＡＩ、ＥＡ２．ＥＡ３
とｌ対ｌ対応で個別的に関係される３つの故障回路ＥＢ
Ｉ、ＥＢ２．ＥＢ３が考えられるが、それらは相互に入
出力値が同一とされている同一状態の故障回路であるか
ら、１つの故障回路ＵＥＢに統合される。

正常回路と異なる信号値の情報即ち故障回路のデータは
、当該シミュレーションのためのデータ処理システムに
含まれる半導体メモリのようなデータ記憶手段に各故障
回路毎に（統合されたものは１つのグループとして）故
障リストとして保持されるが、その保持情報は、特に制
限されないが、故障回路を個々に特定するための故障回
路識別データ、正常回路と状態の異なる端子の位置を特
定するための端子識別データ、正常回路と状態の異なる
端子における値に応する伝播データ、および、統合され
た故障回路やその統合されたグループ名などを特定する
ための統合識別データである。

水力式による故障シミュレーションの処理の流れは、第
２図に示されるように、先ず正常回路における変化を得
るために、順次、正常回路における入力信号の状態変化
をリストアツブ（ステップＳ１）し、それに基づいて正
常回路の入力状態を変化させ（ステップＳ２）、正常回
路の論理演算を行ない（ステップＳ３）、それから正常
回路の出力信号に変化があった場合におけるその値の登
録（ステップＳ４）を実行する。次いで、当該正常回路
に呼応する故障回路が存在するかの判別が行なわれ（ス
テップＳ５）、故障回路が存在しない場合には、処理ス
テップＳｌに戻され他の素子モデル（論理回路）の正常
回路に対する上記処理を行なう。

上記ステップＳ５に判別において、故障回路が存在する
と判断されたときは、所定の故障回路における変化を得
るために、ステップＳ６へ移行して先ず故障回路におけ
る入力信号の状態変化を読み込んでからそれに基づいて
故障回路の状態を変化させ（ステップＳ７）、同一状態
の故障回路を統合したり、前回までの処理で統合されて
いた故障回路が今回の入力信号の変化によってその状態
が同一でなくなるものを統合グループから分離させる統
合・分離処理（ステップＳ８）を行なう。

しかる後、故障回路の論理演算を行なって故障回路の出
力信号に変化が生じた場合にその値を登録（ステップＳ
９，５ＩＯ）　してから、ステップＳ１へ戻り、次の論
理回路について上記処理を繰り返す。

第３図は、上記故障シミュレーションの処理フロー中の
故障回路の統合・分離処理（ステップＳ８）の具体的手
順を示す。すなわち、先ず故障回路の入出力状態を数値
化しくステップ５８１）、この数値をアドレスとして故
障回路状態テーブルＴＴを検索し、テーブル内に故障回
路スタックテーブルポインタＰｓｉが入っていない場合
、新しい故障回路スタックテーブルのポインＰｓｉを故
障回路状態テーブル内にセットしてから、新しいポイン
タが指す故障回路スタックテーブルＳＴに故障回路の識
別データｆｉを迫加する。このことにより、同一状態の
故障回路の統合、及び分離を、状態比較をせずに高速に
行なうことが可能となる。

そして、スタックテーブル更新後に、まだ未処理の故障
回路があるか判定しくステップ５８３）、あるときはス
テップＳ８１へ戻り、ないときはステップＳ９へ移行す
る。

なお、上記実施例では、故障回路スタックテーブルへ故
障回路の識別データを登録するとしたが、識別データの
他に入出力値（故障状態）も併せて登録しておくように
してもよい。

上記実施例によれば、平均の素子モデルを２人力１出力
とし、比較すべき状態数を８個とし、正常回路と異なる
時の平均故障回路数を１０個とすると、故障回路の統合
、分離の際の故障回路相互の状態比較が必要なくなった
ため、４倍のＣＰＵ時間の節約が期待できる。また、故
障シミュレーション中に故障回路の統合・分離処理が２
０％を占めるとすると、全体で１５％のＣＰＵ時間短縮
が予想される。また、故障回路の入出力状態を数値化し
アドレスとしているため、ルックアップテーブル方式で
演算結果を得ることができる。

以上説明したように上記実施例は、故障回路の入出力の
電圧値、正常と異なる端子位置などの故障回路の入出力
状態を数値（ビット）で表現してその数値をアドレスと
し、このアドレスが指すところ（故障回路状態テーブル
ＴＴ）、または、そこにある指標（故障スタックテーブ
ルＳＴのアドレス）が示す領域（ＳＴ）に故障回路の識
別データをセットし、これを故障回路数分繰り返すこと
により、同一状態の故障回路を統合させるようにしたの
で、同一状態の故障回路を一つにまとめる際に、同一数
値（アドレス）の故障回路は同一状態となり、一箇所に
集められるため、故障回路の状態を相互に比較判定せず
に、入出力状態と対応された数値をアドレスとしてメモ
リ内に統合できるため、処理速度を向上させることがで
きるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
正常回路及び故障回路を、説明を簡単にするためにアン
ドゲート回路及びオアゲート回路として説明したが、そ
の回路もしくは素子は適宜に変更することができる。ま
た、上記実施例では、正常回路に対して単一縮退故障に
よって仮定された故障回路を考えたが、故障回路もしく
は故障モデルは、それに限定されず、多重縮退故障など
その他の故障モデルを採用することもできる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフンカレント方式の
故障シミュレーションに適用した場合について説明した
が、本発明はそれに限定されず、その他の方式の故障シ
ミュレーションにも適用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、模擬論理回路を構成する素子モデルに呼応す
る正常回路と、それに対応して設定された故障回路との
論理動作をシミュレーションするシステムにおいて、故
障回路の状態比較判定を簡略化して、同一状態の故障回
路の統合処理を高速化し、ＣＰＵの負担を軽減すること
ができる。

【図面の簡単な説明】

＠１図は本発明に係る故障シミュレーションのたたみ込
み方式の原理図、 第２図は当該シミュレーションシステムにおけるたたみ
込み処理の手順を示すフローチャート、第３図は第２図
のフローにおける故障回路の統合／分離処理の具体的手
順を示すフローチャート、第４図はたたみ込み法による
故障回路の統合処理の原理を示す説明図である。 Ｔ・・・・正常回路、ｆ、〜ｆ、・・・・故障回路、Ｔ
Ｔ・・・・故障回路状態テーブル、ＳＴ・・・・故障回
路スタックテーブル。 ：楡・ 第り図 第２ 図 第 図 ６ ヌ、プッフ’Ｓ７　、Ｃソ ７−テソフ’５９／−一

Claims (1)

1. 【特許請求の範囲】 １、模擬論理回路を構成する素子モデルに呼応する正常
   回路と、それに対応して設定された故障回路との論理動
   作をシミュレーションするシステムにおいて、所定の素
   子モデルにおける故障回路の状態を数値化し、それをア
   ドレスとして故障回路の識別データをメモリに記憶する
   ことにより、同一状態の故障回路を統合し、それに呼応
   する統合された識別データ及び入出力値を保持しながら
   シミュレーションを行なうことを特徴とする論理ＬＳＩ
   の故障シミュレーションシステム。 ２、上記故障回路の識別データは、上記アドレスによっ
   て指示されるテーブル内のポインタの示すメモリ領域に
   格納されることを特徴とする請求項１記載の論理ＬＳＩ
   の故障シミュレーションシステム。 ３、上記同一状態の故障回路を統合する処理に際しては
   、それ以前に統合されていた故障回路を分離する処理が
   含まれることを特徴とする請求項１もしくは請求項２記
   載の論理ＬＳＩの故障シミュレーションシステム。