JPH08102744A - 交換機、交換方法、およびネットワークシステム - Google Patents

Abstract

(57)【要約】 【目的】 送信するデータフレームに必要な回線の特徴
に応じて回線を選択する交換機、交換方法およびネット
ワークシステムを提供すること。 【構成】 複数の階層から構成される通信プロトコルに
基づいて組み立てられたデータフレームを受信し、デー
タフレームに記載された、特定の階層における送信先識
別情報に基づいて、データフレームの送信先を識別する
交換機に適用される交換方法であって、交換機には送信
先に送信することができる複数の回線が接続されてお
り、データフレームに含まれる、上位の階層のデータの
特性を表す前記特定の階層のデータに基づいて、前記複
数の回線の中の１つの回線を選択する。前記特定の階層
のデータの一例としてはＡＴＭヘッダのＣＬＰが該当す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の階層から構成さ
れる通信プロトコルに基づいて組み立てられたデータフ
レームを受信し、データフレームの中の特定の階層の送
信先アドレスに基づいて、データフレームの送信先を識
別する交換機、交換方法、およびネットワークシステム
に関する。

【０００２】

【従来の技術】交換機は、送信先識別情報に基づいて回
線を選択する。ここで、「送信先識別情報」には、例え
ばＡＴＭ網におけるＡＴＭヘッダのＶＰＩおよびＶＣ
Ｉ、EthernetタイプまたはＩＥＥＥ８０２．３のデータ
フレームにおけるＤＡ（宛先アドレス）、ＴＣＰ／ＩＰ
のＩＰヘッダに含まれるＤＥＳＴ（宛先アドレス）、Ｉ
ＳＤＮ回線における相手のＩＳＤＮ番号などが該当す
る。同一の送信先に対して複数経路の回線が接続された
ネットワークシステムも実用化されている。このような
ネットワークシステムにおいては、一部の回線が輻輳し
た場合に、輻輳していない回線を選択する交換機システ
ムが実用化されている。

【０００３】従来の交換機が選択することのできる複数
経路の回線は、いずれも十分なセキュリティの高さ、通
信速度、帯域幅（伝送容量）、および品質が保証されて
いる。また、ユーザに課金される料金はいずれの回線を
選択するかに拘わらず一定である。本出願においては、
このようなセキュリティの高さ、通信速度、帯域幅（伝
送容量）、品質、料金等を回線の「特徴」と呼ぶ。

【０００４】

【発明が解決しようとする課題】近年、複数のネットワ
ークを相互に接続するインターネットワーキング化が進
められている。特定の送信元から特定の送信先に対し
て、多くのベンダーのネットワークを経由してデータフ
レームが送信される場合もある。将来的には、特定の送
信元から特定の送信先に対してデータフレームを送信す
る場合であっても、いずれのベンダーのいずれの回線を
経由してデータを送信するかにより、即ち送信経路によ
り、その通信のセキュリティの高さ、遅延、料金等が異
なる場合が生じると考えられる。この場合、交換機が回
線の経路を任意に選択すると、通信のセキュリティの高
さ、遅延、料金等が保証できない。

【０００５】一方、動画像、音声、データ電送等を１次
元化したネットワーク、例えばＡＴＭ網に送信されるデ
ータフレームには、動画像の様にあまり高い信頼性を必
要としないデータフレームと、データ電送のように高い
信頼性を必要とするデータフレームとが混在している。
また、通話データのようにデータ遅延に厳しいデータフ
レームと、データ電送のようにデータ遅延に厳しくない
データフレームとが混在している。この場合、全てのデ
ータフレームに高いセキュリティ、短い遅延時間等を保
証すると、複数の回線経路を十分に利用することができ
ない。また、必要以上に高価な通信経路を選択すること
となり経済的でない場合も生じると考えられる。

【０００６】呼の設定時に、必要な通信の品質を要求す
る呼設定シーケンスも用いられている。しかし、将来的
には極めて多様な「特徴」を有する回線が相互に接続さ
れると考えられるので、このような品質を要求するシー
ケンスのみにより適切な通信回線を選択することは困難
になると考えられる。

【０００７】更に、受信フレームを送出すべき回線の選
択は高速に行う必要があるので、従来はデータフレーム
を受信する毎に適切な回線を選択することは困難であっ
た。

【０００８】

【課題を解決するための手段】このような目的を達成す
るために、請求項１に記載の発明は、複数の階層から構
成される通信プロトコルに基づいて組み立てられたデー
タフレームを受信し、当該データフレームに記載され
た、前記複数の階層の中の特定の階層における送信先識
別情報に基づいて、前記データフレームの送信先を識別
する交換機であって、前記送信先に送信することができ
る複数の回線を接続する手段と、前記データフレームに
含まれる前記特定の階層より上位の階層のデータの特性
を表す、前記特定の階層のデータに基づいて、前記複数
の回線の中の１つの回線を選択する選択手段とを備えた
ことを特徴とする。

【０００９】請求項２に記載の発明は、請求項１に記載
の交換機であって、前記複数の回線の各々の特徴を表す
データを格納する手段を更に備え、前記選択手段は、更
に当該特徴を表すデータに基づいて、前記複数の回線の
中の１つの回線を選択することを特徴とする。

【００１０】請求項３に記載の発明は、請求項１または
２に記載の交換機であって、前記データフレームがＡＴ
Ｍセルであり、前記特定の階層がＡＴＭ層であり、前記
送信先識別情報がＶＰＩおよびＶＣＩであり、前記特定
の階層のデータがＣＬＰであることを特徴とする。

【００１１】請求項４に記載の発明は、請求項２または
３に記載の交換機であって、前記特徴を表すデータが前
記複数の回線の各々のセキュリティの高さに基づくデー
タであることを特徴とする。

【００１２】請求項５に記載の発明は、請求項１から４
のいずれかに記載の交換機であって、前記選択手段が、
予め前記送信先識別情報の前記データフレーム中の位置
を示す位置情報を格納する手段と、当該位置情報に基づ
いて前記データ列から前記識別情報を選択する手段と、
選択した前記識別情報を用いて前記データ列の送信先を
検索する手段と、予め前記データフレーム中の何番目の
データが入力された場合に、前記検索を行うかを示す開
始位置情報を格納する手段と、前記開始位置情報で示さ
れるデータが入力された場合に、前記検索手段により検
索を開始する検索開始手段と検索した前記送信先を示す
情報を出力する手段とを設けた通信用半導体デバイスを
有することを特徴とする。

【００１３】請求項６に記載の発明は、複数の階層から
構成される通信プロトコルに基づいて組み立てられたデ
ータフレームを受信し、当該データフレームに記載され
た、前記複数の階層の中の特定の階層における送信先識
別情報に基づいて、前記データフレームの送信先を識別
する交換機に適用される交換方法であって、前記交換機
には、前記送信先に送信することができる複数の回線が
接続されており、前記データフレームに含まれる前記特
定の階層より上位の階層のデータの特性を表す、前記特
定の階層のデータに基づいて、前記複数の回線の中の１
つの回線を選択を行うことを特徴とする。

【００１４】請求項７に記載の発明は、請求項６に記載
の交換方法であって、前記複数の回線の各々の特徴を表
すデータを格納し、前記選択は、更に当該特徴を表すデ
ータに基づいて行うことを特徴とする。

【００１５】請求項８に記載の発明は、請求項６または
７に記載の交換方法であって、前記データフレームがＡ
ＴＭセルであり、前記特定の階層がＡＴＭ層であり、前
記送信先識別情報がＶＰＩおよびＶＣＩであり、前記特
定の階層のデータがＣＬＰであることを特徴とする。

【００１６】請求項９に記載の発明は、複数の階層から
構成される通信プロトコルに基づいて組み立てられたデ
ータフレームを受信し、当該データフレームに記載され
た、前記複数の階層の中の特定の階層における送信先識
別情報に基づいて、前記データフレームの送信先を識別
する交換機を備えたネットワークシステムであって、前
記交換機には前記送信先に送信することができる複数の
回線が接続されており、前記交換機は、前記データフレ
ームに含まれる前記特定の階層より上位の階層のデータ
の特性を表す、前記特定の階層のデータに基づいて、前
記複数の回線の中の１つの回線を選択する選択手段を有
することを特徴とする。

【００１７】請求項１０に記載の発明は、請求項９に記
載のネットワークシステムであって、前記交換機は、前
記複数の回線の各々の特徴を表すデータを格納する手段
を更に有し、前記選択手段は、更に当該特徴を表すデー
タに基づいて、前記複数の回線の中の１つの回線を選択
することを特徴とする。

【００１８】請求項１１に記載の発明は、請求項９また
は１０に記載のネットワークシステムであって、前記デ
ータフレームがＡＴＭセルであり、前記特定の階層がＡ
ＴＭ層であり、前記送信先識別情報がＶＰＩおよびＶＣ
Ｉであり、前記特定の階層のデータがＣＬＰであること
を特徴とする。

【００１９】

【作用】本発明によれば、交換機は複数の階層から構成
される通信プロトコルに基づいて組み立てられたデータ
フレームを受信し、データフレームに記載された、複数
の階層の中の特定の階層における送信先識別情報に基づ
いて、データフレームの送信先を識別し、識別した送信
先に送信することができる複数の回線の中の１つの回線
を、データフレームに含まれる特定の階層より上位の階
層のデータの特性を表す、前記特定の階層のデータに基
づいて選択する。

【００２０】更に本発明によれば、識別した送信先に送
信することができる複数の回線の中の１つの回線の選択
を、更に複数の回線の各々の特徴を表すデータに基づい
て行う。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２２】［実施例１］（１）ネットワークシステムの構成 図１において、１０は本発明ネットワークシステムの一
例としてのＡＴＭ網、１１〜１７は本発明交換機の一例
としてのＡＴＭ交換機である。本発明ネットワークシス
テムには、本発明交換機以外の交換機が含まれても良
い。２１〜２３はＡＴＭセルの送受信を行う端末であ
る。３１、３２はＩＷＵ（Inter Working Unit）であ
り、ＴＣＰ／ＩＰを用いるＬＡＮから受信したコネクシ
ョンレス型のデータをＡＴＭセルに変換してＡＴＭ網１
０に送信し、またＡＴＭ網から受信したＡＴＭセルをＴ
ＣＰ／ＩＰのデータフレームに変換してＬＡＮに送信す
る。４４〜４９はＬＡＮ端末である。

【００２３】（２）ＡＴＭ交換機のハードウエア構成 図２は、ＡＴＭ交換機１１〜１７のハードウエアブロッ
ク図である。図１において、３０１はネットワークター
ミネータ（ＮＴ）であり、ＡＴＭ通信回線１５０と装置
との絶縁、シリアル／パラレル変換、およびデータのバ
ッファリングを行う。ネットワークターミネータ３０１
はＣＰＵバスおよびデータ転送バスを有する。ＣＰＵバ
スはＣＰＵ１２１に接続されている。

【００２４】１０２は、特許請求の範囲に記載した「通
信用半導体デバイス」の一例としてのアドレスプロセッ
サ（ＡＰ）である。ＡＰ１０２は、入力されたデータの
検索を行い、予め設定されたシーケンスに従って検索結
果を出力する。本実施例では、ＮＴ３０１からスイッチ
ングエレメントユニット（ＳＥＵ）１１１にセルデータ
を転送する場合にアドレスプロセッサ１０２を用いる。
スイッチングエレメント（ＳＥＵ）１１１から出力され
たデータは、アドレスプロセッサ１０２を介さずに、Ｄ
ＭＡＣ１０３により直接ＮＴ３０１に転送される。

【００２５】１０３は、ダイレクトメモリアクセスコン
トローラ（ＤＭＡＣ）であり、ＮＴ３０１、アドレスプ
ロセッサ１０２、およびＳＥＵ１１１の間でデータの転
送を行う。ＤＭＡＣ１０３はＣＰＵバスとデータ転送バ
スを有し、ＣＰＵバスはＣＰＵ１２１に接続されてい
る。データ転送バスは、ＮＴ３０１のデータ転送バス、
アドレスプロセッサ１０２の入力ポートおよび出力ポー
ト、ならびにＳＥＵ１１１のポートに接続されている。

【００２６】ＳＥＵ１１１は、複数のデータポート（単
にポートと呼ぶ）および１つの制御ポートを有し、制御
ポートから入力されたデータに従ってポート間を接続す
る。１２１は、ＡＴＭ交換機全体の制御を行うＣＰＵ、
１２２は、ＣＰＵ１２１が実行するプログラム等を格納
するＲＯＭ、１２３はＲＡＭである。１２４は、タイマ
ー（ＴＩＭＥＲ）であり、設定された時間毎にＣＰＵ１
２１に対して割り込みを行う。１２５は、ＡＴＭ交換機
に対する各種の設定等を入力する入力装置であり、代表
的にはキーボードおよびマウスにより構成される。１２
６は、装置の動作状態等を表示する表示装置である。

【００２７】１５０は、ＡＴＭ回線であり外部のネット
ワークに接続されている。１６０は、ＮＴ３０１により
ＡＴＭ回線１５０から絶縁されたＡＴＭデータバスであ
る。１７０は、ＣＰＵバスである。

【００２８】（３）アドレスプロセッサ（ＡＰ）の構成 図３を用いて、アドレスプロセッサ１０２のハードウエ
ア構成を説明する。本デバイスは、多くのプログラムと
同様に、仕様を明らかにすることにより当業者が容易に
生産し、および使用することが出来るものである。そこ
で、本デバイスのポート構成、ＣＡＭアレイの構成、お
よびレジスタ構成等の仕様を以下に詳述する。

【００２９】（3-1 ）ポート構成 図３に示すように、アドレスプロセッサ１０２は入力ポ
ート（INPUT PORT）２１０、出力ポート（OUTPUT PORT
）２２０、およびＣＰＵポート２３０を有する。

【００３０】（3-1-1 ）入力ポート 入力ポート２１０は、検索キーデータを入力するポート
である。ポート幅は３２ビットであるが、１６ビットま
たは８ビットのみが有効であるように設定することが出
来る。データ（ＩＤ：０〜３１）は、ＷＲパルスに同期
して入力される必要がある。ＷＲの極正は、正論理また
は負論理に設定することが出来る。

【００３１】図３において、入力ポート２１０のＩＰＢ
ＵＳＹ端子は入力ポートへのデータ入力の可否を示す信
号を出力する端子であって、他のポート（出力ポートま
たはＣＰＵポート）が動作中で入力ポートへのデータ入
力を受け付けないときにＬＯＷが出力される。

【００３２】入力ポート２１０に入力された入力データ
は、予め定義された入力ポートシーケンスに従ってデー
タフォーマッタ２１１により結合（コンパウンド）さ
れ、３２ビットのデータ（コンパランドデータ）にな
る。コンパランドデータに従って検索などの処理が行わ
れる。

【００３３】（3-1-2 ）出力ポート 出力ポート（OUTPUT PORT ）２２０は、検索結果等のデ
ータを出力するポートである。データ幅は３２ビットで
あるが、１６ビットまたは８ビットのみが有効であるよ
うに設定することもできる。出力ポート２２０のＯＥ端
子にＬＯＷが入力されているときに出力ポート２２０の
ＲＤ端子に対するＬＯＷパルス（ＲＤパルス）が入力さ
れることにより、出力データ（ＯＤ）が出力される。

【００３４】出力ポート２２０のＯＰＢＵＳＹ端子は、
出力ポートからのデータ出力の可否を示す信号が出力さ
れる端子であり、他のポート（入力ポートまたはＣＰＵ
ポート）が動作中で出力ポートからのデータ出力が出来
ないときにＬＯＷが出力される。

【００３５】（3-1-3 ）ＣＰＵポート ＣＰＵポートは、ホストプロセッサとのインタフェース
用の１６ビット入出力データバスである。データ幅は１
６ビット、アドレス幅は８ビットである。アドレスは、
アドレスプロセッサ内の各種レジスタのアドレスを指定
するために用いられる。ＣＰＵポートから、以下の操作
を行うことが出来る。

【００３６】（3-1-3-1 ）レジスタの読み書き チップ内部の各種レジスタへのデータの書き込みおよび
読み出しを行うことが出来る。

【００３７】（3-1-3-2 ）ＣＡＭテーブルの書き込みと
読み出し ＣＡＭテーブルの書き込みと読み出しは、Memory_ Ａ
Ｒ, Memory_ ＨＨＡ, およびMemory_ ＨＥＡレジスタへ
のアクセスを介して行われる。

【００３８】（3-1-3-3 ）各種コマンドの実行 コマンドの実行はコマンドレジスタへ実行命令を書き込
むことにより行われる。例えば、検索実行命令が書き込
まれるとアドレスプロセッサ１０２は、ＣＰＵの介在を
必要とせずに、定義されたシーケンスに従って入力ポー
トからデータを入力し、出力ポートから結果を出力す
る。検索実行命令を書き込む前に行われる検索条件の定
義もＣＰＵバス２３０から行う。

【００３９】（3-1-3-4 ）検索 ＣＰＵポートを介して検索を行うこともできる。コマン
ドの実行は、ＩＰコマンドレジスタに対するオペコード
の書き込みによって行う。

【００４０】（3-2 ）ＣＡＭアレーの構成 ＣＡＭアレー２５０は、図４に示すＣＡＭ基本ワードを
２０４８個有する。図４において、エンプティビット２
５１は、そのワードに有効なテーブルデータが書き込ま
れているかどうかを示す。有効なデータが書き込まれて
いるときは、０に設定される。ヒット／ミスヒットフラ
グ２５５は、検索の結果がヒットしたかどうかを示す。
アクセスビット２５６は、過去の検索においてヒットま
たはミスヒットが有ったか否かを示す。

【００４１】図５を用いて、ＣＡＭアレー２５０の論理
構成を説明する。図５に示すように、ＣＡＭアレー２５
０はロウ（図５の横の行）×カラム（図５の縦の列）の
論理構成を有する。ロウおよびカラムのサイズは、図５
のセグメント番号ビット２５３およびバウンダリビット
２５２により定義される。これらのビットは、アドレス
プロセッサ１０２が実行を開始する前に予め書き込まれ
る。

【００４２】図４に示すセグメントビットは３ビットで
あり、０００〜１１１の値によりセグメント番号が示さ
れる。セグメント番号はカラム方向の位置を表す。セグ
メントビットの値が０００のワードから１１１のワード
までがある場合は、テーブルのカラムサイズは８であ
り、セグメントビット２５３の値が０００のワードのみ
がある場合は、テーブルのカラムサイズは１である。こ
のように、セグメントビットに書き込む値により、テー
ブルのカラムサイズが定義される。

【００４３】セグメントビットが０００であるワード
は、ＣＡＭテーブルの新しいロウが始まることを示す。
このワードのバウンダリビット（図４参照）には、１を
書き込んでおく。ＣＡＭテーブルのカラムサイズｎとロ
ウサイズｍとは、 ｎ × ｍ ≦ ２０４８ を満たさなくてはならない。２０４８−ｎ×ｍで定義さ
れる余りのワードは使用することが出来ない。検索は、
テーブルのカラム毎に行う。１つのコンパランドデータ
を用いて、同一のカラムにある各セグメント２５４を１
回参照する。

【００４４】テーブルの定義が終了すると、ＣＰＵポー
ト２３０を介して各基本ワードのセグメント２５４に、
データを書き込むことが出来る。各セグメントに書き込
まれたデータを検索データ（キーデータ）として用いる
か否か、および検索によりヒットした場合に出力するタ
ーゲットデータとして用いるか否かは、ＣＰＵポート２
３０を介してＣＰＵ１２１により定義される。各セグメ
ントに書き込まれたデータは、キーデータおよびターゲ
ットデータの双方に用いることもできる。また、カラム
毎に異なる数のセグメントを、検索データまたはターゲ
ットデータとして用いることもできる。電源投入後のＣ
ＡＭテーブルの値は不定なので、ＣＡＭの全てのセグメ
ント（２０４８個のセグメント）にバウンダリビットを
書き込むことによってＣＡＭテーブルを設定する。

【００４５】（3-3 ）レジスタの構成 アドレスプロセッサ１０２は、コントロールレジスタ、
ＣＵＴレジスタ、ＳＥＡＲＣＨレジスタ、ＨＨＡレジス
タ、１６個のコンパランドレジスタ、１６個のＣＳレジ
スタ、１６個のマスクレジスタ、３２個のＡＯＣレジス
タ、３２個のＡＯＳＣレジスタ、およびアドレスレジス
タを有する。ＣＳレジスタ、マスクレジスタは、８個づ
つＡチャネルとＢチャネルとに分けられている。ＡＯＣ
レジスタ、およびＡＯＳＣレジスタは、１６個づつＡチ
ャネルとＢチャネルとに分けられている。

【００４６】コントロールレジスタにより入力データの
データ幅を設定する。ＣＵＴレジスタにより検索に用い
る入力データを設定する。ＳＥＡＲＣＨレジスタにより
検索を実行する条件を設定する。ＨＨＡレジスタには、
ヒットしたＣＡＭデータのアドレスが格納される。１６
個のコンパランドレジスタには、最大１６個のコンパラ
ンドデータが格納される。１６個のＣＳレジスタには、
各検索を行うときにコンパランドデータをシフトするバ
イト数等を設定する。１６個のマスクレジスタには、各
コンパランドデータのマスクするビットを設定する。

【００４７】各チャネルの１６個のＡＯＣレジスタによ
り、出力データのシーケンスを設定する。即ち、１番目
から１６番目ののＡＯＣレジスタに設定された出力デー
タが、順に出力ポートから出力される。ＡＯＣレジスタ
でＣＡＭテーブルのデータを出力すると定義した場合に
は、そのＡＯＣレジスタに対応するＡＯＳＣレジスタに
より、出力するＣＡＭテーブルのセグメント番号を設定
する。アドレスレジスタにより、ＣＰＵポートからアク
セスするＣＡＭのアドレスを設定する。これらのレジス
タの設定内容を、「（3-4 ）入力シーケンスの設定方
法」および「（3-5 ）出力シーケンスの設定方法」で詳
述する。

【００４８】（3-4 ）入力シーケンスの設定方法 アドレスプロセッサ１０２には、データの入力シーケン
ス（入力ポート上のデータの取り込み、コンパランドデ
ータのマスキング等）を２種類（ＡチャネルおよびＢチ
ャネル）設定することが出来る。

【００４９】各チャネルの入力シーケンスは、最大６４
個の入力データに対して設定することが出来る。最大６
４個の入力データの中のどの入力データをアドレスプロ
セッサに取り込むかを、６４ビットのＣＵＴレジスタに
よって設定する。即ち、ＣＵＴレジスタの各ビットを各
入力データに対応させ、取り込むデータに対応するビッ
トに１を設定し、取り込まない入力データに対応するビ
ットに０を設定する。１６ビットおよび８ビットの入力
データは、アドレスプロセッサ内で結合（コンパウン
ド）されて最大１６個の３２ビット幅データ（コンパラ
ンドデータと呼ぶ）として扱われる。３２ビットの入力
データは、そのまま３２ビット幅のコンパランドデータ
として扱われる。コンパランドデータは１６個のコンパ
ランドレジスタに格納される。

【００５０】コンパランドレジスタに取り込んだデータ
の中で、１つのチャネルの入力シーケンスで検索に用い
ることの出来る最大のデータ量は、ＣＡＭテーブルの最
大カラムサイズ、即ち８個である。従って有効入力デー
タ幅が３２ビット、１６ビット、および８ビットの場
合、それぞれ、８個、１６個及び３２個の入力データを
検索に用いることが出来る。

【００５１】ＣＵＴレジスタによってアドレスプロセッ
サに取り込むと設定された入力データは、ＷＲパルスに
同期して逐次アドレスプロセッサ１０２のアキュムレー
ションバッファに格納される。どの入力データがアキュ
ムレーションバッファに格納されたときに検索を実行す
るかを、６４ビットのＳＥＡＲＣＨレジスタで設定す
る。即ち、ＳＥＡＲＣＨレジスタの各ビットが６４個の
入力データの各々に対応し、検索を実行させる入力デー
タに対応するＳＥＡＲＣＨレジスタのビットを１に設定
する。なお、コンパランドレジスタに４バイトのデータ
が格納されていないときでも、検索を実行することが出
来る。この場合、データが入力されていないフィールド
のコンパランドデータの値は０に設定される。

【００５２】検索を実行する際に、前のコンパランドレ
ジスタに格納されている入力データの１から３バイト
を、検索対象とするコンパランドレジスタにシフトさせ
ることが出来る。各検索を行う時のシフトさせるバイト
数を、ＣＳレジスタの中の２ビットのシフト量フィール
ドに設定する。また、入力データをＣＡＭアレイの中の
何番目のセグメントに対して検索させるかを、ＣＳレジ
スタの中の３ビットのセグメント指定フィールドに設定
する。ＣＳレジスタは各チャネルに８個づつ設けてあ
り、８回の検索のそれぞれについてシフトする量および
検索の対象となるセグメントを設定することが出来る。
シフトを行わないときはシフト量フィールドは、デフォ
ルトのまま０に設定する。

【００５３】検索を実行する際にコンパランドデータの
一部をマスクする場合は、その検索に対応するマスクレ
ジスタの、マスクするビットに対応するビットを０に設
定する。マスクしないビットには１を設定する。アドレ
スプロセッサ内では、検索を実行する際にマスクレジス
タの値とコンパランドデータとの論理積（ＡＮＤ）を計
算することにより、マスクされるビットの値を０にマス
クする。

【００５４】入力シーケンスは、ＷＲパルスの入力によ
り一つずつ進む。また、ＳＱＲＳＴ端子に対してＬＯＷ
パルスが入力されるか、ＣＰＵポートからＳＱＲＳＴコ
マンドが入力されることにより入力シーケンスは先頭に
戻る。

【００５５】（3-5 ）出力シーケンスの設定方法 検索を実行すると、ＣＡＭテーブル中のヒットしたデー
タ（入力データと一致したＣＡＭテーブルのデータ）の
レジスタアドレスがＨＨＡレジスタに格納される。複数
のコンパランドデータのＡＮＤ条件により複数のセグメ
ントに対する検索を行った場合は、ヒットした複数のセ
グメントの最下位のアドレスがＨＨＡレジスタに格納さ
れる。

【００５６】検索を実行した後に、コンパランドレジス
タ、ＨＨＡレジスタ、およびＣＡＭテーブルから、出力
ポートへデータを出力することが出来る。出力するデー
タおよび出力する順序は出力シーケンスで定める。出力
シーケンスは、２種類（ＡチャネルおよびＢチャネル）
設定することが出来る。それぞれのチャネルについて、
以下の設定を行うことが出来る。

【００５７】１６個のコンパランドレジスタ、ＨＨＡレ
ジスタ、およびＣＡＭテーブルの中のヒットしたロウの
データの、いずれのデータを出力するかを１６個のＡＯ
Ｃレジスタのそれぞれに設定する。ＡＯＣレジスタの設
定により、コンパランドレジスタの値とＣＡＭテーブル
のヒットしたロウのデータの値の論理ＯＲを出力するこ
ともできる。１番目のＡＯＣレジスタに設定されたデー
タから１６番目のＡＯＣレジスタに設定されたデータ
が、順に出力ポートから出力される。ＡＯＣレジスタ
に、コンパランドレジスタのデータのみを出力するよう
に設定することにより、入力ポート２１０に入力された
データをそのまま出力ポート２２０から出力することが
出来る。

【００５８】ＣＡＭテーブル中のヒットしたロウの各セ
グメントのデータは、検索に用いたか否かに拘わらず、
任意に出力することが出来る。出力するＣＡＭテーブル
のデータのセグメント番号を、１６個のＡＯＣレジスタ
のそれぞれに対応づけられた１６個のＡＯＳＣレジスタ
に設定する。出力シーケンスは、ＲＤパルスの入力によ
り一つずつ進む。また、ＳＱＲＳＴ端子に対してＬＯＷ
パルスが入力されるか、ＣＰＵポートからＳＱＲＳＴコ
マンドが入力されることにより出力シーケンスは先頭に
戻る。

【００５９】（3-6 ）検索の実行 検索条件の設定が終了した後にＳＷＩＯＰコマンドを入
力すると、アドレスプロセッサ（ＡＰ）１０２は入出力
モード（ＩＯＰモード）に移行し、入力ポート２１０か
らの入力に従って検索を実行する。入力シーケンスおよ
び出力シーケンスのそれぞれについてＡチャネルとＢチ
ャネルのいずれを用いるかは、ＣＰＵポートからのコマ
ンドにより設定される。

【００６０】但し、入力ポートからの最初の入力データ
に基づいてＡチャネルまたはＢチャネルを選択するよう
に構成しても良い。

【００６１】（3-7 ）ＣＰＵポートからの検索 検索データをＣＰＵポート２１０から入力することもで
きる。入力された検索データはＣＰＵ入力レジスタに設
定される。その後ＳＲＣＨコマンドを入力すると、アド
レスプロセッサ１０２は検索を実行する。

【００６２】検索結果をＣＰＵポートから出力すること
もできる。ヒットしたＣＡＭデータのアドレスは、ＨＨ
Ａレジスタから読み取る。Memory_ ＡＲレジスタを読み
出すことにより、アドレスレジスタに設定されたセグメ
ントアドレスのＣＡＭデータを読み出すことが出来る。

【００６３】（４）データフレームの構成 図６を用いて、「データフレーム」の一例としてのＡＴ
Ｍセルのデータ構成を説明する。図６（Ａ）に示すよう
に、ＡＴＭセルは５オクテットのセルヘッダおよび４８
オクテットの情報フィールドにより構成される。ユーザ
およびネットワークの間で用いられるＵＮＩ（User Net
work Interface）と、ネットワーク間で用いられるＮＮ
Ｉ（Network Network Interface ）におけるセルヘッダ
の構成を、図６（Ｂ）および（Ｃ）に示す。

【００６４】図６（Ｂ）および（Ｃ）において、ＶＰＩ
はバーチャルパス識別、ＶＣＩは、バーチャルチャネル
識別である。ＶＰＩおよびＶＣＩにより、そのセルがど
の通信に属しているかを識別する。ＶＰＩおよびＶＣＩ
は、本願発明における「送信先識別情報」に該当する。
ＶＰＩとＶＣＩの値は通常、ＡＴＭコネクションが確立
されるときに設定され、ＡＴＭコネクションが解放され
るまで保持される。ＰＴはペイロードタイプであり、そ
のセルの情報フィールドに含まれる情報がユーザ情報で
あるか網情報であるかを示す。ＣＬＰはセル損失優先表
示である。このビットが設定さることにより、そのＡＴ
Ｍセルのデータフィールドに含まれるデータの、損失に
関する優先度が低いことが示される。ＣＬＰが設定され
たセルは、ネットワークが輻輳したときには選択的に破
棄されることが許容される。ＣＬＰは、本願発明におけ
る「上位の階層のデータの特性を表すデータ」に該当す
る。

【００６５】（５）本実施例におけるアドレスプロセッ
サ１０２の初期設定 （5-1 ）ＣＡＭアレーの設定 図７に、本発明ＡＴＭスイッチング装置におけるアドレ
スプロセッサ１０２のＣＡＭアレー２５０の定義（テー
ブル構成）を示す。本実施例ではカラムサイズを３に設
定する。この設定は、ＡＴＭスイッチング装置の電源が
投入されたときまたは入力装置１２５から定義の変更入
力があったときに、ＣＰＵ１２１が行う。

【００６６】ＰＶＣ型の通信を行う場合は、そのアドレ
スプロセッサが接続された入力側の回線で用いられる各
ＶＰＩおよびＶＣＩを、予め、セグメント０のカラムの
中の２個づつのロウに格納しておく。図６に示すよう
に、ＵＮＩではＡＴＭセルヘッダの上位４ビットがＧＦ
Ｃであり、ＶＰＩ、ＶＣＩは格納されない。そこでＵＮ
Ｉの回線に接続されているアドレスプロセッサのセグメ
ント０のカラムの上位４ビットには０を格納する。また
ＰＴに対応する、セグメント０のカラムの下位２ビット
目から４ビット目にも０を格納する。各ＶＰＩおよびＶ
ＣＩに対応づけた２個づつのロウの１つのロウのセグメ
ント０の最下位ビットには０を、他のロウのセグメント
０の最下位ビットには１を格納する。

【００６７】セグメント０の最下位ビットに、そのＡＴ
Ｍセルが破棄されることを許容するＣＬＰの値を格納し
たロウのセグメント１には、ＡＴＭセルが破棄される可
能性のある回線のポート番号を格納する。セグメント０
の最下位ビットに、そのＡＴＭセルが破棄されることを
許容しないＣＬＰの値を格納したロウのセグメント１に
は、ＡＴＭセルが破棄される可能性のない回線のポート
番号を格納する。セグメント２には各々の出力側の回線
で用いられているＶＰＩおよびＶＣＩを格納する。セグ
メント２の下位４ビットは、そのロウのセグメント０の
下位４ビットの値と同一の値を格納する。出力側の回線
がＵＮＩである場合は、最上位の４ビットに０を格納す
る。

【００６８】ＶＣ型の通信を行う場合は、呼が設定され
たときに、上記のＰＶＣにおけるＣＡＭアレイのデータ
の格納方法と同一の方法でＣＡＭアレイのカラム０から
２に各種データを格納する。即ち、呼が設定される毎
に、２つのロウにＶＰＩおよびＶＣＩを設定し、１つの
ロウのセグメント０の最下位ビットに０を、他のロウの
セグメント０の最下位ビットに１を格納する。この際、
ＶＰＩおよびＶＣＩを格納したロウの各ワードのエンプ
ティビットを０（ＬＯＷ）に設定して、そのワードが使
用中であることを示す。ＡＴＭコネクションが終了する
と、ＣＰＵ１２１は、そのコネクションに関するＶＰ
Ｉ、ＶＣＩ、およびポート番号を書き込んでいた各ワー
ドのエンプティビットに１（ＨＩＧＨ）を書き込み、そ
れらのワードが使用されていないことを示す。

【００６９】（5-2 ）入力シーケンスの設定 本実施例では、Ａチャネルの入力シーケンスのみを設定
する。ＣＰＵ１２１は、Ａチャネルの入力シーケンスを
選択し、コントロールレジスタにより入力データの有効
データ幅をＮＴの出力データの幅と同一の８ビットに設
定する。図６に示されるように、ＮＮＩにおけるＶＰＩ
およびＶＣＩは第１オクテットから第４オクテットに格
納される。そこでＣＰＵ１２１は、ＣＵＴレジスタの第
０ビットから第３ビットを１に設定し、他のビットを０
に設定する。入力された４バイトのデータはアドレスプ
ロセッサ内で結合されて単一のコンパランドデータとな
り、コンパランドレジスタに格納される。

【００７０】次にＳＥＡＲＣＨレジスタの第３ビットを
１に設定し他のビットを０に設定する。これにより、第
３ビットに対応する入力データ、即ち４番目の入力デー
タが入力されたときにのみ検索が実行される。４番目の
入力データの下位１ビット目から４ビット目にはＰＴが
格納されるが、本実施例ではＰＴを検索に用いない。そ
こでＣＰＵ１２１は、１番目のコンパランドデータに対
応するマスクレジスタ（１番目のマスクレジスタ）の下
位２ビット目から４ビット目を０に設定する。ＵＮＩの
回線に接続されている場合は、最上位の４ビットも０に
設定する。他のビットは１に設定する。これにより受信
ＡＴＭセルのＰＴに対応するデータおよびＵＮＩのＧＦ
Ｃに対応するデータが０にマスクされる。

【００７１】（5-3 ）出力シーケンスの設定 Ａチャネルの出力シーケンスを選択し、コントロールレ
ジスタにより出力データの有効データ幅をＮＴの出力デ
ータの幅と同一の８ビットに設定する。次にＡＯＣレジ
スタにより出力データのシーケンスを設定する。本実施
例では、出力側の回線におけるＶＰＩおよびＶＣＩに、
入力データ中のＰＴおよびＣＬＰを合成して出力する。
そこで１番目のＡＯＣレジスタに、ＣＡＭデータおよび
第１番目のコンパランドレジスタの値の論理ＯＲを出力
するように、ＡＯＣレジスタを設定する。また出力側の
回線におけるＶＰＩおよびＶＣＩはセグメント２に格納
されているので、１番目のＡＯＳＣレジスタにセグメン
ト２を設定する。

【００７２】これらの設定が終了すると、ＣＰＵ１２１
はアドレスプロセッサ１０２にＳＷＩＯＰコマンドを発
行して、アドレスプロセッサ１０２を入出力モードに遷
移させる。

【００７３】（６）ＡＴＭスイッチング装置の検索動作 図８を参照して、各アドレスプロセッサ１０２の初期設
定が終了し入出力モードに移行した後の、本発明交換機
の検索動作を説明する。

【００７４】（6-1 ）アドレスプロセッサへのデータ入
力 ＮＴ３０１は、１セルのデータが内部のＦＩＦＯに蓄積
されると、ＰＴの値により、受信情報が網情報であるか
ユーザ情報であるかを判断する（Ｓ１２０）。受信セル
が網情報である場合はＣＰＵ１２１に対して割り込みを
発生する。するとＣＰＵ１２１は、ＮＴ３０１から情報
フィールド（図１１参照）のデータを読み込み、読み込
んだデータに従って必要な処理を行う（Ｓ１３０）。受
信セルがユーザ情報である場合は、ＮＴ３０１は、ＤＭ
ＡＣ１０３に対してアドレスプロセッサ１０２への４バ
イトのデータ転送を要求する。ＤＭＡＣ１０３は、ＮＴ
３０１のデータ転送バスにアドレス信号（ＡＤＲ）、リ
ード信号（ＲＤ）およびチップセレクト信号（ＣＳ）を
出力してデータを読み込み、アドレスプロセッサの入力
ポートに対してライト信号（ＷＴ）を出力してデータを
書き込むことによりデータを転送する（Ｓ１４０）。

【００７５】アドレスプロセッサ１０２は入出力モード
に遷移しているので、入力ポートからＷＴ信号が入力さ
れると、予め設定さている入力シーケンスに従って入力
ポート上のデータを読み込んで処理する。すなわち、４
バイトのデータが入力されたときにこれらを単一のコン
パランドデータとして扱い、下位２ビット目から４ビッ
ト目を０にマスクし、更にＵＮＩに接続されている場合
は上位４ビットもマスクして検索を行う。検索を行った
結果、ＣＡＭに格納されたデータの中にヒットしたデー
タがあるとＡＰ１０２からＣＰＵ１２１に対して割り込
みが発生する（Ｓ１５０）。受信ＡＴＭセルのＣＬＰ
が、データの破棄を許容することを示している場合は、
セグメント０に受信ＡＴＭセルのＶＰＩ、ＶＣＩおよび
データの破棄を許容することを示すＣＬＰの値を格納し
たロウがヒットする。受信ＡＴＭセルのＣＬＰが、デー
タの破棄を許容することを示していない場合は、セグメ
ント０に受信ＡＴＭセルのＶＰＩ、ＶＣＩおよびデータ
の破棄を許容しないことを示すＣＬＰの値を格納したロ
ウがヒットする。

【００７６】ＣＰＵ１２１は、アドレスプロセッサのア
ドレスレジスタ１０２のＨＨＡレジスタからヒットした
セグメントのセグメントアドレスを読み込む（Ｓ１６
０）。次に読み込んだセグメントアドレスに１を加えた
値をアドレスプロセッサ１０２のアドレスレジスタに書
き込むことにより、ヒットしたデータのポートアドレス
を指定する（Ｓ１７０）。次にMemory_ ＡＲレジスタか
ら出力ポートの値を読み込み（Ｓ１８０）、そのアドレ
スプロセッサが接続されたポートから読み込んだ出力ポ
ートへの接続をＳＥＵ１１１に対して設定する（Ｓ１９
０）。これにより、ＣＬＰがデータの破棄を許容してい
るか否かに応じて、対応するポートが選択される。ＣＰ
Ｕ１２１は更に、アドレスプロセッサ１０２の第１番目
のコンパランドレジスタの下位４ビット以外のビットを
０に書き直す（Ｓ２００）。但し、ＵＮＩに接続されて
いる場合は、下位４ビット及び上位４ビット以外のビッ
トを０に書き直す。

【００７７】（6-2 ）アドレスプロセッサ１０２からの
データ出力 次にＣＰＵ１２１は、アドレスプロセッサ１０２からＳ
ＥＵ１１１への４バイトのデータ転送をＤＭＡＣ１０３
に設定する（Ｓ２１０）。ＤＭＡＣ１０３は、アドレス
プロセッサ１０２の出力ポート２２０にアウトプットイ
ネーブル信号（ＯＥ）およびＲＤを出力してデータを読
み出し、ＳＥＵ１１１にＣＳおよびＷＲを出力してデー
タを書き込むことにより、データの転送を行う。

【００７８】アドレスプロセッサ１０２は、出力ポート
にＲＤ信号が入力されると、予め定められた出力シーケ
ンスに従って出力ポートからデータを出力する。即ち、
セグメント２に格納された出力側の回線のＶＰＩおよび
ＶＣＩの値と、第１番目のコンパランドレジスタの値と
の論理和（ＯＲ）を計算し、得られた３２ビットのデー
タを８ビット毎に出力する。ここで第１番目のコンパラ
ンドレジスタの下位４ビットには、入力データのＰＴお
よびＣＬＰが格納されており他のビットは０にされてい
るので、アドレスプロセッサの出力ポートからは、図２
の出力側の回線におけるＮＮＩの第１オクテットから第
４オクテットの情報が出力される。ＵＮＩに接続されて
いる場合は、受信ＡＴＭセルのＧＦＣが出力ＡＴＭセル
に格納される。

【００７９】アドレスプロセッサからの４バイトのデー
タ転送が終了すると、ＤＭＡＣ１０３はＣＰＵ１２１に
対して割り込みを発生する。すると、ＣＰＵ１２１は、
続けてＮＴ３０１からＳＥＵ１１１に対する４８バイト
のデータ転送を設定する（Ｓ２２０）。これにより、Ｓ
ＥＵ１１１には図５に示したＡＴＭセルが入力される。

【００８０】ＳＥＵ１１１に入力されたセルデータは、
出力側のポートに転送され、ＣＰＵ１２１からの設定に
基づいて出力側のポートのＤＭＡＣ１０３により出力側
のポートのＮＴ３０１に転送される（Ｓ２３０）。出力
ポートのＮＴ３０１は、転送されたデータをシリアルデ
ータに変換して出力側のＡＴ網１５０に送出する。これ
により、本ＡＴＭスイッチング装置に入力されたＡＴＭ
セルの転送が行うことができる。転送が終了すると、Ｃ
ＰＵ１２１は、アドレスプロセッサ１０２に対してＳＱ
ＲＳＴコマンドを発行し、入出力シーケンスを先頭に戻
す（Ｓ２４０）。

【００８１】［他の実施例］図１に示したネットワーク
システムおよび図２に示した交換機は、Ethernetタイプ
のデータフレームを用いるネットワークにも適用でき
る。図９に、Ethernetタイプのデータフレームを示す。
図９においてＤＡは宛先アドレスであり、本願発明の送
信先識別情報に該当する。ＴＹＰＥは、上位の階層で用
いられるプロトコルのタイプであり、本願発明の「上位
の階層のデータの特性を表すデータ」に該当する。ＣＡ
Ｍアレイには、実施例１のＶＰＩ、ＶＣＩ、およびＣＬ
Ｐに換えて、ＤＡ、ＳＡ、およびＴＹＰＥを格納する。

【００８２】短い遅延時間が保証される必要のあるプロ
トコルがＴＹＰＥにより示されている場合は、図７に示
した送信先ポートに、短い遅延時間が保証されるネット
ワークに接続されたポートの番号を格納する。高い信頼
性が保証される必要のあるプロトコルがＴＹＰＥに示さ
れている場合は、図７に示した送信先ポートに、高い信
頼性が保証される回線に接続されたポートの番号を格納
する。本願発明は、ＩＥＥＥ８０２．３のデータフレー
ムを用いるネットワークにも適用できる。図１０に、Ｉ
ＥＥＥ８０２．３のデータフレームのデータ構成を示
す。ＤＡが送信先識別情報に該当し、ＴＹＰＥが「上位
の階層のデータの特性を表すデータ」に該当する。この
場合は、ＣＡＭアレイには、実施例１のＶＰＩ、ＶＣ
Ｉ、およびＣＬＰに換えて、ＩＥＥＥ８０２．３のＤ
Ａ、ＳＡ、およびＳＮＡＰのＴＹＰＥを格納する。

【００８３】本願発明を、ＴＣＰ／ＩＰデータフレーム
を用いるネットワークシステムに適用することもでき
る。図１１に、ＩＰデータフレームの構成を示す。図１
１において、ＴＯＳはサービスタイプであり、そのデー
タグラムに要求されるサーブしの質を説明する。ＴＯＳ
により、データグラムの優先権、要求される確実性が示
される。ＰＲＯＴはＩＰの上位で使用されるプロトコル
を示し、例えばＴＣＰやＵＤＰがＰＲＯＴにより指定さ
れる。ＴＯＳおよびＰＲＯＴは、本願発明の「上位の階
層のデータの特性を表すデータ」に該当する。ＤＥＳＴ
はデスティネーションアドレスであり、本願発明の「送
信先識別情報」に該当する。ＰＲＯＴにより送信先の回
線を選択する場合は、実施例１のＶＰＩ、ＶＣＩ、およ
びＣＬＰに換えて、ＤＥＳＴおよびＰＲＯＴを格納す
る。ＴＯＳおよびＰＲＯＴにより送信先の回線を選択す
る場合は、実施例１のＶＰＩ、ＶＣＩ、並びにＣＬＰに
換えて、ＤＥＳＴ並びにＴＯＳおよびＰＲＯＴを格納す
る。

【００８４】

【発明の効果】以上説明したように本発明によれば、交
換機が、データフレームに記載された、複数の階層の中
の特定の階層の送信先識別情報に基づいてデータフレー
ムの送信先を識別し、識別した送信先に送信することが
できる複数の回線の中の１つの回線を、前記特定の階層
より上位の階層のデータの特性に基づいて選択すること
ができる。従って、複数のベンダより提供される多様な
ネットワークの回線が交換機に接続された場合であって
も、交換機は送信する情報に応じた適切な特徴を有する
回線を選択することができる。

【図面の簡単な説明】

【図１】本発明ネットワークシステムの構成を示す説明
図である。

【図２】本発明交換機のハードウエアブロック図であ
る。

【図３】アドレスプロセッサのハードウエアブロック図
である。

【図４】ＣＡＭ基本ワードの構成を示す説明図である。

【図５】ＣＡＭアレイの構成を示す説明図である。

【図６】ＡＴＭセルの構成を示す説明図である。

【図７】ＣＡＭアレイの設定を示す説明図である。

【図８】本発明アドレスプロセッサによる検索動作を示
すフローチャートである。

【図９】Eternet タイプのデータフレームの説明図であ
る。

【図１０】IEEE802.3 のデータフレームの説明図であ
る。

【図１１】ＩＰデータフレームの説明図である。

【符号の説明】

１０ ＡＴＭ網 １１〜１３ ＡＴＭスイッチング装置 ２１〜２４ 端末 ３１ ＩＷＵ ４４〜４６ ＬＡＮ端末 １０１ アドレスプロセッサ（ＡＰ） １０３ ダイナミックメモリアクセスコントローラ（Ｄ
ＭＡＣ） １０４ バスアービタ １１１ スイッチングエレメントユニット（ＳＥＵ） １２１ ＣＰＵ １２２ ＲＯＭ １２３ ＲＡＭ １２４ タイマー １２５ 入力装置 １２６ 表示装置 １３１〜１３４ アドレスプロセッサ １５０ ＡＴＭ通信回線 １６０〜１６１ ＡＴＭデータバス １７０ ＣＰＵバス ２１０ 入力ポート ２１１ データフォーマッター ２１２ 入力ポートシーケンサ ２２０ 出力ポート ２２２ 出力ポートシーケンサ ２３０ ＣＰＵポート ２３１ フラグロジック ２５０ ＣＡＭアレー ２５１ エンプティビット ２５２ バウンダリビット ２５３ セグメント番号ビット ２５４ セグメント ２５５ ヒット／ミスヒットフラグ ２５６ アクセスビット ３０１〜３０８ ネットワークターミネータ（ＮＴ）

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の階層から構成される通信プロトコ
   ルに基づいて組み立てられたデータフレームを受信し、
   当該データフレームに記載された、前記複数の階層の中
   の特定の階層における送信先識別情報に基づいて、前記
   データフレームの送信先を識別する交換機であって、 前記送信先に送信することができる回線が複数接続され
   ており、 前記データフレームに含まれる前記特定の階層より上位
   の階層のデータの特性を表す、前記特定の階層のデータ
   に基づいて、前記複数の回線の中の１つの回線を選択す
   る選択手段とを備えたことを特徴とする交換機。
2. 【請求項２】 請求項１に記載の交換機であって、 前記複数の回線の各々の特徴を表すデータを格納する手
   段を更に備え、 前記選択手段は、更に当該特徴を表すデータに基づい
   て、前記複数の回線の中の１つの回線を選択することを
   特徴とする交換機。
3. 【請求項３】 請求項１または２に記載の交換機であっ
   て、 前記データフレームがＡＴＭセルであり、前記特定の階
   層がＡＴＭ層であり、前記送信先識別情報がＶＰＩおよ
   びＶＣＩであり、前記特定の階層のデータがＣＬＰであ
   ることを特徴とする交換機。
4. 【請求項４】 請求項２または３に記載の交換機であっ
   て、 前記特徴を表すデータが前記複数の回線の各々のセキュ
   リティの高さに基づくデータであることを特徴とする交
   換機。
5. 【請求項５】 請求項１から４のいずれかに記載の交換
   機であって、前記選択手段が、 予め前記送信先識別情報の前記データフレーム中の位置
   を示す位置情報を格納する手段と、 当該位置情報に基づいて前記データ列から前記識別情報
   を選択する手段と、 選択した前記識別情報を用いて前記データ列の送信先を
   検索する手段と、 予め前記データフレーム中の何番目のデータが入力され
   た場合に、前記検索を行うかを示す開始位置情報を格納
   する手段と、 前記開始位置情報で示されるデータが入力された場合
   に、前記検索手段により検索を開始する検索開始手段と
   検索した前記送信先を示す情報を出力する手段とを設け
   た通信用半導体デバイスを有することを特徴とする交換
   機。
6. 【請求項６】 複数の階層から構成される通信プロトコ
   ルに基づいて組み立てられたデータフレームを受信し、
   当該データフレームに記載された、前記複数の階層の中
   の特定の階層における送信先識別情報に基づいて、前記
   データフレームの送信先を識別する交換機に適用される
   交換方法であって、 前記交換機には、前記送信先に送信することができる複
   数の回線が接続されており、 前記データフレームに含まれる前記特定の階層より上位
   の階層のデータの特性を表す、前記特定の階層のデータ
   に基づいて、前記複数の回線の中の１つの回線を選択を
   行うことを特徴とする交換方法。
7. 【請求項７】 請求項６に記載の交換方法であって、 前記複数の回線の各々の特徴を表すデータを格納し、 前記選択は、更に当該特徴を表すデータに基づいて行う
   ことを特徴とする交換方法。
8. 【請求項８】 請求項６または７に記載の交換方法であ
   って、 前記データフレームがＡＴＭセルであり、前記特定の階
   層がＡＴＭ層であり、前記送信先識別情報がＶＰＩおよ
   びＶＣＩであり、前記特定の階層のデータがＣＬＰであ
   ることを特徴とする交換方法。
9. 【請求項９】 複数の階層から構成される通信プロトコ
   ルに基づいて組み立てられたデータフレームを受信し、
   当該データフレームに記載された、前記複数の階層の中
   の特定の階層における送信先識別情報に基づいて、前記
   データフレームの送信先を識別する交換機を備えたネッ
   トワークシステムであって、 前記交換機には前記送信先に送信することができる複数
   の回線が接続されており、 前記交換機は、前記データフレームに含まれる前記特定
   の階層より上位の階層のデータの特性を表す、前記特定
   の階層のデータに基づいて、前記複数の回線の中の１つ
   の回線を選択する選択手段を有することを特徴とするネ
   ットワークシステム。
10. 【請求項１０】 請求項９に記載のネットワークシステ
    ムであって、 前記交換機は、前記複数の回線の各々の特徴を表すデー
    タを格納する手段を更に有し、 前記選択手段は、更に当該特徴を表すデータに基づい
    て、前記複数の回線の中の１つの回線を選択することを
    特徴とするネットワークシステム。
11. 【請求項１１】 請求項９または１０に記載のネットワ
    ークシステムであって、 前記データフレームがＡＴＭセルであり、前記特定の階
    層がＡＴＭ層であり、前記送信先識別情報がＶＰＩおよ
    びＶＣＩであり、前記特定の階層のデータがＣＬＰであ
    ることを特徴とするネットワークシステム。