JPH0810531B2

JPH0810531B2 - 時間軸の圧縮回路

Info

Publication number: JPH0810531B2
Application number: JP60226595A
Authority: JP
Inventors: 康二飯島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-10-11
Filing date: 1985-10-11
Publication date: 1996-01-31
Anticipated expiration: 2011-01-31
Also published as: JPS6286982A

Description

【発明の詳細な説明】以下の順序で説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例Ｈ発明の効果Ａ産業上の利用分野この発明は時間軸の圧縮回路に関する。

Ｂ発明の概要この発明は、例えば、電子スチルカメラやその再生装
置において、オーディオ信号の時間軸を圧縮する場合、
データ補間を利用することにより、１つのメモリでその
時間軸の圧縮ができるようにしたものである。

Ｃ従来の技術電子スチルカメラにおいては、１フィールドのビデオ
信号が１本の環状の磁気トラックとしてビデオフロッピ
ーに記録される。そして、このようなカメラにおいて、
さらに、録音スイッチを押すと、オーディオ信号がビデ
オ信号とは別のトラックに記録されるようにしたものが
考えられている。

この場合、そのオーディオ信号は時間軸長が例えば1/
640倍に圧縮されて記録されるとともに、トラックは1/4
単位で使用される。すなわち、１つのトラックが４つの
セクタに分割され、１つのセクタに約2.5秒分のオーデ
ィオ信号が時間軸圧縮されて記録されるとともに、必要
な数だけのセクタが使用される。例えば、15秒の音声を
記録する場合には、15秒/2.5秒＝６なので、６セクタ
（1.5トラック）が使用される。

第３図はそのような電子スチルカメラの一例を示すも
ので、同図において、（１）は被写体、（２）は撮像レ
ンズ、（３）はシャッタ、（10）はビデオ信号系、（2
0）はオーディオ信号系を示し、この例においては、シ
ャッタ（３）は電磁シャッタとされ、ビデオ信号系（1
0）の撮像素子（11）は色分解フィルタを有するCCDとさ
れている。

また、（４）はビデオフロッピーを示し、このフロッ
ピー（４）に内蔵された磁気シートは回転軸（５）を通
じてモータ（６）によりフィールド周波数で回転させら
れるとともに、その磁気シートにビデオ信号用の磁気ヘ
ッド（17）と、オーディオ信号用の磁気ヘッド（29）と
が対接させられる。そして、これらヘッド（17），（2
9）にはモータ（31），（32）がそれぞれ機械的に結合
されるとともに、モータ（31），（32）にコントロール
（33）から所定のドライブ電圧が供給されてヘッド（1
7），（29）のトラック位置を任意に変更できるように
されている。

さらに、（40）はこのカメラの全体の動作を制御する
システムコントローラを示す。このシスコン（40）はマ
イクロコンピュータにより構成されているもので、この
シスコン（40）には、撮像用のシャッタスイッチ（41）
と、音声の録音スイッチ（42）とが接続される。

また、例えば回転軸（５）にパルス発生手段（７）が
設けられてフロッピー（４）の磁気シートが１回転する
ごとに１つのパルスPgが、その回転位相を示す信号とし
て採り出され、このパルスPgが整形アンプ（８）を通じ
てシスコン（40）に供給されシスコン（40）からは、ス
イッチ（41），（42）の操作に対応して所定のタイミン
グで各種の制御信号が取り出される。

さらに、（90）はクロック形成回路を示し、これには
パルスPgおよびシスコン（40）からの制御信号が供給さ
れて所定のタイミングで各種のクロックが形成され、そ
れぞれの回路に供給される。

そして、第４図Ａに示すように、任意の時点t₁にシャ
ッタスイッチ（41）を押すと、シスコン（40）からシャ
ッタ（３）に制御信号が供給され、同図Ｂに示すよう
に、期間t₁〜t₂にわたってシャッタ（３）が開いて被写
体（１）の像がCCD（11）に投影され、CCD（11）に電荷
像が蓄積される。

続いて、同図C,Dに示すように、時点t₂後の最初のパ
ルスPgの時間t₃になると、この時点t₃から次のパルスPg
の時点t₄までの１フィールド期間にわたって、形成回路
（44）からCCD（11）に読み出しクロックRDCKが供給さ
れてCCD（11）からは同図Ｅに示すように１フィールド
分のカラービデオ信号Scが取り出される。

そして、この信号Scが、プリアンプ（12）を通じて映
像処理回路（13）に供給されて信号Scから輝度信号およ
び色信号が取り出され、これら信号に記録回路（14）に
供給されて電子スチルカメラおよびビデオフロッピーに
おけるフォーマットの記録信号（輝度信号により変調さ
れたFM信号と赤および青の色差信号により変調された線
順次のFM信号との加算信号）Svとされる。そして、この
信号Svがスイッチ回路（15）に供給されるとともに、シ
スコン（40）からスイッチ回路（15）に制御信号が供給
されて同図Ｆに示すように、期間t₃〜t₄に信号Svが取り
出され、この信号Svが記録アンプ（16）を通じて記録ヘ
ッド（17）に供給されてフロッピー（４）に１本の環状
のトラックとして記録される。

また、任意の期間に録音スイッチ（42）をオンにする
と、そのオン期間のオーディオ信号の記録が行われる。
すなわち、内蔵マイクロホン（21）からのオーディオ信
号Saが、プリアンプ（22）を通じてローパスフィルタ
（23）に供給されて例えば5kHz以下の信号Saに帯域制限
されて取り出され、この信号Saが記録用のノイズリダク
ション回路（24）を通じて時間軸圧縮回路（25）に供給
される。この圧縮回路（25）は、信号Saを、2.5秒ごと
に1/640倍に時間軸圧縮するもので、したがって、圧縮
回路（25）からは、2.5秒ごとに、その2.5秒の信号Saが
ほぼ1/4フィールド期間に時間軸圧縮された信号Stが取
り出される。なお、時間軸圧縮前の信号Saの帯域は5kHz
であるから時間軸圧縮後の信号Stの帯域は640倍の3.2MH
zとなり、フロッピー（４）に記録されるビデオ信号と
ほぼ同じ帯域である。

そして、この信号StがFM変調回路（26）に供給されて
FM信号Sfに変換され、この信号Sfがスイッチ回路（27）
に供給されるとともに、シスコン（40）からスイッチ回
路（27）に制御信号が供給されて信号Stの期間に信号Sf
が取り出され、この信号Sfが記録アンプ（28）を通じて
記録ヘッド（29）に供給されてフロッピー（４）の別の
トラックに１つの信号Stが１つのセクタとして順次記録
される。

したがって、このようなカメラによれば、撮影してい
るときに、その周囲の音やコメントなどを同時に録音で
きるので、便利に使用できる。

なお、フロッピー（５）に記録した画面および音声
は、上述とは逆の信号処理により再生できる。（文献：
特開昭58-218004号公報など）Ｄ発明が解決しようとする問題点ところで、時間軸圧縮回路（25）において、オーディ
オ信号Saの時間軸を1/640倍に圧縮して信号Stとするに
は、第５図のようにすればよい。すなわち、もとの信号
SaがA/Dコンバータ（251）に供給されて順次デジタル信
号Sdに変換され、第６図に示すように、この信号Sdのう
ち、1/4フィールド期間Ts（これは、ヘッド（29）が１
つのセクタを走査する期間である）の信号Sdがサブメモ
リ（254）に順次書き込まれるとともに、続く（2.5秒−
1/4フィールド期間）Tmの信号Sdがスイッチ回路（252）
を通じてメインメモリ（253）に書き込まれる。そし
て、このとき、期間Tsに、メインメモリ（253）の信号S
dが書き込み時の640倍の速度で読み出されるとともに、
期間Tsの終了時点にサブメモリ（254）の信号Sdがスイ
ッチ回路（252）を通じてメインメモリ（253）に瞬時に
転送される。したがって、メインメモリ（253）からは
期間（Ts＋Tm）ごとに期間Ts分ずつ1/640倍に時間軸圧
縮されたデジタル信号Suが取り出されることになる。

そして、この信号SuがD/Aコンバータ（255）に供給さ
れて1/640倍に時間軸圧縮されたアナログ信号Stが期間T
sごとに取り出され、この信号Stがローパスフィルタ（2
56）を通じて変調回路（26）に供給される。

こうして、この時間軸圧縮回路（25）によれば、2.5
秒ごとに1/640倍に時間軸圧縮された信号Stを得ること
ができる。

ところが、この圧縮回路（25）においては、サブメモ
リ（254）が必要になると共にその容量も大きくなる。
以下、サブメモリ（254）の容量について求める。

信号Suの周波数:2×3.58MHz（色副搬送周波数の２
倍）、信号Sdのビット数:8ビット/1サンプル（従って、１サ
ンプル１バイトである）とすると、信号Sdの周波数、即
ち、A/Dコンバータ（251）におけるサンプリング周波数
は、信号Suの周波数を640で割れば次に示すように求め
ることができる。

２×3.58MHz/64011.19kHz 従って、1/4フィールド期間Tsにおける信号Sdのサン
プリング数ｘは、１秒間のサンプル数が11.19kHz×1000
個であるから、2.5:2.5×11190＝1/4フィールド期間:x
で求めることができる。

即ち、ｘは、27975×（1/60）×（1/4）÷2.5x46.6
個となり、サブメモリ（254）として47バイトのものが必
要となる。

そして、このサブメモリ（254）は、信号Sdのアクセ
スの関係上、メインメモリ（253）の空きアドレスを使
用することはできず、メインメモリ（253）とは別個に
設けなければならない。

しかも、第６図に示すように、メインメモリ（253）
及びサブメモリ（254）に対する書き込みおよび読み出
しのタイミングや周波数の関係が複雑になるので、メイ
ンメモリ（253）及びサブメモリ（254）のコントロール
回路が複雑になってしまう。

そうかといって、メインメモリ（253）だけでは、第
７図に示すように、信号Sdの書き込みと、信号Suの読み
出しとが、2.5秒ごとに1/4フィールド期間ずつ時間的に
重なることになり、そのような処理をメインメモリ（25
3）に対して行うことはできない。

この発明は、これらの問題点を一掃しようとするもの
である。

Ｅ問題点を解決するための手段今、時間軸圧縮前の信号Sdと時間軸圧縮後の信号Suと
について考えると、第７図に示すように、信号Sdは連続
しているが、信号Suは、2.5秒ごとに1/4フィールド期間
Tsずつ間欠的に取り出され、その信号Suがその1/4フィ
ールド期間Tsに１つのセクタとしてフロッピー（４）に
記録されている。そして、この場合、期間Tsにおいて
は、信号Sdと信号Suとの周波数比は1:640であり、640サ
ンプルの信号Suに対して１サンプルの信号Sdが存在する
ことになる。

そこで、この発明は、このような点に着目し、2.5秒
分のメモリを１個だけ設け、記録時における期間Tsに
は、信号Suの640サンプル期間のうち、639サンプル期間
は信号Suの読み出しを行い、残る１サンプル期間に信号
Sdの書き込みを行うとともに、この期間に必要な信号Su
は補間により代用する。

Ｆ作用すなわち、データの書き込みと読み出しとが時間的に
重なったときには、書き込みと読み出しとのうち、速度
の遅い方の処理を早い方の処理のタイミングで行い、早
い方についてはそれを実行しないで補間により代行す
る。

Ｇ実施例第１図において、ノイズリダクション回路（24）から
のオーディオ信号Saが、A/Dコンバータ（51）に供給さ
れるとともに、形成回路（44）からA/Dコンバータ（5
1）に例えば上述した周波数11.19kHzのクロックが供給
されて信号Saは第２図Ａに示すようにデジタル信号Sdに
変換される。なお、この信号Sdは、１サンプルにつき例
えば８ビットの並列信号であり、また、第２図Ａにおい
て、（ｄ＋ｉ），（ｄ＋（ｉ＋１）），‥‥は信号Sdの
サンプル（データ）の番号を示す。

そして、この信号Sdがメモリ（52）のデータ入力端子
DIに供給される。こののメモリ（52）は、信号Sdの2.5
秒分の容量（アドレス）を有し、かつ、８ビッド/1番地
のものである。

さらに、形成回路（44）からクロックがアドレスカウ
ンタ（61），（62）にカウント入力として供給されてカ
ウンタ（61）からは第２図Ｂに示すように信号Sdに同期
して番地が変化する書き込みアドレス信号SLADが取り出
されるとともに、カウンタ（62）からは同図Ｃに示すよ
うに信号SLADに対して640倍の速度で番地が変化する読
み出しアドレス信号FSADが取り出される。ただし、この
場合、信号SLAD,FSADにおいて、（ｍ＋１），（ｍ＋
２），‥‥および（ｎ＋０），（ｎ＋１），‥‥は信号
SLAD,FSADの番地を示し、これは１番地ずつインクリメ
ントされるが、2.5秒に対応する番地までインクリメン
トされたときには、０秒に対応する番地にリセットさ
れ、再び１番地ずつインクリメントされるものであり、
すなわち、メモリ（52）の容量に対応して循環して変化
する。

そして、これらアドレス信号SLAD,FSADがマルチプレ
クサ（63）に供給され、フロッピー（４）にオーディオ
信号の書き込みが行われて（2.5秒−（1/4）フィールド
期間）Tmにはマルチプレクサ（63）の出力信号ADRSとし
て信号SLADが取り出され、この信号ADRS（＝SLAD）がメ
モリ（52）のアドレス端子ADに供給されるとともに、形
成回路（44）からメモリ（52）の書き込み端子WEに書き
込み信号MWRTに供給される。したがって、期間Tmにはデ
ジタル信号Sdがメモリ（52）に順次書き込まれていく。

そして、フロッピー（４）にオーディオ信号の書き込
みが行われる1/4フィールド期間Tsには、マルチプレク
サ（63）からはその出力信号ADRSとして第２図Ｄに示す
ように、１サイクル（期間Tw）の書き込みアドレス信号
SLADと、連続した639サイクル（期間Tr）の読み出しア
ドレス信号FSADとが、交互に取り出される。即ち、第２
図Ｄに示すように、メモリ（52）に供給されるアドレス
信号ADRSは、１サンプルの最初の１サイクル期間では第
２図Ｅに示す書き込み信号（ライトイネーブル信号）MW
RTがアクティブとなるので、書き込み用のアドレスとし
て用いられ、残りの639サイクルの期間では第２図Ｆに
示す読み出し信号（リードイネーブル信号）MEMRがアク
ティブとなるので、読み出し用のアドレスとして用いら
れる。

したがって、この信号ADRSにおいては、書き込みアド
レス信号SLADが640サイクルごとの期間Twに１サイクル
だけ存在するとともに、その信号SLADの示す番地は、
（ｍ＋１），（ｍ＋２），‥‥のように連続し、一方、
読み出しアドレス信号FSADは、640サイクルのうち、期
間Trの639サイクルは番地が（ｎ＋１），（ｎ＋２），
‥‥のように連続しているが、残る期間Twの１サイクル
は存在せず（ここには信号SLADが存在する）、この期間
Twは１番地とんでいる。

そして、この信号ADRSがメモリ（52）のアドレス端子
ADに供給されるとともに、形成回路（44）からメモリ
（52）の書き込み端子WEに第２図Ｅに示すように、期間
Twに書き込み信号MWRTが供給される。したがって、期間
Tsにおいても、期間Twに信号Sdは、その１サンプルごと
に正しくメモリ（52）に書き込まれていく。

さらに、このとき、形成回路（44）からメモリ（52）
の読み出し端子OEに第２図Ｆに示すように、期間Trに、
読み出し信号MEMRが供給される。したがって、期間Tsに
は、第２図Ｇに示すように、期間Trに、信号Sdが１サン
プルずつ順に639サンプル読み出されることになり、メ
モリ（52）のデータ出力端子DOからは書き込み時の640
倍の速度で信号Suが得られることになる。ただし、この
場合、この信号Suは、期間Trごとに抜けがある。これ
は、第２図Ｄに示すように、１サンプルの期間の先頭の
１サイクルの期間においては、書き込みアドレスにより
書き込みが行われるからである。

この信号Suがラッチ（53）に供給されるとともに、形
成回路（44）からラッチ（53）に第２図Ｈに示すように
期間Twには立ち上がらないラッチクロックFCLKが供給さ
れる。したがって、ラッチ（53）からは第２図Ｉに示す
ように、期間Twにはその１サイクル前のデータに等しい
データの信号Suが得られることになる。すなわち、ラッ
チ（53）からは期間Twには前値ホールドの行われた信号
Suが得られる。

そして、この信号SuがD/Aコンバータ（54）に供給さ
れるとともに、形成回路（44）からクロックが供給され
て1/640倍に時間軸の圧縮されたアナログ信号Stに変換
され、この信号Stがローパスフィルタ（55）に供給され
て不要成分が除去されてから変調回路（26）に供給され
る。

こうして、この発明によれば、時間軸圧縮が行われる
が、この場合、特にこの発明によれば、メモリ（52）に
対する信号の書き込みと読み出しとが時間的に重なった
ときには、期間Twに示すように、速度の遅い信号Sdの書
き込みを優先させ、この期間Twにおける速度の早い信号
Suの読み出しは前値ホールドにより補間さして信号Suを
得るようにしているので、メモリ（52）は2.5秒分の容
量があればよく、かつ、１個でよい。したがって、構成
が簡単であるとともに、その周辺回路も簡単である。

なお、第１図の例において書き込みアドレス信号SLAD
の処理により補間を行うことができる。また、信号の補
間として平均値補間などを行うこともできる。

Ｈ発明の効果この発明によれば、時間軸圧縮が行われるが、この場
合、特にこの発明によれば、メモリ（52）に対する信号
の書き込みと読み出しとが時間的に重なったときには、
期間Twに示すように、速度の遅い信号Sdの書き込みを優
先させ、この期間Twにおける速度の早い信号Suの読み出
しは前値ホールドにより補間して信号Suを得るようにし
ているので、メモリ（52）は2.5秒分の容量があればよ
く、かつ１個でよい。したがって、構成が簡単であると
ともに、その周辺回路も簡単である。

【図面の簡単な説明】

第１図、第３図はこの発明の一例の系統図、第２図、第
４図〜第７図はその説明のための図である。（51）はA/Dコンバータ、（52）はメモリ、（53）はラ
ッチ、（54）はD/Aコンバータである。

Claims

【特許請求の範囲】

【請求項１】情報信号のｎサンプル分に等しい第ｍ番目
の単位期間内の第１の周波数の情報信号を、該情報信号
の１サンプルの期間に等しい第１のアドレス信号により
記憶手段に記憶し、該記憶手段に記憶した情報信号を、
第ｍ＋１番目の単位期間において、上記第１のアドレス
信号の周波数のｎ倍（ｎ＞１）の周波数の第２のアドレ
ス信号で読み出して上記情報信号の時間軸の圧縮を行う
時間軸の圧縮回路であって、情報信号の１サンプルの時間に等しい第１のアドレス信
号を生成する第１のアドレス信号生成手段と、上記第１のアドレス信号の周波数のｎ倍（ｎ＞１）の周
波数の第２のアドレス信号を生成する第２のアドレス信
号生成手段と、上記情報信号を記憶するための記憶手段と、上記情報信号の１サンプル期間内の所定の1/mサイクル
期間で定義される１サイクル期間において、上記第１の
アドレス信号生成手段からの第１のアドレス信号を選択
し、この第１のアドレス信号を上記記憶手段に上記情報
信号の書き込み用として供給し、上記情報信号の１サン
プルの期間内の残りのn-1サイクル期間においては上記
第２のアドレス信号生成手段からの第２のアドレス信号
を選択し、この第２のアドレス信号を上記記憶手段に上
記情報信号の読み出し用として供給する制御手段と、少
なくとも上記メモリからの上記情報信号の読み出しの際
に、上記所定の１サイクル期間に対応する期間を、上記
所定の１サイクル期間の前若しくは後ろのサイクル期間
に対応する情報信号を用いて補間する補間手段とを備え
た時間軸の圧縮回路。