JPH0810899B2 - デジタル階調信号の間引き回路 - Google Patents

Description

【発明の詳細な説明】

【産業上の利用分野】

この発明は、画像イメージを再現するためのデジタル
階調信号の間引き回路に関する。

【従来の技術】

デジタル階調信号から画像を再現する場合にデジタル
階調信号を補正する方法として網点化方式がある。 第７図は、アナログ方式の網点化の例であり、画像の
濃淡を表現するために、２次元イメージデータ空間を一
定面積に細分割し、分割された面積内のデータ値を点の
大きさの大小に置き換えるものである。第７図では４ド
ットを表現している。 第８図は、デジタル方式の網点化の例であり、入力デ
ータを参照テーブルと比較しながら出力することにより
網点化を実現する。すなわち、参照テーブルの各位置の
データ値に対し、これに対応する位置の入力データの値
が大きい場合には出力は黒ドットとし、逆に等しいか小
さい場合は出力は白ドットとする。第８図の例のよう
に、参照テーブルの各データ値をテーブルの中心位置が
１番小さく、渦巻状に順次大きい値に設定されている場
合には、出力データは入力データの値が一定であれば網
点になる。そして、その入力データの値により網点の大
きさが変わり、入力データ１の場合には、出力データ１
となり、入力データ２の場合には出力データ２となる。 以上のように、デジタル階調信号を網点化し、階調再
現を行なう場合は、デジタル２値信号の再現と異なり、
入力デジタル階調信号をある程度間引いても出力画像が
あまり劣化しない特性を有する。 この特性を生かし、階調補正回路の構成を簡略化し、
処理スピードを上げる等の理由で、従来より入力デジタ
ル階調信号の間引き処理を行なっている。 ところで、この場合に、単純な間引き回路では入力画
像自身が持つ不均一性、ノイズ成分による不均一性等に
対し、出力画像にその変動の影響が出て、画質を劣化さ
せ易い欠点がある。 そこで、従来、デジタル階調信号の間引き処理を行な
った後に平均化処理をするようにしている。 第９図は、この種の従来の回路の一例であり、第10図
は、そのタイミングチャートである。 この例は間引き周期は３の１種である。 この例においては、信号入力端子11より入力されたデ
ータSI1、SI2、SI3……からなるデジタル階調信号S1
（第10図Ａ）が間引き回路12に供給されて３データ周期
毎に１データが間引かれる間引き処理がなされる。 この間引き回路12の出力信号S2（同図Ｂ）は、端子13
からの間引き周期に同期するラッチタイミング信号S3
（同図Ｃ）によってラッチ回路14にラッチされる。そし
て、このラッチ回路14の出力S4（同図Ｄ）が平均化回路
15に供給されるとともに、間引き回路12の出力信号S2が
平均化回路15に供給されて、（S2＋S4）/2なる平均化演
算処理がなされ、この平均化回路15からは、Y1、Y4、Y
7、…からなる出力信号S5が得られる。ここで、 となる。

【発明が解決しようとする課題】

しかしながら、上記のように、デジタル階調信号の間
引き処理後に平均化処理を行なった場合には、平均化回
路15における処理は、間引き回路12においてサンプリン
グされたデータ同士の平均化となり、間引き回路12でサ
ンプリングされないデータは平均化に関与しない。 このため、入力画像自身が持つ不均一性、ノイズ成分
による不均一性等のうち、入力信号固有の周期的な階調
変動を最大限に相殺させることができないという欠点が
ある。 また、間引き回路での間引き周期が２種混在している
場合には、入力画像自身の不均一性、ノイズ成分による
不均一性の影響がない一定の階調変化に対しても、出力
に変動が現れる欠点がある。 この発明は、以上の欠点を解消することを目的として
いる。

【課題を解決するための手段】

この発明によるデジタル階調信号の間引き回路は、後
述する第１図の実施例に対応させると、 入力デジタル階調信号をデータ周期の所定倍だけ遅延
する遅延手段22と、 前記遅延手段22よりの遅延された信号と前記入力デジ
タル階調信号とを平均化演算する平均化回路24と、 前記平均化回路24の出力信号に対し間引き処理を行な
う間引き回路25とからなり、 前記間引き回路25での間引き周期が、ある周期と、そ
れより１データ周期異なる周期との２種の周期が混在す
る場合であって、前記遅延手段22の遅延時間が前記間引
き周期のうちの一方と等しく設定されてなる。

【作用】

この発明では、間引き処理前に、入力デジタル階調信
号と、遅延手段22によりこれを遅延した信号との平均化
処理を行なう。この場合に、遅延手段22での遅延時間
は、第１または第２の間引き周期の一方に等しくされて
いる。第１の間引き周期と第２の間引き周期とは１デー
タ周期異なるので、遅延手段22での遅延時間と、第１お
よび第２の周期を含む間引きの繰り返し周期との最小公
倍数ごとのタイミングを除き、平均化回路24では、この
平均化の前に先に間引き処理をしたときにはサンプリン
グされないデータと、サンプリングされるデータとの平
均化がなされることになる。 そして、この平均化後に間引き処理がなされるもので
ある。

【実施例】

第１図は、この発明によるデジタル階調信号の間引き
回路の一実施例で、第２図はそのタイミングチャートで
ある。この例は間引き周期が３の１種であり、遅延手段
での遅延時間が間引き周期より１データ周期大きい場合
である。 第１図において、21は入力端子で、この入力端子21を
通じたデータIN1、IN2、IN3、…と続くデジタル階調信
号D1（第２図Ａ）は、遅延回路22に供給される。この例
の場合、遅延回路22は４個のラッチ回路22a、22b、22
c、22dからなる。そして、端子23を通じて、入力デジタ
ル階調信号D1の信号入力タイミングに同期したラッチタ
イミング信号D2（同図Ｂ）が各ラッチ回路22a、22b、22
c、22dに供給され、デジタル階調信号D1が、順次ラッチ
回路22A、22b、22c、22dにシフトされ、各ラッチ回路22
a〜22dの出力D3〜D6は、第２図Ｃ〜Ｆに示すようなもの
となる。 したがって、ラッチ回路22dの出力D6は、入力デジタ
ル階調信号D1に対し、４データ分前のデジタル階調信号
となる。 そして、このラッチ回路22dの出力D6、すなわち、遅
延回路22の出力と、入力デジタル階調信号D1とが平均化
回路24に供給されて両出力の平均化処理がなされる。こ
の平均化回路24の出力D7は、第２図Ｇに示すようにデー
タX1、X2、X3…となるが、平均化処理により、 となり、入力デジタル階調信号D1に対し直接間引き周期
３の１種で間引きを行なったときには、サンプリングさ
れないデータも平均化処理に加わっている。 この平均化回路24の出力D7は、間引き回路25に供給さ
れて、定められた間引きパターンで出力D7からデータが
間引かれ、これよりは第２図Ｈに示すようにX1、X4、…
という順で続く出力D8が得られる。 第３図及び第４図は、この発明の回路方式と従来の回
路方式との比較のための図である。 第３図は、入力デジタル階調信号D1を示したものであ
り、破線は理想的な源アナログ信号、実線はアナログ信
号からデジタル信号への変換時に入力画像自身が持つ不
均一性、ノイズ成分による不均一性等が付加されたデジ
タル階調信号である。この場合、入力階調数は16階調
（０〜15）とした。また、同図において、○、●が入力
信号ポイントで、●は間引き回路のサンプリングポイン
トであり、間引き周期は３の１種である。 第４図は、第３図の入力デジタル階調信号を、この発
明の間引き回路で補正した後の出力信号と、２種類の従
来回路例で補正した後の出力信号の違いを示したもので
ある。 第４図において、 ●−−−●は、この発明回路による出力である。X1、
X4…は間引き回路25の出力D8に対応している。 ×−‥−×は、単純間引き回路の従来回路例の場合に
よる出力である。 □‥‥‥□は、間引き後平均化する従来回路例による
出力である。Y1、Y4…は第10図の平均化回路15の出力S5
に対応している。 なお、この発明回路による場合及び間引き後平均化す
る従来回路例による場合には、回路構成上、１サンプリ
ングポイントだけ、タイミングが遅れて出力されてい
る。 以上の各回路の出力信号を比較した場合、第４図に示
したＡ区間において、顕著に、この発明回路による出力
信号が理想的な源アナログ信号に１番近い出力となって
いることがわかる。 次に、間引き回路25で、間引き周期が２種混在し、か
つ、その２種の間引き周期が１データ周期互いに異なる
場合、例えば間引き周期が３・３・４の繰り返しである
場合には、遅延回路22では、ラッチ回路の数を３個、又
は、４個設ける。これにより、入力デジタル信号を直接
間引き処理したときにサンプリングされない出力を平均
化回路24での平均化に使用でき、この発明の目的を達成
できる。 すなわち、例えば、間引き周期が３・３・４の繰り返
しである場合で、遅延回路22でのラッチ回路の数を４個
とすれば、間引きの繰り返しの周期である10データ周期
と、遅延回路22での遅延周期である４データ周期の最小
公倍数の40データ周期毎には、直接間引き処理をしたと
きにサンプリングされる出力を平均化回路で使用するこ
とになるが、それ以外では、直接間引き処理をしたとき
にはサンプリングされない出力が平均化回路24での平均
化に使用されるものである。 この場合、上述の例からすれば、遅延回路22での遅延
時間は、２種の間引き周期に対応させて、それぞれの間
引き周期と異なる、２種の遅延時間をすべきであり、そ
れでは構成が複雑になる。また、両方の間引き周期とは
異なる１種の遅延時間を設定することも可能であるが、
かえってこの発明の初期の目的にそぐわない結果になる
こともある。例えば、間引き周期が３・３・４の繰り返
しである場合に、遅延回路22の遅延時間を５データ周期
とした場合には、10データ周期毎に、直接間引き処理を
したときにサンプリングされる出力を平均化回路で使用
することになってしまうのである。 この点、上述の例の場合には、２種の間引き周期が１
データ周期だけ異なる点を考慮して、遅延回路22の遅延
時間を２種の間引き周期の一方に設定したので、２種の
遅延時間を設定する場合に比べて構成を簡略化すること
ができるだけでなく、直接間引き処理をしたときにサン
プリングされない出力を平均化回路24での平均化に使用
する機会を最大限に多くすることができる。 第５図及び、第６図も、また、この発明の回路方式と
従来の回路方式との比較のための図である。 第５図は、デジタル階調入力信号が一定の階調変化を
していて、また、間引き周期が２種混在したものであ
る。この例では入力階調数を22階調（０〜21）とした。
○、●が入力信号ポイントで、●は間引き回路のサンプ
リングポイントであり、間引き周期は３・３・４の繰り
返しである。 第６図は、第５図の入力デジタル階調信号を、この発
明の間引き回路と、従来の間引き後平均化する回路の出
力信号の違いを示したものである。 第６図において、 ●−−−●はこの発明回路による出力である。 □−‥−□は間引き後平均化する回路による出力であ
る。 図から明らかなように、この発明回路の出力は入力信
号と同様、直線であり、従来の間引き後平均化する回路
の出力には変動が現れている。 以上のように、この発明の回路の採用により、源アナ
ログ信号をより効果的に平均化した形で間引きされた再
現精度の高いデジタル階調信号出力を得ることができ
る。 そして、この発明は、間引き処理を先に行なった場合
にはサンプリングされず平均化には関与しない信号と、
サンプリングされる信号との平均化を行なっているた
め、遅延回路における遅延量を選定することにより、平
均化の際に最適な出力が得られるように選択することが
可能である。 つまり、入力信号の不均一性の特性条件に適合した遅
延量（前記の例ではラッチ回路の数に相当）に変えるこ
とにより、最適な出力を得ることができ、また、同様に
入出力条件（例えば、入力と出力の線密度の違い、入力
と出力の持つ固有の周期的な階調変動等）に適合した遅
延量、つまりラッチ回路の数及び間引きパターンに変え
ることにより最適な出力を得ることが可能である。

【発明の効果】

以上説明したように、この発明によれば、入力デジタ
ル階調信号を直接間引き処理したときにサンプリングさ
れる出力と、サンプリングされない出力との平均化が行
なえる。このため、網点化処理をした際に、再現性の高
い高品位な出力が得られる効果がある。

【図面の簡単な説明】

第１図は、この発明によるデジタル階調信号の間引き回
路の一実施例のブロック図、第２図はその説明のための
タイミングチャート、第３図及び第４図は、この発明の
一実施例の出力信号と、従来回路の出力信号とを比較す
るための図、第５図及び第６図は、この発明の他の実施
例の出力信号と、従来回路の出力信号とを比較するため
の図、第７図はアナログ方式の網点化処理を説明するた
めの図、第８図はデジタル方式の網点化処理を説明する
ための図、第９図は従来回路のブロック図、第10図はそ
の説明のためのタイミングチャートである。 22;遅延回路 22a,22b,22c,22d;ラッチ回路 24;平均化回路 25;間引き回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力デジタル階調信号をデータ周期の所定
   倍だけ遅延する遅延手段と、 前記遅延手段よりの遅延された信号と前記入力デジタル
   階調信号とを平均化演算する平均化回路と、 前記平均化回路の出力信号に対し間引き処理を行なう間
   引き回路と を備え、 前記間引き回路での間引き周期が、前記データ周期の整
   数倍の第１の周期と、この第１の周期とは１データ周期
   異なる第２の周期とが混在したものとされており、 前記遅延手段の遅延時間が、前記第１の周期または第２
   の周期の一方に等しく選定されている ことを特徴とするデジタル階調信号の間引き回路。