JPH0448872A

JPH0448872A - デジタル階調信号の間引き回路

Info

Publication number: JPH0448872A
Application number: JP2158933A
Authority: JP
Inventors: Yoshitaka Ogawa; 小川　善高
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1990-06-18
Filing date: 1990-06-18
Publication date: 1992-02-18
Anticipated expiration: 2011-01-31
Also published as: JPH0810899B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

この発明は、画像イメージを再現するためのデジタル階
調信号の間引き回路に関する。

【従来の技術】

デジタル階調信号から画像を再現する場合にデジタル階
調信号を補正する方法として網点化方式第７図は、アナ
ログ方式の網点化の例であり、画像の濃淡を表現するた
めに、２次元イメージデータ空間を一定面積に細分割し
、分割された面積内のデータ値を点の大きさの大小に置
き換えるものである。第７図では４ドツトを表現してい
る。第８図は、デジタル方式の網点化の例であり、入力デー
タを参照テーブルと比較しながら出力することにより網
点化を実現する。すなわち、参照テーブルの各位置のデ
ータ値に対し、これに対応する位置の入力データの値が
大きい場合には出力は黒ドツトとし、逆に等しいか小さ
い場合は出力は白ドツトとする。第８図の例のように、
参照テーブルの各データ値をテーブルの中心位置が１番
小さく、渦巻状に順次大きい値に設定されている場合に
は、出力データは入力データの値が一定であれば網点に
なる。そして、その入力データの値により網点の大きさ
が変わり、入力データ１の場合には、出力データ１とな
り、入力データ２の場合には出力データ２となる。以上のように、デジタル階調信号を網点化し、階調再現
を行なう場合は、デジタル２値信号の再現と異なり、入
力デジタル階調信号をある程度間引いても出力画像があ
まり劣化しない特性を有する。この特性を生かし、階調補正回路の構成を簡略化し、処
理スピードを上げる等の理由で、従来より入力デジタル
階調信号の間引き処理を行なっている。ところで、この場合に、単純な間引き回路では入力画像
自身が持つ不均一性、ノイズ成分による不均一性等に対
し、出力画像にその変動の影響が出て、画質を劣化させ
易い欠点がある。そこで、従来、デジタル階調信号の間引き処理を行なっ
た。後に平均化処理をするようにしている。第９図は、この種の従来の回路の一例であり、第１０図
は、そのタイミングチャートである。この例は間引き周期は３の１種である。この例においては、信号入力端子１１より入力されたデ
ータＳｌｌ、ＳＩ２、ＳＩ３・・・・・・からなるデジ
タル階調信号Ｓｌ（第１０図Ａ）が間引き回路１２に供
給されて３データ周期毎に１データが間引かれる間引き
処理がなされる。この間引き回路１２の出力信号Ｓ２（同図Ｂ）は、端子
１３からの間引き周期に同期するラッチタイミング信号
Ｓ３（同図Ｃ）によってラッチ回路１４にラッチされる
。そして、このラッチ回路１４の出力Ｓ４（同図Ｄ）が
平均化回路１５に供給されるとともに、間引き回路１２
の出力信号Ｓ２が平均化回路１５に供給されて、（Ｓ２
＋Ｓ４）／２なる平均化演算処理がなされ、この星均化
回路１５からは、Ｙｌ、Ｙ４、Ｙｌ、・・・からなる出
力信号Ｓ５が得られる。ここで、Ｙｌ　−（ＳＩ４＋５１１）　／２Ｙ４−　　（１７＋ＳＩ４　）／　２ている場合には、入力画像自身の不均一性、ノイズ成分
による不均一性の影響がない一定の階調変化に対しても
、出力に変動が現れる欠点がある。この発明は、以上の欠点を解消することを目的としてい
る。となる。

【発明が解決しようとする課Ｓ】

しかしながら、上記のように、デジタル階調信号の間引
き処理後に平均化処理を行なった場合には、平均化回路
１５における処理は、間引き回路１２においてサンプリ
ングされたデータ同士の平均化となり、間引き回路１２
でサンプリングされないデータは平均化に関与しない。このため、入力画像自身が持つ不均一性、ノイズ成分に
よる不均一性等のうち、入力信号固有の周期的な階調変
動を最大限に相殺させることができないという欠点があ
る。また、間引き回路での間引き周期が２種混在し

【課題を解決するための手段】

この発明によるデジタル階調信号の間引き回路は、後述
する第１図の実施例に対応させると、入力デジタル階調
信号をデータ周期の所定倍だけ遅延する遅延手段２２と
、前記遅延手段２２よりの遅延された信号と前記入力デジ
タル階調信号とを平均化演算する平均化回路２４と、前記平均化回路２４の出力信号に対し間引き処理を行な
う間引き回路２５とからなり、前記遅延手段２２での遅
延時間が前記間引き回路２５の間引き周期とは異なるよ
うに選定されてなる。また、前記間引き回路２５での間引き周期が、ある周期
と、それより１データ周期異なる周期との２種の周期が
混在する場合であって、前記遅延手段２２の遅延時間が
前記間引き周期のうちの一方と等しく選定されてなる。

【作用】

この発明では、間引き処理前に、入力デジタル階調信号
と、遅延手段２２によりこれを遅延した信号との平均化
処理を行なう。この場合に、遅延手段２２での遅延時間
は間引き周期と異なる周期とされている。したがって、
平均化回路２４では、この平均化の前に先に間引き処理
をしたときにはサンプリングされないデータと、サンプ
リングされるデータとの平均化がなされることになる。そして、この平均化後に間引き処理がなされるものであ
る。

【実施例】

第１図は、この発明によるデジタル階調信号の間引き回
路の一実施例で、第２図はそのタイミングチャートであ
る。この例は間引き周期が３の１種であり、遅延手段で
の遅延時間が間引き周期より１データ周期大きい場合で
ある。第１図において、２１は入力端子で、この入力端子２１
を通じたデータＩＮＩ、ＩＮ２、ＩＮ３、・・・と続く
デジタル階調信号Ｄｉ（第２図Ａ）は、遅延回路２２に
供給さ、れる。この例の場合、遅延回路２２は４個のラ
ッチ回路２２　ａ　ｓ　２２　ｂ　、　２２　ｃ　。２２ｄからなる。そして、端子２３を通じて、入力デジ
タル階調信号Ｄ１の信号入力タイミングに同期したラッ
チダイミング信号Ｄ２（同図Ｂ）が各ラッチ回路２２ａ
、２２ｂ、２２ｃ、２２ｄに供給され、デジタル階調信
号ＤＩが、順次ラッチ回路２２Ａ、２２ｂ、２２ｃ、２
２ｄにシフトされ、各ラッチ回路２２ａ〜２２ｄの出力
Ｄ３〜Ｄ６は、第２図Ｃ−Ｆに示すようなものとなる。したかっ、て、ラッチ回路２２ｄの出力Ｄ６は、入力デ
ジタル階調信号Ｄ１に対し、４データ分前のデジタル階
調信号となる。そして、このラッチ回路２２ｄの出力Ｄ６、すなわち、
遅延回路２２の出力と、入力デジタル階調信号Ｄ１とが
平均化回路２４に供給されて両出力の平均化処理がなさ
れる。この平均化回路２４の出力Ｄ７は、第２図Ｇに示
すようにデータＸ１、Ｘ２、Ｘ３・・・となるが、平均
化処理により、ＸＩ　−（ＩＮＳ＋ｌＮ１）　／２Ｘ２−　（ｌＮ６＋１Ｎ２）　／２Ｘ３−　（ｌＮ７＋１Ｎ３）　／２となり、入力デジタル階調信号Ｄ１に対し直接間引き周
期３の１種で間引きを行なったときには、サンプリング
されないデータも平均化処理に加わっている。この平均化回路２４の出力Ｄ７は、間引き回路２５に供
給されて、定められた間引きパターンで出力Ｄ７からデ
ータが間引かれ、これよりは第２図Ｈに示すようにＸｌ
、Ｘ４、・・・という順で続く出力Ｄ８が得られる。第３図及び第４図は、この発明の回路方式と従来の回路
方式との比較のための図である。第３図は、入力デジタル階調信号Ｄ１を示したものであ
り、破線は理想的な源アナログ信号、実線はアナログ信
号からデジタル信号への変換時に入力画像自身が持つ不
均一性、ノイズ成分による不均一性等が付加されたデジ
タル階調信号である。この場合、入力階調数は１６階調（０〜１５）とした。また、同図において、０１・が入力信号ポイントで、・
は間引き回路のサンプリングポイントであり、間引き周
期は３の１種である。第４図は、第３図の入力デジタル階調信号を、この発明
の間引き回路で補正した後の出力信号と、２種類の従来
回路例で補正（た後の出力信号の違いを示したものであ
る。第４図において、・　　　・は、この発明回路による出力である。Ｘｌ、Ｘ４・・・は間引き回路２５の出力Ｄ８に対応し
ている。Ｘ−・・−Ｘは、単純間引き回路の従来回路例の場合に
よる出力である。口・・・・・・口は、間引き後平均化する従来回路例に
よる出力である。Ｙｌ、Ｙ４・・・は第１０図の平均化
回路１５の出力Ｓ５に対応している。なお、この発明回路による場合及び間引き後平均化する
従来回路例による場合には、回路構成上、１サンプリン
グポイントだけ、タイミングが遅れて出力されている。以上の各回路の出力信号を比較した場合、第４図に示し
たＡ区間において、顕著に、この発明回路による出力信
号が理想的な源アナログ信号に１番近い出力となってい
ることがわかる。次に、間引き回路２５で、間引き周期が２種混在した周
期を用いる場合、例えば間引き周期が３・３・４の繰り
返しである場合には、遅延回路２２では、ラッチ回路の
数を３個、又は、４個設ける。これにより、入力デジタ
ル信号を直接間引き処理したときにサンプリングされな
い出力を平均化回路２４での平均化に使用でき、この発
明の目的を達成できる。第５図及び、第６図も、また、この発明の回路方式と従
来の回路方式との比較のための図である。第５図は、デジタル階調入力信号が一定の階調変化をし
ていて、また、間引き周期が２Ｍ混在したものである。この例では入力階調数を２２階調（０〜２１）とした。０１・が入力信号ポイントで、・は間引き回路のサンプ
リングポイントであり、間引き周期は３・３・４の繰り
返しである。第６図は、第５図の入力デジタル階調信号を、この発明
の間引き回路と、従来の間引き後平均化する回路の出力
信号の違いを示したものである。第６図において、・　　　・はこの発明回路による出力である。ロー・・−口は間引き後平均化する回路による出力であ
る。図から明らかなように、この発明回路の出力は入力信号
と同様、直線であり、従来の間引き後平均化する回路の
出力には変動が現れ°Ｃいる。以上のように、この発明の回路の採用により、源アナロ
グ信号をより効果的に平均化した形で間引きされた再現
精度の高いデジタル階調信号出力を得ることができる。そして、この発明は、間引き処理を先に行なった場合に
はサンプリングされず平均化には関与しない信号と、サ
ンプリングされる信号との平均化を行なっているため、
遅延回路における遅延量を選定することにより、平均化
の際に最適な出力が得られるように選択することが可能
である。つまり、入力信号の不均一性の特性条件に適合した遅延
量（前記の例ではラッチ回路の数に相当）に変えること
により、最適な出力を得ることができ、また、同様に入
出力条件（例えば、入力と出力の線密度の違い、入力と
出力の持つ固有の周期的な階調変動等）に適合した遅延
量、つまりラッチ回路の数及び間引きパターンに変える
ことにより最適な出力を得ることが可能である。

【発明の効果】

以上説明したように、この発明によれば、入力デジタル
階調信号を直接間引き処理したときにサンプリングされ
る出力と、サンブリソゲされない出力との平均化が行な
える。このたｔ１網点化処理をした際に、再現性の高い
高品位な出力が得られる効果がある。

【図面の簡単な説明】

第１図は、この発明によるデジタル階調信号の間引き回
路の一実施例のブロック図、第２図はその説明のための
タイミングチャート、第３図及び第４図は、この発明の
一実施例の出力信号と、従来回路の出力信号とを比較す
るための図、第５図及び第６図は、この発明の他の実施
例の出力信号と、従来回路の出力信号とを比較するため
の図、第７図はアナログ方式の網点化処理を説明するた
めの図、第８図はデジタル方式の網点化処理を説明する
ための図、第９図は従来回路のブロック図、第１０図は
その説明のためのタイミングチャートである。２２；遅延回路２２ａ、２２ｂ、２２ｃ、２２ｄ　；ラッチ回路２４；
平均化回路２５；間引き回路

Claims

【特許請求の範囲】

（１）入力デジタル階調信号をデータ周期の所定倍だけ
遅延する遅延手段と、前記遅延手段よりの遅延された信号と前記入力デジタル
階調信号とを平均化演算する平均化回路と、前記平均化回路の出力信号に対し間引き処理を行なう間
引き回路とからなり、前記遅延手段での遅延時間が前記間引き回路の間引き周
期とは異なるように選定されてなるデジタル階調信号の
間引き回路。
（２）前記間引き回路での間引き周期が、ある周期と、
それより１データ周期異なる周期との２種の周期が混在
する場合であって、前記遅延手段の遅延時間が前記間引
き周期のうちの一方と等しく選定されてなる請求項（１
）記載のデジタル階調信号の間引き回路。