JPH08110531A - アクテイブマトリクスパネル - Google Patents
アクテイブマトリクスパネルInfo
- Publication number
- JPH08110531A JPH08110531A JP7232709A JP23270995A JPH08110531A JP H08110531 A JPH08110531 A JP H08110531A JP 7232709 A JP7232709 A JP 7232709A JP 23270995 A JP23270995 A JP 23270995A JP H08110531 A JPH08110531 A JP H08110531A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- active matrix
- matrix panel
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】ドライバーの全出力の検査を、プローブカード
で信号を取り出さずに行う。 【解決手段】データ線または走査線の両端にドライバー
回路及びドライバー出力チェック回路を設けて、ドライ
バー回路からの出力をドライバー出力チェック回路を介
して共通出力端子に出力することにより、ドライバー回
路の出力の検査を行う。
で信号を取り出さずに行う。 【解決手段】データ線または走査線の両端にドライバー
回路及びドライバー出力チェック回路を設けて、ドライ
バー回路からの出力をドライバー出力チェック回路を介
して共通出力端子に出力することにより、ドライバー回
路の出力の検査を行う。
Description
【０００１】
【発明の属する技術分野】本発明はアクテイブマトリク
スパネルに関する。
スパネルに関する。
【０００２】特にドライバーを検査する手段を備えたド
ライバ一内蔵アクテイブマトリクスパネルに関する。
ライバ一内蔵アクテイブマトリクスパネルに関する。
【０００３】
【従来の技術】従来のドライバー内蔵アクテイブマトリ
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジエストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジエストＰ．３１６両角」などがある。
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジエストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジエストＰ．３１６両角」などがある。
【０００４】図２はＭ０ＳＦＥＴを開いたドライバー内
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。
【０００５】
【発明が解決しようとする課題】しかし前述の従来技術
では以下に述ベるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパツドに針を当てるのは極めて困難である。
では以下に述ベるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパツドに針を当てるのは極めて困難である。
【０００６】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチエックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチエックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。
【０００７】
【課題を解決するための手段】本発明のドライバー内蔵
アクテイブマトリクスパネルは、薄膜のスイッチング素
子の１次元アレイを備え、前記スイッチング素子の１つ
の電極はそれぞれ走査線またはデータ線に接続され、他
の少なくとも１つの電極が共通電極に接続されているこ
とを特徴とするドライバー内蔵アクテイブマトリクスパ
ネル。
アクテイブマトリクスパネルは、薄膜のスイッチング素
子の１次元アレイを備え、前記スイッチング素子の１つ
の電極はそれぞれ走査線またはデータ線に接続され、他
の少なくとも１つの電極が共通電極に接続されているこ
とを特徴とするドライバー内蔵アクテイブマトリクスパ
ネル。
【０００８】
【作用】本発明の上記の構成を用いたドライバー内蔵ア
クテイブマトリクスパネルは、ドライバーを動作させる
と、ドライバーの全出力の信号を共通電極から取り出す
ことがてきる。従つてパネル組立てをしなくても、基板
状態で簡単にドライバーの検査ができる。
クテイブマトリクスパネルは、ドライバーを動作させる
と、ドライバーの全出力の信号を共通電極から取り出す
ことがてきる。従つてパネル組立てをしなくても、基板
状態で簡単にドライバーの検査ができる。
【０００９】
〔実施例１〕図１は本発明の１実施例を示す、ドライバ
ーとその出力チエック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チエック回路４、そして
Ｙドライバー３とその出力チエック回路５とから成つて
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チエック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成つて
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レべルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順決選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチエック回路を構成する。この場合、Ｙド
ライバーが動作している間はチエック回路も動作する
が、走査線同志がシヨートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチエックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。
ーとその出力チエック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チエック回路４、そして
Ｙドライバー３とその出力チエック回路５とから成つて
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チエック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成つて
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レべルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順決選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチエック回路を構成する。この場合、Ｙド
ライバーが動作している間はチエック回路も動作する
が、走査線同志がシヨートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチエックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。
【００１０】次に、出力チェック回路の構成例をあげ、
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６る，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
エック回路は、Ｎチヤネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チエック回路を用いてビツト不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタ一トパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレべルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のような形て表われる。
逆にＴＸ1 をロー、ＴＸ２をハイレべルにして、ＶＩＤ
に（ｇ）のような信号を入れると、偶数列のデータ線の
信号がＣＸに（ｈ）のような形で表われる。この時、
（ｆ）及び（ｈ）の電圧波形が規則正しければビツト不
良はないということになる。もし不規則な点があれば、
そのタイミングから不良の番地がわかる。
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６る，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
エック回路は、Ｎチヤネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チエック回路を用いてビツト不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタ一トパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレべルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のような形て表われる。
逆にＴＸ1 をロー、ＴＸ２をハイレべルにして、ＶＩＤ
に（ｇ）のような信号を入れると、偶数列のデータ線の
信号がＣＸに（ｈ）のような形で表われる。この時、
（ｆ）及び（ｈ）の電圧波形が規則正しければビツト不
良はないということになる。もし不規則な点があれば、
そのタイミングから不良の番地がわかる。
【００１１】図５はＹドライバー出力チエツク回路の回
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チエ
ック回路はＮチヤネルの卜ランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロツク、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビツト不良はないということ
になる。
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チエ
ック回路はＮチヤネルの卜ランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロツク、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビツト不良はないということ
になる。
【００１２】〔実施例２〕、図７は本発明の第２の実施
例を表わすＸドライバー出力チエック回路の回路図であ
る。１０１は画素エリア、１０２はＸドライバー、１０
５はＸドライバー出力チエツク回路である。第１の実施
例と異なるのはＣＭＯＳのトランジスタを用いている点
であり、ＴＸＢをハイ、ＴＸＬをローにしておけば広い
電圧範囲のビデオ信号に対して出力をチエツクできる．
Ｘドライバーの出力バッフアがＣＭＯＳで構成されてい
る場合などには、本実施例を用いる方がよい。
例を表わすＸドライバー出力チエック回路の回路図であ
る。１０１は画素エリア、１０２はＸドライバー、１０
５はＸドライバー出力チエツク回路である。第１の実施
例と異なるのはＣＭＯＳのトランジスタを用いている点
であり、ＴＸＢをハイ、ＴＸＬをローにしておけば広い
電圧範囲のビデオ信号に対して出力をチエツクできる．
Ｘドライバーの出力バッフアがＣＭＯＳで構成されてい
る場合などには、本実施例を用いる方がよい。
【００１３】〔実施例３〕図８は本発明の第５の実施例
を表わすドライバー内蔵アクテイブマトリクスパネルの
回路図である．１１１は画素エリア、１１２はＸドライ
バ一、１１３はＹドライバー、１１４はＸドライバ一出
力チエック回路、１１５はＹドライバー出力チエック回
路である。本実施例の特徴は出力チエック回路をダイオ
ードのアレイで構成したところにある。トランジスタに
比べて配線も減り、回路のしめる面積も減少するという
長所を持っている。
を表わすドライバー内蔵アクテイブマトリクスパネルの
回路図である．１１１は画素エリア、１１２はＸドライ
バ一、１１３はＹドライバー、１１４はＸドライバ一出
力チエック回路、１１５はＹドライバー出力チエック回
路である。本実施例の特徴は出力チエック回路をダイオ
ードのアレイで構成したところにある。トランジスタに
比べて配線も減り、回路のしめる面積も減少するという
長所を持っている。
【００１４】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チエック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チエック回路であ。上下，左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下，左右にチエック回路を設け
ているため、画素エリア内の断線，シヨートもチエツク
することができ、信号のタイミングからその番地を割り
出すこともできる。
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チエック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チエック回路であ。上下，左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下，左右にチエック回路を設け
ているため、画素エリア内の断線，シヨートもチエツク
することができ、信号のタイミングからその番地を割り
出すこともできる。
【００１５】
【発明の効果】以上述べたように、本発明のドライバー
内蔵アクテイブマトリクスパネルは、パネル組み立て以
前に基板の状態で効率よく検査ができるため、作業時間
の短縮、製品のコストダウンが可能となる。また冗長性
がある場合には、修正することもでき、歩留まりが大幅
に向上する。すなわち、よりー層のコストダウンも可能
となる。特にドライバーのビツト不良に関しては両側の
ドライバーが同時に不良となる確率は極めて少なく、ほ
とんどが修正できる。
内蔵アクテイブマトリクスパネルは、パネル組み立て以
前に基板の状態で効率よく検査ができるため、作業時間
の短縮、製品のコストダウンが可能となる。また冗長性
がある場合には、修正することもでき、歩留まりが大幅
に向上する。すなわち、よりー層のコストダウンも可能
となる。特にドライバーのビツト不良に関しては両側の
ドライバーが同時に不良となる確率は極めて少なく、ほ
とんどが修正できる。
【００１６】また、本発明のドライバー内蔵アクテイブ
マトリクスパネルはドライバーのチエックだけでなく、
画素エリアの不良箇所を調べることがてきる。たとえ
ば、データ線と走査線がショートしていればチエック回
路の出力タイミングから一意的に番地を求めることがで
きる。また、画素エリアの両側に出力チエック回路を備
えていれば、走査線およびデータ線に断線がないかも調
べることができる。
マトリクスパネルはドライバーのチエックだけでなく、
画素エリアの不良箇所を調べることがてきる。たとえ
ば、データ線と走査線がショートしていればチエック回
路の出力タイミングから一意的に番地を求めることがで
きる。また、画素エリアの両側に出力チエック回路を備
えていれば、走査線およびデータ線に断線がないかも調
べることができる。
【図１】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
【図２】従来のドライバー内蔵アクテイブマトリクスパ
ネル回路図。
ネル回路図。
【図３】Ｘドライバー出力チエック回路の回路図。
【図４】図３の各部の電圧波形を示す図。
【図５】Ｙドライバー出力チエック回路の回路図。
【図６】図５の各部の電圧波形を示す図。
【図７】Ｘドライバー出力チエック回路の回路図。
【図８】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
【図９】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
４，１０３，１１４，１２６，１２７・・・Ｘドライバ
ー出力チエック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チエック回路
ー出力チエック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チエック回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１０月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】特にドライバーを検査する手段を備えたア
クティブマトリクスパネルに関する。
クティブマトリクスパネルに関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたア
クティブマトリクスパネルの実現にある。
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたア
クティブマトリクスパネルの実現にある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明のアクティブマト
リクスパネルは、基板上にマトリクス状に配置された複
数の画素電極と、該複数の画素電極にデータ信号を供給
してなる複数のデータ線と、該複数の画素電極に走査信
号を供給してなる複数のゲート線と、該複数のデータ線
又は該ゲート線の両端に接続されて該データ線又は該ゲ
ート線に出力を供給する複数のドライバ回路と、各ドラ
イバ回路に接続されたドライバ出力チェック回路とを具
備し、該ドライバ出力チェック回路は該ドライバ回路か
らの複数の出力に接続された複数のスイッチング素子
と、該複数のスイッチング素子に信号を供給する共通入
力端子と、該複数のスイッチング素子に接続されたドラ
イバ出力のチェック用共通出力端子とを具備することを
特徴とする。
リクスパネルは、基板上にマトリクス状に配置された複
数の画素電極と、該複数の画素電極にデータ信号を供給
してなる複数のデータ線と、該複数の画素電極に走査信
号を供給してなる複数のゲート線と、該複数のデータ線
又は該ゲート線の両端に接続されて該データ線又は該ゲ
ート線に出力を供給する複数のドライバ回路と、各ドラ
イバ回路に接続されたドライバ出力チェック回路とを具
備し、該ドライバ出力チェック回路は該ドライバ回路か
らの複数の出力に接続された複数のスイッチング素子
と、該複数のスイッチング素子に信号を供給する共通入
力端子と、該複数のスイッチング素子に接続されたドラ
イバ出力のチェック用共通出力端子とを具備することを
特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【作用】本発明の上記の構成を用いたアクテイブマトリ
クスパネルは、ドライバーを動作させると、ドライバー
の全出力の信号を共通電極から取り出すことがてきる。
従つてパネル組立てをしなくても、基板状態で簡単にド
ライバーの検査ができる。
クスパネルは、ドライバーを動作させると、ドライバー
の全出力の信号を共通電極から取り出すことがてきる。
従つてパネル組立てをしなくても、基板状態で簡単にド
ライバーの検査ができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チエック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チエック回路であ。上下，左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下，左右にチエック回路を設け
ているため、２つのドライバー回路のうち、一方の側の
ドライバー回路の出力を他方の側に設けたドライバー出
力チェック回路の出力端子に出力すれば、画素エリア内
の断線，シヨートもチエツクすることができ、信号のタ
イミングからその番地を割り出すこともできる。
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図てある。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があつても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリぺア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チエック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チエック回路であ。上下，左右のドライバー
とチエツク回路が対称に配置さている。また本実施例に
おいては画素エリアの上下，左右にチエック回路を設け
ているため、２つのドライバー回路のうち、一方の側の
ドライバー回路の出力を他方の側に設けたドライバー出
力チェック回路の出力端子に出力すれば、画素エリア内
の断線，シヨートもチエツクすることができ、信号のタ
イミングからその番地を割り出すこともできる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネルは、パネル組み立て以前に基板の状態
で効率よく検査ができるため、作業時間の短縮、製品の
コストダウンが可能となる。また冗長性がある場合に
は、修正することもでき、歩留まりが大幅に向上する。
すなわち、よりー層のコストダウンも可能となる。特に
ドライバーのビツト不良に関しては両側のドライバーが
同時に不良となる確率は極めて少なく、ほとんどが修正
できる。
マトリクスパネルは、パネル組み立て以前に基板の状態
で効率よく検査ができるため、作業時間の短縮、製品の
コストダウンが可能となる。また冗長性がある場合に
は、修正することもでき、歩留まりが大幅に向上する。
すなわち、よりー層のコストダウンも可能となる。特に
ドライバーのビツト不良に関しては両側のドライバーが
同時に不良となる確率は極めて少なく、ほとんどが修正
できる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】また、本発明のアクテイブマトリクスパネ
ルはドライバーのチエックだけでなく、画素エリアの不
良箇所を調べることがてきる。たとえば、データ線と走
査線がショートしていればチエック回路の出力タイミン
グから一意的に番地を求めることができる。また、画素
エリアの両側に出力チエック回路を備えていれば、走査
線およびデータ線に断線がないかも調べることができ
る。
ルはドライバーのチエックだけでなく、画素エリアの不
良箇所を調べることがてきる。たとえば、データ線と走
査線がショートしていればチエック回路の出力タイミン
グから一意的に番地を求めることができる。また、画素
エリアの両側に出力チエック回路を備えていれば、走査
線およびデータ線に断線がないかも調べることができ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (3)
- 【請求項１】半導体または絶縁物から成る基板上に設け
られた、走査線群，データ線群，前記走査線を駆動する
Ｙドライバー集積回路、及び前記データ線を駆動するＸ
ドライバー集積回路、及び前記走査線とデータ線の交点
に設けられた卜ランジスタアレイによつで液晶を駆動し
て成るドライバー内蔵アクテイブマトリクスパネルにお
いて、薄膜のスイッチング素子の１次元アレイを備え、
前記スイッチング素子の１つの電極はそれぞれ前記走査
線または前記データ線に接続され、他の少なくとも１つ
の電極が共通電極に接続されていることを特徴とするア
クテイブマトリクスパネル。 - 【請求項２】 ａ）Ｘドライバーの各出力に配列された
スイッチング素子と、前記スイッチング素子を制御する
配線と、前記スイッチング素子の信号を取り出す配線と
からなるＸドライバー出力チエツク回路。 ｂ）Ｙドライバーの各出力に配列され、Ｙドライバーに
よつて制御されるスイッチング素子と、前記スイッチン
グ素子に信号を送る配線と、前記スイッチング素子の信
号を取り出す配線とからなるＹドライバー出力チエツク
回路を備えていることを特徴とする特許請求の範囲第１
項記載のアクテイブマトリクスパネル。 - 【請求項３】ａ）ＸまたはＹドライバーの各出力に配列
されたダイオードアレイ。 ｂ）前記ダイオードアレイの信号を取り出す配線。 （４）基板に絶縁物を用い、前記スイッチング素子を薄
膜トランジスタで構成したことを特徴とする特許請求の
範囲第１項または第２項記載のアクテイブマトリクスパ
ネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232709A JPH08110531A (ja) | 1995-09-11 | 1995-09-11 | アクテイブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232709A JPH08110531A (ja) | 1995-09-11 | 1995-09-11 | アクテイブマトリクスパネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263278A Division JPH0827463B2 (ja) | 1986-11-05 | 1986-11-05 | アクテイブマトリクスパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08110531A true JPH08110531A (ja) | 1996-04-30 |
Family
ID=16943558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232709A Ceased JPH08110531A (ja) | 1995-09-11 | 1995-09-11 | アクテイブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08110531A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077749A (ko) * | 1997-04-22 | 1998-11-16 | 손욱 | 슈퍼 트위스티드 네마틱 액정 디스플레이 및 그 제조방법 |
| JP2005049519A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
| CN111179794A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 检测电路、阵列基板、显示面板 |
-
1995
- 1995-09-11 JP JP7232709A patent/JPH08110531A/ja not_active Ceased
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077749A (ko) * | 1997-04-22 | 1998-11-16 | 손욱 | 슈퍼 트위스티드 네마틱 액정 디스플레이 및 그 제조방법 |
| US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
| JP2005049519A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| CN111179794A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 检测电路、阵列基板、显示面板 |
| US12062305B2 (en) | 2020-01-06 | 2024-08-13 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Test circuit, array substrate, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525335B2 (en) | Display element and inspecting method of the same | |
| KR100235477B1 (ko) | 표시장치 및 그 검사 방법 | |
| KR100492456B1 (ko) | 표시장치 및 그의 구동방법 | |
| US8203519B2 (en) | Image display device and testing method of the same | |
| US7265572B2 (en) | Image display device and method of testing the same | |
| US7038675B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| EP1421433B1 (en) | Liquid crystal display with redundant column drive circuitry | |
| KR20070052501A (ko) | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPH0915557A (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JPH0827463B2 (ja) | アクテイブマトリクスパネル | |
| US7796222B2 (en) | Display device, inspection method for display device, and inspection device for display device | |
| JPH08110531A (ja) | アクテイブマトリクスパネル | |
| JP3243945B2 (ja) | 表示素子 | |
| JP3203971B2 (ja) | 表示素子 | |
| JP2973969B2 (ja) | アクテイブマトリクスパネル及びその検査方法 | |
| JPH07199872A (ja) | 液晶表示装置 | |
| JPH01130132A (ja) | アクティブマトリクス基板 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JP2000089191A (ja) | 液晶表示装置 | |
| KR100341128B1 (ko) | 액정 표시 소자의 화면표시 품위 검사방법 | |
| KR101157248B1 (ko) | 액정표시장치의 ｍｐｓ 검사배선 구조 | |
| KR19990009765A (ko) | 듀얼 스캔 구동 방식의 액정 표시 장치용 기판 | |
| JP2583374B2 (ja) | 周辺回路内蔵液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20060822 |