JPH08110865A

JPH08110865A - 信号処理基板の自己診断テスト方法

Info

Publication number: JPH08110865A
Application number: JP6268173A
Authority: JP
Inventors: Hiromitsu Wakui; 博充涌井; Atsushi Sugiyama; 温杉山
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1994-10-07
Filing date: 1994-10-07
Publication date: 1996-04-30

Abstract

(57)【要約】【目的】信号処理基板の複数の論理回路を少ない追加
回路で高速に自己診断テストし故障箇所を特定する。【構成】信号処理基板の各論理回路毎に、その入力段
にテスト信号及び通常のデータ信号を選択するセレクタ
を設けると共に、最終段の論理回路の出力信号線に共用
メモリを接続し、テスト結果を全て上記共用メモリに書
込んで各論理回路の不良箇所を特定することにより上記
目的は達成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、信号処理基板の自己
診断テスト方法に関し、特に、印刷製版装置等の印刷機
器、複写機及びプリンタ等の画像処理装置の画像露光部
や画像記録部又は画像入力部等で用いられる画像処理基
板等を自動検査する場合に有効な信号処理基板の自己診
断テスト方法に関する。

【０００２】

【従来の技術】従来、電子編集可能な印刷製版システム
や複写機等の画像処理装置においては、原稿台に載置さ
れた原画原稿を読取り、デジタルデータに変換する画像
読取装置や、画像処理されたデジタル情報を感光材料に
露光してプリントする画像記録装置が多数用いられてい
る。かかる画像処理装置では、多量の画素データをデジ
タル処理するため、多種多様な制御回路、論理回路及び
メモリが用いられている。そして、これらの制御回路、
論理回路及びメモリは、複数の電子回路基板にハイブリ
ッドＩＣやＣＰＵ、ＰＬＤ（ＰＡＬ）、ＬＣＡ、ゲート
アレイ、スタンダードセル、エンベッデッドアレイ、Ｒ
ＡＭ、ＲＯＭ等の半導体素子を実装することにより、少
ない基板枚数で多種多様な画像処理機能を実現してい
る。

【０００３】

【発明が解決しようとする課題】しかして、従来はこれ
らの画像処理装置に故障が生じた場合、サービスマンが
関係する信号処理基板を全て持参して、１枚づつ基板を
交換し故障基板を特定すると、工場等に持帰り、修理し
ていた。しかしながら、信号処理機能が複雑になると、
ハードウェアの検査手段をいくら用意しても基板の故障
箇所を短時間で特定できず修理できないという問題点が
あった。

【０００４】また、ゲートアレイ等個々の素子は製造段
階において数多くの機能テストが行われているが、信号
処理基板上に実装した後では、再び製造段階と同一の機
能テストを行うことは時間的及び回路的に困難である。

【０００５】この発明は上述のような事情よりなされた
ものであり、この発明の目的は、画像処理等の信号処理
基板に簡単なテスト信号切替回路を論理回路毎に追加
し、この切替回路から種々のテスト信号を入力して基板
の故障箇所を迅速かつ容易に特定することのできる信号
処理基板の自己診断テスト方法を提供することにある。

【０００６】

【課題を解決するための手段】この発明は信号処理基板
の自己診断テスト方法に関し、この発明の上記目的はＣ
ＰＵインタフェースを介してＣＰＵとそれぞれ接続さ
れ、所定の配置パターンに配列された複数の論理回路
と、これらの論理回路を所定の配線パターンで接続する
配線と、前記複数の論理回路の最終段の論理回路の出力
用配線に接続された共用メモリとを具えた信号処理基板
において、この信号処理基板の自己診断テストを実行す
る場合、前記ＣＰＵインタフェースから自己診断テスト
モードの間出力されるセレクト信号に応答して前記ＣＰ
Ｕによって生成された所定のテストパターンから成るテ
ストデータをそれぞれ選択して前記論理回路にそれぞれ
入力せしめるセレクタを設け、前記入力テストパターン
を順次前記ＣＰＵから前記複数の論理回路にそれぞれ入
力し、その出力応答パターンを前記共用メモリにそれぞ
れ順次記憶し、その後前記ＣＰＵにより前記入力テスト
パターンと前記出力応答パターンとを比較して前記複数
の論理回路の不良箇所をそれぞれ診断することによって
達成される。

【０００７】

【作用】この発明の信号処理基板の自己診断テスト方法
では、基板の論理回路毎に簡単なテスト信号切替回路を
設け、この切替回路から種々のテスト信号を入力して論
理回路の自己診断を行ない、その診断結果を共用メモリ
に記憶して故障箇所を特定するようにしているので、診
断回路の簡略化共用化が計れる。また、基板の出力段の
論理回路から順次入力段の論理回路に向かって自己診断
することにより、高速かつ診断もれのないテストを実施
できる。

【０００８】

【実施例】本発明の前提となる画像処理システムを図に
示して説明する。

【０００９】図１は画像処理システムの全体構成の一例
を示しており、複数台の編集用ワークステーション１０
がＥｔｈｅｒｎｅｔを介して相互に接続されていると共
に、その中の１台のワークステーション１０には比較的
低画質のゲラ印刷を行なうゲラプリンタ２０が接続され
ている。Ｅｔｈｅｒｎｅｔには更に、データサーバ及び
レコーダサーバ機能を有するサーバ用のワークステーシ
ョン３０が接続されており、サーバ用ワークステーショ
ン３０には、プリント用の割付台紙を読取って入力する
ための台紙入力機４０が入力コントローラ４０Ａを介し
て接続されると共に、絵柄、文字、図形等のカラー画像
又はモノクロ画像をカラー分解して読取って入力する複
数のカラースキャナ５０、５０が複数の入力コントロー
ラ５０Ａ、５０Ａを介して接続されている。更にサーバ
用ワークステーション３０には、伸長、網伏せ、マージ
（線画と連続階調（モノトーン）画像の）、バッファリ
ングの機能を有して同期をとる出力同期用バッファ７０
を介して高画質画像を出力するフィルムプリンタ６０が
接続されている。

【００１０】図１は、複数台の編集用ワークステーショ
ン１０と１台のサーバ用ワークステーション３０とをシ
ステム的に結合した例であるが、図２のように１台の編
集／サーバワークステーション３０Ａでスタンドアロー
ン構成とすることも可能である。又、各ワークステーシ
ョンには、更に外部より他の情報（例えばＬＡＮ（Ｌｏ
ｃａｌＡｒｅａＮｅｔｗｏｒｋ）の情報、他のコン
ピュータシステムからの情報等）を取込んで処理する機
能が具備されている。尚、図１及び図２の構成例におい
て、出力同期用バッファ７０はサーバ用ワークステーシ
ョン３０とフイルムプリンタ６０との間に介挿されてい
るが、フイルムプリンタ６０内に内蔵させることも可能
である。

【００１１】編集用ワークステーション１０とサーバ用
ワークステーション３０とはシステム構成により種々の
形態を取り得るが、ここでは便宜上同一ハード構成の例
を、図３にその詳細を示して説明する。ワークステーシ
ョン３０（又は１０）は全体の制御を行なうＣＰＵ３０
１と、必要な情報を格納するハードディスク３０２とを
有すると共に、表示手段としてのＣＲＴ３０３と、入力
操作手段としてのキーボード３０４及びマウス３０５、
ディジタイザ３０６、トラックボール、ジョイスティッ
ク等のポインティング手段とを有し、記憶手段としての
フロッピーディスク（ＦＤ）３０７を装填できるように
なっている。

【００１２】図４は、図１のシステム全体の構成をブロ
ック図で示しており、台紙入力機４０で読取られた台紙
情報ＫＳ（１ビット）は入力コントローラ４０Ａを経て
ワークステーション３０に送られるようになっており、
複数のカラースキャナ５０、５０で読取られた４色のＣ
ＭＹＫ（Ｃｙａｎ，Ｍａｇｅｎｔａ，Ｙｅｌｌｏ
ｗ，Ｂｌａｃｋ）のカラー情報ＣＬ１、ＣＬ２（＝３
２ビット；又はＫのモノカラー情報＝８ビット）は入力
コントローラ５０Ａ、５０Ａを経てワークステーション
３０に送られる。入力コントローラ４０Ａ（５０Ａ）
は、高画質処理のための高密度データ処理と表示等のた
めの粗密度データ処理とを同時に並行処理するようにな
っており、全体的に高速化を実現すると共に、効率的な
データ処理を実現している。入力コントローラ４０Ａ、
５０Ａは同一構成であり、間引き部４０１はフィードバ
ック的に繰返して間引きを行ない、例えば１／２、１／
３、…、１／６、…、１／ｎのように整数比で入力デー
タＫＳ（ＣＬ１、ＣＬ２）を間引くが、高画質出力のた
めに必要な高密度データに対しては当然間引きは実行さ
れない。又、入力コントローラ４０Ａ（５０Ａ）ではデ
ータの間引きと共にデータ圧縮が圧縮部４０２で実行さ
れ、間引き及び圧縮されたデータはバッファ（図示せ
ず）に一時保存されるようになっている。

【００１３】入力コントローラ４０Ａ（５０Ａ）に一時
保存されたデータ（１ビット（線画情報），８ビット
（モノカラー），３２ビット（フルカラー））は入力情
報ＩＮＳとしてサーバ用ワークステーション３０に入力
され、外部システムに接続された他のパソコン等からの
外部情報ＥＸＳもサーバ用ワークステーション３０に入
力される。サーバ用ワークステーション３０は各入力情
報のフォーマットを変換して画像登録するためスキャン
サーバ３２０を有し、更に出力ジョブの管理を実行する
レコーダサーバ３１０を具備しており、レコーダサーバ
３１０からの割付け情報（企画に従って文字、図、表、
写真等の配置、大きさ等を指定するための情報）ＰＳＤ
がラスタイメージ処理部（ＰＳＲＩＰ）３１２に入力さ
れる。又、サーバ用ワークステーション３０は画像デー
タを記憶するデータディスク３１１を具備しており、デ
ータディスク３１１から読出された画像データＩＧＳが
画像差し換え部（ＯｐｅｎＰｒｅＰｒｅｓｓＩｎｔ
ｅｒｆａｃｅ）３１３に入力される。画像差し換え部３
１３で差し換えられた画像データＩＧＳＡはラスタイメ
ージ処理部３１２に入力され、ラスタイメージ処理部３
１２でラスタイメージ化されると共に画像データの内の
絵柄等は網点化され、必要な場合にはデータ圧縮された
ラスタデータＲＤが出力同期用バッファ７０に入力され
る。出力同期用バッファ７０はフィルムプリンタ６０の
印刷速度にデータ出力を同期させると共に、データ圧縮
されたデータに対しては必要な伸長を行なって，更には
マージや網伏せを行ってフィルムプリンタ６０に伝送す
る。

【００１４】図５はサーバ用ワークステーション３０の
詳細なソフトウェア構成を示しており、入力情報ＩＮＳ
及び外部情報ＥＸＳはスキャンサーバ３２０内のフォー
マット変換部３２１に入力され、フォーマット変換され
たデータは表示画像作成部３２２で表示用の画像（表示
画像）を作成され、更にアイコン用の画像（アイコン画
像）も作成されると共に、画像登録部３２４において画
像の登録処理が行なわれる。スキャンサーバ３２０から
出力される表示画像及びアイコン画像の登録データＳＳ
Ｄはデータベースマネージャ３３０に入力されてデータ
格納されるが、画像データＩＧはデータディスク３１１
へ入力され、割付けデータ（ＰｏｓｔＳｃｒｉｐｔＤ
ａｔａ）ＰＳは出力ジョブの管理を行なうレコーダサー
バ３１０に入力される。データベースマネージャ３３０
には、各ページの面付けを行なうための大貼りモジュー
ル３４０と、線画前処理（ノイズ除去、回転等）、連続
階調画像のレタッチや切抜き処理等を行なう画像処理モ
ジュール３５０と、台紙配置、画像配置、図形生成、網
伏せ等の画像データの集版を行なう集版モジュール３６
０と、出力ジョブ管理やデータ管理等を行なうデータ管
理モジュール３７０と、カラー編集、ハッチング編集や
地絞登録等を行なう操作データ制御モジュール３８０と
がソフトウェア的に接続されている。

【００１５】ここで、データベースマネージャ３３０の
処理動作を図６のフローチャートを参照して説明する
と、スキャンサーバ３２０より伝送されて来る台紙や部
品画像等の登録データＳＳＤが入力されると（ステップ
Ｓ１）、データベースマネージャ３３０を経由して画像
データＩＧとしてデータディスク３１１に格納される
（ステップＳ２）。データ修正時、データベースマネー
ジャ３３０はデータディスク３１１より画像データを読
出し、画像処理モジュール３５０でレタッチ（色、階
調、キズ等を修正する目的で行なう修正作業）、ゴミ取
り、切抜き等を行ない、データベースマネージャ３３０
を経由してデータディスク３１１に格納する（ステップ
Ｓ３）。次にデータベースマネージャ３３０は集版処理
（台紙を配置し、台紙に沿って各部品を配置、文字加工
を行なうことによって、文字、図形、画像等の部品を指
示されたレイアウト通りに合成する）を行なうが（ステ
ップＳ４）、先ずデータベースマネージャ３３０はデー
タディスク３１１より画像データＩＧを読出し、集版モ
ジュール３６０で集版作業を行なった後、データベース
マネージャ３３０を経由してデータディスク３１１に処
理済データを格納する。そして、更にデータディスク３
１１より画像データＩＧを読出し、大貼りモジュール３
４０を用いて面付けの指示、作業を行ない、面付けデー
タをデータベースマネージャ３３０を経由してデータデ
ィスク３１１に格納して面付けを行ない（ステップＳ
５）、次にデータディスク３１１よりデータベースマネ
ージャ３３０にデータを取出してレコーダサーバ３１０
で出力処理を行なう（ステップＳ６）。

【００１６】図７は、入力データの対象（２値データ、
割付け情報、ビットマップデータ、連続階調画像）と工
程（入力、集版／編集、出力）との関係を、オペレータ
が意識するデータ、機能の流れとして示しており、線
画、台紙等の２値データは台紙入力機４０又はカラース
キャナ５０で読取られて、ゴミ取り、レタッチ、回転、
拡大／縮小の処理を施されて画像編集データとなり、Ｐ
ｏｓｔＳｃｒｉｐｔ情報はＲＩＰ（ＲａｓｔｅｒＩｍ
ａｇｅＰｒｏｃｅｓｓｏｒ；ＰｏｓｔＳｃｒｉｐｔ等
のページ記述言語で表現されたデータを展開し、ビット
マップデータ等に変換する）で処理されて画像編集デー
タとなる。又、ビットマップデータはフィルタでフォー
マット変換されて画像編集データとなり、連続階調画像
はカラースキャナ５０で読取られて、又は直接入力され
てレタッチ、切抜き、画像処理を施されて画像編集デー
タとなる。データ管理情報としてのキーワード、画像
名、ジョブ名も画像編集データに取り込まる。画像編集
データは台紙加工（閉領域自動認識）、作図、オブジェ
クト編集、合成、変形、回転、網伏せ／属性変更、レイ
アウト、写真はめ込み等の処理を施されると共に、ヒス
トリー画像表示変更、分散編集、データ保存を実行され
る。上記各処理の後、分版、特色版、トラッピングを行
ない、更にページ単位の面付けを行なって集版／編集を
終了する。「特色版」は、通常のＣＭＹＫ以外のインク
で印刷するための版のことであり、例えば（１）２色刷
りの際における墨と金赤の「金赤」、（２）金色、銀色
用、（３）写真の中の女性の口紅の色を彩かに表現する
際、口紅の部分だけ別の版にして通常のＣＭＹＫにプラ
スして重ねてインクを載せる、等に使用する。又、「ト
ラッピング」は、具体的には毛抜き合せで配置する際、
印刷のずれによる白抜けの防止のために少しずつ重ねて
おくことをいう。サーバ用ワークステーション３０で集
版／編集処理されたデータは、ゲラプリンタ２０でのゲ
ラ出力、ＰＤＬ（ＰａｇｅＤｅｓｃｒｉｐｔｉｏｎ
Ｌａｎｇｕａｇｅ；例えばＰｏｓｔＳｃｒｉｐｔ）出
力、又はフィルムプリンタ６０でのフィルム出力で出力
される。

【００１７】図５に対応させて示す図８はデータベース
マネージャ３３０とレコーダサーバ３１０、非文書処理
モジュール６００ａ乃至６００ｍ及び文書処理モジュー
ル５００ａ乃至５００ｎの間のデータベースネットワー
クの関係を示すもので、それぞれ同一の番号を付した装
置は同一の機能を果たすと共に、レコーダサーバ３１０
の内部にＰＳＲＩＰ３１２が内臓されており、レコーダ
サーバ３１０はデータベースネットワークとデータベー
ス通信部５５０を介してネットワーク通信を行なうよう
になっている。しかして、レコーダサーバ３１０ではネ
ットワークから転送されてきた出力データがスプーラ７
２０に一時保存された後、再配置処理部７３０によりフ
ァイル等へのプリント配置が再構成され、その後、ＰＳ
ＲＩＰ３１２により実際のプリント画像データに展開さ
れてＯＰＩディスク３１３に出力スプールとして格納さ
れる。かくして、プリント画像データが準備できると、
プリント制御部７４０ａ乃至７４０ｋを介して出力処理
同期用バッファ７０１〜７０ｋにプリント画像データが
出力されゲラプリンタ２０やフイルムプリンタ６０にプ
リント画像が出力される。尚、ネットワークからの出力
データ受信プロセスから出力処理同期用バッファへプリ
ント画像データを送信するプリントデータ出力プロセス
まで、各プロセスはジョブ管理部７１０の制御に基づい
て、順次、実行されるようになっている。

【００１８】また、データベースネットワークには１個
又は複数個の文書処理モジュール５００ａ乃至５００ｎ
を接続することが可能であり、個々の文書処理モジュー
ルには、図９に示すように、マウス操作やキー入力を処
理する操作入力処理部５１０と、データベースネットワ
ークとの通信を制御する文書管理部５４０と、実際のデ
ータ処理を行うデータ処理部５２０と、処理した結果を
表示装置７００ａ乃至７００ｎに表示する表示処理部５
３０とが設けられている。しかして、データ処理部５２
０にはデータ処理の履歴を記録・再生する処理履歴管理
部６５０や、閉領域認識処理部６４０や、ＣＴ画像境界
抽出部６６０や、ＰＤＬ生成部６７０や、編集対象をツ
リー型データとして管理するパス管理部６２０及び連続
階調画像データを処理する画像キャッシュ管理部６３０
から成るオブジェクト管理部６１０等が設けられてお
り、これらのデータ処理部構成要素は単独で又は複数個
適宜組合わせて使用することが可能なソフトウエア構成
となっている。尚、文書処理モジュールの代表例として
は図５に示す集版モジュール３６０がある。

【００１９】更に、データベースネットワークには、１
個又は複数個の非文書処理モジュール６００ａ乃至６０
０ｍも接続することが可能であり、個々の非文書処理モ
ジュールには、図１０に示すように、マウス操作やキー
入力を処理する操作入力処理部５１０と、データベース
ネットワークとの通信を制御するデータベース通信部５
５０と、実際のデータ処理を行うデータ処理部５２０
と、処理した結果を表示装置７００等に表示する表示処
理部５３０とが設けられている。しかして、データ処理
部５２０にはデータ処理の履歴を記録・再生する処理履
歴管理部６５０や、閉領域認識処理部６４０や、ＣＴ画
像境界抽出部６６０や、ＰＤＬ生成部６７０や編集対象
をツリー型データとして管理するパス管理部６２０及び
連続階調画像データを処理する画像キャッシュ管理部６
３０から成るオブジェクト管理部６１０等が設けられて
おり、これらのデータ処理部構成要素は単独で又は複数
個適宜組合わせて使用することが可能なソフトウエア構
成となっている。尚、非文書処理モジュールとしては図
５に示す大貼りモジュール３４０、画像処理モジュール
３５０及び切抜きモジュール等がある。

【００２０】尚、上述の文書処理モジュール５００ａ乃
至５００ｎと非文書処理モジュール６００ａ乃至６００
ｍとの違いはデータベースネットワークとの通信を文書
管理部５４０を介して行うか、データベース通信部５５
０を介して行うかの点にあり、データベース通信部５５
０を介してネットワークに接続すると、通常の接続処理
しか実行できないが、文書管理部５４０を介してネット
ワークに接続すると分散編集処理が実行できる点が主な
相違点である。

【００２１】かかる構成において、この発明の画像処理
信号基板の自己診断テスト方法に関して更に詳しく説明
する。先ず、図８に対応させて示す図１１は電子編集シ
ステムの中からこの発明の信号処理基板に関係する構成
要素を抜き出して更に詳しく図示したものであり、台紙
入力機４０はラインセンサ４２、ＡＤ変換手段４４、ラ
インセンサ４２の感度補正手段４６及び磁気ディスク、
光ディスクで構成された原画の記憶手段４８で構成され
ており、カラースキャナ５０は、Ｒ、Ｇ、Ｂの光学フィ
ルタ５２、５４、５６の出力光をそれぞれ台紙入力機４
０と同様にラインセンサ４２、ＡＤ変換手段４４及び感
度補正手段４６を介して記憶手段４８に記憶するように
なっている。しかして、これらの出力は画像入力装置４
０Ａ又は５０Ａに信号ＫＳとして入力され、入力切替手
段４１４の一方のポートに接続されるようになってい
る。また、その出力は、ＣＰＵバスからの自己診断テス
ト用信号ＴＳ３と共に間引き回路４４０Ｃの入力手段に
設けられたセレクタ４４２Ｃに入力され、間引き回路４
４０Ｃの出力はＣＰＵバスからのテスト用信号ＴＳ２と
共に圧縮器４４０ｂの入力手段に設けられたセレクタ４
４２ｂに入力され、圧縮器４４０ｂの出力はテスト用信
号ＴＳ１と共に、ＦＩＦＯ４４０ａの入力段に設けられ
たセレクタ４４２ａに入力され、その出力はバス切替手
段４１６を介して磁気ディスク、光ディスク、フラッシ
ュメモリ等で構成された大容量記憶手段４１２にＤＭＡ
Ｃ（ＤＭＡコントローラ）４１０の制御のもとに書込ま
れるようになっている。また、記憶手段４１２の内容
は、ＤＭＡＣ４１０の制御のもとにデュアルポートメモ
リ４０８又は伸長器４４０ｎに読出され、伸長器４４０
ｎにはテスト用信号ＴＳｎも入力されると共に、その出
力は入力切替手段４１４の他方の入力端へ接続されるよ
うになっている。更に、デュアルポートメモリ４０８、
ＤＭＡＣ４１０及び記憶手段４１２が接続されている画
像バスＩＢＵＳは図８に示すスキャンサーバ３２０にも
接続され、スキャンサーバ３２０からの階層化画像デー
タ生成指令が画像バスＩＢＵＳを介してデュアルポート
メモリ４０８に書込まれると共に、生成された階層化画
像データは記憶手段４１２から読出され、画像バスＩＢ
ＵＳを介してスキャンサーバ３２０へ出力されるように
なっている。尚、マイクロプロセッサ（以下、ＭＰＵと
略す）４０３、ＲＯＭ４０４，ＲＡＭ４０６及びデュア
ルポートメモリ４０８等が接続されたＣＰＵバスは、上
述の動作を制御すると共に、画像入力装置４０Ａ又は５
０Ａの自己診断テストも実行するようになっている。

【００２２】かかる構成において、信号処理基板の自己
診断テスト動作を更に詳しく説明すると、先ず、オペレ
ータにより図８に示すスキャンサーバ３２０が操作さ
れ、スキャンサーバ３２０の表示装置に図１２に示すよ
うなメインメニューＤ２が表示されたならば、マウス操
作により「オプション」メニューを選択すると、表示画
面が図１３のように変化し、「オプション」メニューの
一覧表が現れる。そこで、このメニューの中から自己診
断コマンドＤ１４８を選択すると、画面に自己診断ダイ
アログＤ２００が現れるので、自己診断項目の設定作業
を行う。この作業では、テスト対象を特定するように
し、例えば、一通り基板の全ての構成要素をチェックす
る場合には自己診断ダイアログＤ２００の中から全テス
ト実行ＯＮボタンＤ２０２をアクティブにしてダイアロ
グの下段に設けられた実行ボタンＤ２９０を押すと良
い。また、メモリ、ＦＩＦＯ、圧縮器等の個々の構成要
素を特定して自己診断する場合には、テストＯＮボタン
Ｄ２０６、Ｄ２１０、…Ｄ２２２等をアクティブにし
て、実行ボタンＤ２９０を押す。更に、論理回路を組合
わせて結合テストを行ったり、ヒートランテストを行う
場合にはテストＯＮボタンＤ２２６又はＤ２３０をアク
ティブにして実行ボタンＤ２９０を押す。

【００２３】かくして、テスト対象が特定され、実行ボ
タンＤ２９０が押されると、スキャンサーバ３２０から
画像処理基板４０Ａ又は５０Ａに自己診断実行メッセー
ジが出力され、信号処理基板の自己診断テストが開始さ
れる。

【００２４】次に、全テスト実行モードの自己診断動作
に関して詳しく説明する。この場合には、上述の全テス
ト実行ＯＮボタンＤ２０２が選択され、実行ボタンＤ２
９０が押されると、スキャンサーバ３２０の内部でこれ
らの情報が処理され、図１６に示すような自己診断制御
情報２０００の中のテスト対象項目に全てテスト有りの
ビット“１”が設定され、その後、自己診断制御情報２
０００が自己診断メッセージとして画像バスを介し、信
号処理基板内に設けられているデュアルポートメモリ４
０８に図１４に示すように自己診断指令と共に書込まれ
る。

【００２５】すると、信号処理基板４０Ａ又は５０Ａ側
では、自己診断実行指令が書込まれたので、先ず、ＭＰ
Ｕ４０３により自己診断制御情報２０００がデュアルポ
ートメモリ４０８から読出され、図１４に示すようにＣ
ＰＵバスに接続されたＲＡＭ４０６にコピーされる。次
に、ＭＰＵ４０３により、自己診断制御情報２０００が
解読され、先ず、ＣＰＵバスに結合されたＲＯＭ４０４
のチェックサムテストが実行され、診断の結果が正常で
あればＰＡＳＳメッセージが、エラーを検出したらばＥ
ＲＲＯＲメッセージがテスト対象名と共に、デュアルポ
ートメモリ４０８に書込まれ、図１５に示すように画像
バスを介してスキャンサーバ３２０へ転送され、スキャ
ンサーバ３２０の表示装置に図２０のメッセージＤ８０
０のように表示される。

【００２６】続いて、ＲＡＭ４０６の書込み読出しテス
トがＭＰＵ４０３により実行される。尚、ＲＡＭ４０６
の書込み読出しテストでは、既に書込まれているデータ
を破壊したくなければ、テスト前にテストアドレスのデ
ータだけ読出して別の番地に退避させておき、ＭＰＵ４
０３によりテストパターンをテストアドレスに書込み、
その後同一のアドレスから書込データを読出し、ＭＰＵ
４０３により書込データと読出データを比較してエラー
チェックした後、退避しておいたデータを戻すようにす
れば良い。また、書込テストパターンとしては００００
Ｈ（Ｈは１６進数を表わす）、ＦＦＦＦＨ，ＡＡＡＡ
Ｈ，５５５５Ｈ等のビットパターンが一般に用いられて
いる。かくして、ＲＡＭ４０６のテストが終了すると、
その結果がデュアルポートメモリ４０８に書込まれ、図
１５に示すように画像バスを介してスキャンサーバ３２
０へ転送され、スキャンサーバ３２０の表示装置に図２
０のメッセージＤ８０２のように表示される。尚、ＲＡ
Ｍテストのエラーメッセージは一般に“ＲＡＭテストエ
ラーＡＢＣＤ番地書込データＡＡＡＡ読出データ
Ａ８ＡＡ”のような形式となる。

【００２７】次に、デュアルポートメモリ４０８の書込
み読出しテストがＭＰＵ４０３により実行される。この
テストは上述のＲＡＭテストとほとんど同一のテスト内
容であるが、スキャンサーバ３２０との割込メモリアド
レスはテスト対象とならない。しかして、デュアルポー
トメモリ４０８のテストが終了すると、その結果がデュ
アルポートメモリ４０８に書込まれ、図１５に示すよう
に画像バスを介してスキャンサーバ３２０へ転送され、
スキャンサーバ３２０の表示装置に図２０のメッセージ
Ｄ８０４のように表示される。かくして、図１７のフロ
ーチャートのステップＳ１０に示すＲＯＭ、ＲＡＭ、デ
ュアルポートメモリテストが終了する。

【００２８】次に、大容量記憶手段４１２及びＤＭＡＣ
４１０の簡略テストが実行される（図１７のステップＳ
２０）。このテストが簡略テストであるのは、記憶手段
４１２の記憶容量が通常１００ＭＢ（メガバイト）以上
の大容量であるので、記憶手段４１２の全記憶域をチェ
ックすると膨大な時間（通常３０分以上）がかかるため
とりあえず４〜１６ＭＢの少容量のチェックをしてお
き、時間的に余裕のある場合又は記憶手段４１２にエラ
ーが発生していると疑われる場合により厳密なテストを
行うためである。さて、記憶手段４１２のテストでは、
ＲＡＭテストと同様に記憶手段４１２の非破壊テストを
行うのが望ましく、先ず、ＤＭＡＣ４１０に記憶手段４
１２のテスト領域の先頭読出アドレス及び読出データ長
が設定され、次に、これらのデータのデュアルポートメ
モリ４０８への読出先アドレスが設定される。そして、
ＭＰＵ４０３によりＤＭＡＣ４１０の転送起動指令が出
力されると、これらのテスト領域の読出しが終了する
迄、ＭＰＵ４０３はデュアルポートメモリ４０８の別の
領域に記憶手段４１２の書込テストパターンを上述の読
出データ長と同一の長さで生成しその後ウェイト状態と
なる。かくして、記憶手段４１２から退避データが読出
されると、ＭＰＵ４０３によりＤＭＡＣ４１０にデュア
ルポートメモリ４０８の書込テストパターンの先頭アド
レスが読出開始アドレスとして設定され、転送データ長
は上述と同一のデータ長が設定されると共に、記憶手段
４１２のテスト領域の先頭アドレスがＤＭＡＣ４１０の
書込開始アドレスとして設定された後、ＤＭＡＣ４１０
の転送起動指令が出力され、デュアルポートメモリ４０
８に予め設定しておいたテストパターンが記憶手段４１
２に書込まれる。その後、上述の退避データ読出し動作
と同様にして、記憶手段４１２から書込んだテストパタ
ーンがデュアルポートメモリ４０８のまた別の記憶領域
に読出され、更にＭＰＵ４０３によりデュアルポートメ
モリ４０８に格納されている書込テストパターンと読出
しテストパターンとが比較されて記憶手段４１２の読出
し又は書込動作にエラーが発生しているか否かチェック
される。かかる記憶手段４１２のテスト結果は、“記憶
手段転送エラー転送アドレスＸＸＸＸ書込デー
タＹＹＹＹ読出データＺＺＺＺ”の様な形式でデ
ュアルポートメモリ４０８に書込まれ、画像バスを介し
てスキャンサーバ３２０に転送されると共に、エラーが
なければ退避していた上述の読出データが再びデュアル
ポートメモリ４０８から記憶手段４１２に書戻される。
尚、ＤＭＡＣ４１０の機能テストは、デュアルポートメ
モリ４０８の所定のアドレスからデュアルポートメモリ
４０８の別のアドレスへ上述と同様のデータ転送を行っ
て、転送結果をＭＰＵ４０３により比較することでチェ
ックされる。従って、デュアルポートメモリ４０８のメ
モリテスト終了後、先ず、ＤＭＡＣ４１０の転送機能チ
ェックをデュアルポートメモリ４０８だけ使用して行
い、次に、記憶手段４１２の書込読出テストを行うのが
望ましい（図１７のステップＳ２０）。尚、上述のメモ
リ、ＤＭＡＣ及び記憶手段４１２の自己診断テストで
は、テストデータを入出力するため、入力テストパター
ンを切替える必要はなく、通常のデータ転送経路で全て
のテストが実行できる。

【００２９】次に、バッファメモリであるＦＩＦＯ４４
０ａの単体機能テストを実行する。これ以後のテストで
はテストデータを入出力するためテストに先立って自己
診断テスト信号の流れる経路を予め設定しておく必要が
ある。そこで、先ず、ＦＩＦＯ４４０ａをテストする場
合のテスト信号伝送経路の設定動作に関して説明する
と、図１８（Ａ）に示すようにＦＩＦＯ４４０ａの入力
段に設けられているセレクタ４４２ａをＭＰＵ４０３に
よりＣＰＵバス側に切替え、バス切替手段４１６もＣＰ
Ｕバス側に切替え、ＭＰＵ４０３からＦＩＦＯ４４０ａ
が直接読み書き可能な様に設定する。続いて、ＭＰＵ４
０３による機能チェックに移り、通常、ＦＩＦＯ４４０
ａの容量は１ＭＢ〜１６ＭＢぐらいであるので、ＦＩＦ
Ｏ用テストパターンをＲＯＭ４０４又はＲＡＭ４０６に
設定したテストデータから読出し順次信号線ＴＳ１を介
してＦＩＦＯ４４０ａにＦＩＦＯ容量迄書込む。しかし
て、ＦＩＦＯ４４０ａにデータを書込むだけで一切書込
中は読出動作を実行しなければ、所定の回数書込んだ所
でニヤアフル（ｎｅａｒｆｕｌｌ）信号及びバッファ
フル（ｂｕｆｆｅｒｆｕｌｌ）信号がＭＰＵ４０３に
対して出力される予定なので、これらの信号が確実に出
力されることを確認する。続いて、ＦＩＦＯ４４０ａか
らＭＰＵ４０３による読出動作だけを実行し、読出した
結果をＲＡＭ４０６の別の記憶領域に格納し続けると、
所定の回数読み出された所で、ニヤエンプティ（ｎｅａ
ｒｅｍｐｔｙ）信号及びバッファエンプティ（ｂｕｆ
ｆｅｒｅｍｐｔｙ）信号がＭＰＵ４０３に対して出力さ
れる予定なので、これらの信号が確実に出力されること
を再び確認する。最後に、書込テストデータとＲＡＭ４
０６に格納された読出テストデータとがＭＰＵ４０３に
より比較され、ＦＩＦＯ４４０ａに書込み又は読出しエ
ラーが発生しているか否かチェックされる。かかるテス
トが終了した後、ＦＩＦＯ４４０ａのテスト結果がデュ
アルポートメモリ４０８に書込まれ、画像バスを介して
スキャンサーバ３２０に転送され（図１７のステップＳ
３０）、スキャンサーバ３２０の表示装置に図２０のメ
ッセージＤ８１０のように表示される。

【００３０】続いて、圧縮器４４０ｂの単体機能テスト
が実行される。このテストでは、先ず、図１８（Ｂ）に
示すようにＭＰＵ４０３により、圧縮器４４０ｂの前段
に設けられているセレクタ４４２ｂがＣＰＵバス側に切
替えられ、ＦＩＦＯ４４０ａのセレクタ４４２ａは圧縮
器４４０ｂ側に切替えられる共に、ＦＩＦＯ４４０ａは
スルーモード（入力信号がそのまま出力信号に直結して
いるモード）に設定され、バス切替手段４１６は上述と
同じくＣＰＵバス側に設定される。かくしてテスト信号
伝送経路が設定されると、次に、ＭＰＵ４０３により圧
縮器４４０ｂの圧縮モードが設定される。この圧縮モー
ドにはランレングス符号モード、ハフマン符号モード、
算術符号モード、Ｌｅｍｐｅｌ−Ｚｉｖモード等があ
る。以上の設定が終了すると、ＲＡＭ４０６に圧縮器４
４０ｂ用テストパターンデータが生成されるか又はＲＯ
Ｍ４０４から直接圧縮器４４０ｂ用テストパターンが読
出され、信号線ＴＳ２を介して圧縮器４４０ｂに入力さ
れる。また、その出力はスルー状態のＦＩＦＯ４４０ａ
及びバス切替手段４１６を介してＭＰＵ４０３により読
出されＲＡＭ４０６に格納される。しかして、所定の長
さのテストパターンが圧縮器４４０ｂに書込まれ、読出
されると、その後、ＭＰＵ４０３により圧縮器４４０ｂ
の出力データがＲＡＭ４０６から読出され、ＲＯＭ４０
４等に格納されている正常な圧縮パターンと比較されて
指定圧縮モードでの圧縮動作が正常に実行されているか
否かチェックされる。かかるテストの終了後、圧縮器４
４０ｂの圧縮モードが別の圧縮モードに切替えられて、
上述と同様の自己診断が再び繰り返される。かくして、
全ての圧縮モードに対する機能チェックが終了すると、
圧縮器４４０ｂのテスト結果がデュアルポートメモリ４
０８に書込まれ、画像バスを介してスキャンサーバ３２
０に転送され（図１７のステップＳ４０）、スキャンサ
ーバ３２０の表示装置に図２０のメッセージＤ８１２の
ように表示される。

【００３１】次に、間引回路４４０ｃの単体機能テスト
が上述と同様に実行され、その後図１１の回路構成例で
は、最後に伸長器４４０ｎの単体機能テストが実行され
る。このテストでは、先ず、図１８（Ｃ）に示すように
ＭＰＵ４０３により伸長器４４０ｎの前段に設けられて
いるセレクタ４４２ｎがＣＰＵバス側に切替えられ、入
力切替手段４１４が伸長器４４０ｎ側に切替えられると
共に、間引回路４４０ｃの入力段セレクタ４４２ｃは入
力切替手段４１４側に設定され、圧縮器４４０ｂの入力
段セレクタ４４２ｂは間引回路４４０ｃ側に設定され、
ＦＩＦＯ４４０ａの入力段セレクタ４４２ａは圧縮器４
４０ｂ側に設定され、更に、バス切替手段４１６はＣＰ
Ｕバス側に切替えられると共に、間引回路４４０ｃ、圧
縮器４４０ｂ及びＦＩＦＯ４４０ａの内部はスルーモー
ドに設定される。かくして、テスト信号経路が設定され
ると、次に、ＭＰＵ４０３により伸長器４４０ｎの伸長
モードが設定される。この伸長モードは圧縮器４４０ｂ
の圧縮モードに対応した動作を実行するようになってお
り、圧縮モードのランレングス符号モード、ハフマン符
号モード、算術符号モード、Ｌｅｍｐｅｌ−Ｚｉｖモー
ド等に対応して圧縮されたデータを元のデータに復元す
るようになっている。

【００３２】以上の設定が終了すると、ＲＡＭ４０６に
伸長器４４０ｎ用テストパターンが生成されるか、又は
ＲＯＭ４０４から直接伸長器４４０ｎ用テストパターン
が読出され、信号線ＴＳｎを介して伸長器４４０ａに入
力される。また、その出力はスルー状態の間引回路４４
０ｃ、圧縮器４４０ｂ及びＦＩＦＯ４４０ａを介してＭ
ＰＵ４０３により読出されＲＡＭ４０６に格納される。
しかして、所定の長さのテストパターンが伸長器４４０
ｎに書込まれ、読出されると、その後、ＭＰＵ４０３に
より伸長器４４０ｎの復元データがＲＡＭ４０６から読
出され、ＲＯＭ４０４等に格納されている正常な伸長パ
ターンと比較され指定伸長モードでの伸長動作が正常に
実行されたか否かチェックされる。かかるテストの終了
後、伸長器４４０ｎの伸長モードが別の伸長モードに切
替えられて、上述と同様の自己診断が再び繰り返され
る。かくして、全ての伸長モードに対する単体機能チェ
ックが終了すると、伸長器４４０ｎのテスト結果がデュ
アルポートメモリ４０８に書込まれ、画像バスを介して
スキャンサーバ３２０に転送され（図１７のステップＳ
６０）、スキャンサーバ３２０の表示装置に図２０のメ
ッセージＤ８１６のように表示される。尚、図１１の回
路構成では伸長器４４０ｎの入力段に設けられたセレク
タ４４２ｎは省略することができ、この場合には、伸長
器４４０ｎのテストデータはＭＰＵ４０３によりデュア
ルポートメモリ４０８に一度書込まれ、その後、ＤＭＡ
Ｃ４１０を起動して、テストデータをデュアルポートメ
モリ４０８から伸長器４４０ｎに供給すると良い。但
し、一般的には入力段に設けられるテスト信号用セレク
タは省略することができない。

【００３３】かくして、信号処理基板の各論理回路ブロ
ックの単体機能テストが終了すると、次に、論理回路の
結合テストに移る。この論理回路結合テストでは、図１
１の回路構成の場合、先ず、圧縮器４４０ｂとＦＩＦＯ
４４０ａとの結合テストが実行される。上述と同様に結
合テストに先立って、先ず、テスト信号の伝送経路が設
定されるが、この設定動作を図１９（Ａ）のブロック図
を参照して説明すると、圧縮器４４０ｂの入力段に設け
られているセレクタ４４２ｂはＣＰＵバス側ＴＳ２に設
定され、ＦＩＦＯ４４０ａの入力段に設けられているセ
レクタ４４２ａは圧縮器４４０ｂ側に設定され、バス切
替手段４１６はＣＰＵバス側に切替えられる。かくして
テスト信号伝送経路が設定されると、次に、ＭＰＵ４０
３により上述と同様にして、圧縮器４４０ｂの圧縮モー
ドが設定される。以上の設定が終了すると、ＲＡＭ４０
６に圧縮器４４０ｂ用テストパターンが生成されるか、
又はＲＯＭ４０４から直接圧縮器４４０ｂ用テストパタ
ーンが読出され、信号線ＴＳ２を介して圧縮器４４０ｂ
に入力される。また、その出力は順次ＦＩＦＯ４４０ａ
に書込まれる。しかして、圧縮器４４０ｂによりデータ
圧縮しているので、ＦＩＦＯ４４０ａに書込まれる圧縮
データは、通常、ＭＰＵ４０３から供給するデータ数よ
りも少ない。かくして、所定の長さの圧縮用テストパタ
ーンが圧縮器４４０ｂに書込まれると、その後、ＭＰＵ
４０３によりＦＩＦＯ４４０ａのデータが順次読出さ
れ、ＲＯＭ４０４等に格納されている正常な圧縮パター
ンと比較されて、指定圧縮モードでの圧縮動作が正常に
されているか否かチェックされる。かかるテストの終了
後、圧縮器４４０ｂの圧縮モードが別の圧縮モードに切
替えられて、上述と同様の自己診断が再び繰り返され
る。そして、所定の種類の圧縮モードに対する機能チェ
ックが終了すると、圧縮器−ＦＩＦＯの結合テスト結果
がデュアルポートメモリ４０８に書込まれ、画像バスを
介してスキャンサーバ３２０に転送され（図１７のステ
ップＳ７０）、スキャンサーバ３２０の表示装置に図２
０のメッセージＤ８１８のように表示される。

【００３４】次に、間引回路４４０ｃ、圧縮器４４０ｂ
及びＦＩＦＯ４４０ａの結合テストに関して説明する
と、先ず、テスト信号の伝送経路が、図１９（Ｂ）に示
すように設定される。すなわち、間引回路４４０ｃの入
力段に設けられているセレクタ４４２ｃはＣＰＵバス側
ＴＳ３に設定され、圧縮器４４０ｂの入力段に設けられ
ているセレクタ４４２ｂは間引回路４４０ｃ側に設定さ
れ、ＦＩＦＯ４４０ａ及びバス切替手段４１６の設定は
上述の結合テストと同様の設定である。かくして、テス
ト信号伝送経路が設定されると、次にＭＰＵ４０３によ
り、間引回路４４０ｃの間引率が最初のテスト用間引率
１に設定され、圧縮器４４０ｂの圧縮モードが通常の圧
縮モードに設定された後、ＲＡＭ４０６に間引回路４４
０ｃ用テストパターンが生成されるか、又はＲＯＭ４０
４から直接間引回路４４０ｃ用テストパターンが読出さ
れ、信号線ＴＳ３を介して間引回路４４０ｃに入力され
る。また、その出力は順次圧縮器４４０ｂで圧縮された
後、ＦＩＦＯ４４０ａに書込まれる。上述のような間引
用テストパターンの書込動作が所定の回数繰返され、間
引用テストパターンの書込動作が終了すると、ＭＰＵ４
０３によりＦＩＦＯ４４０ａから間引き圧縮されたテス
トデータが順次読出され、ＲＯＭ４０４等に格納されて
いる正常な間引き圧縮パターンと比較されて、指定間引
率１での間引き動作が正常にされているか否かチェック
される。かかる間引率１のテスト終了後、間引回路４４
０ｃの間引率だけが次のテスト用間引率２に変更され、
上述の間引率１と同様の自己診断が繰返される。そし
て、所定の種類の間引率（通常５〜１０種類）に対する
機能チェックが終了すると、間引回路−圧縮器−ＦＩＦ
Ｏの結合テスト結果がデュアルポートメモリ４０８に書
込まれ、画像バスを介してスキャンサーバ３２０に転送
され（図１７のステップＳ８０）、スキャンサーバ３２
０の表示装置に図２０のメッセージＤ８３０のように表
示される。

【００３５】最後に、図１１の回路構成例では、伸長器
４４０ｎ−間引回路４４００−圧縮器４４０ｂ−ＦＩＦ
Ｏ４４０ａの結合テストが実行される。この結合テスト
では、図１９（Ｃ）に示すように、伸長器４４０ｎの入
力段に設けられているセレクタ４４２ｎだけがＣＰＵバ
ス側に設定され、残りの論理回路の入力段に設けられて
いるセレクタは全て通常のデータ伝送ライン側に設定さ
れる。かくして、テスト信号伝送経路が設定されると、
次にＭＰＵ４０３により、間引回路４４０ｃの間引率が
例えば３のように設定され、圧縮器４４０ｂに通常の圧
縮モードが設定された後、この圧縮モードに対応した伸
長モードが伸長器４４０ｎに設定される。以上の設定が
終了すると、ＲＡＭ４０６にこの結合テスト用テストパ
ターンが生成されるか、又はＲＯＭ４０４から直接上述
の結合テストパターンが読出され、信号線ＴＳｎを介し
て伸長器４４０ｎに順次入力される。また、その出力
は、間引回路４４０ｃで間引処理され、圧縮器４４０ｂ
で圧縮された後、ＦＩＦＯ４４０ａに書込まれる。上述
のようなテストパターンの書込動作が所定の回数繰返さ
れ、全論理回路の結合テスト用テストパターンの書込動
作が終了すると、ＭＰＵ４０３によりＦＩＦＯ４４０ａ
から結合処理されたテストパターンが順次読出され、Ｒ
ＯＭ４０４等に格納されている正常な処理テストパター
ンと比較され、論理回路間の結合処理及びタイミングが
正常に動作しているか否かチェックされる。かかる結合
テストが、所定の間引率及び圧縮−伸長モードに対し
て、所定の回数繰り返され、その結果がデュアルポート
メモリ４０８に書込まれ、画像バスを介してスキャンサ
ーバ３２０に転送され（図１７のステップＳ９０）、ス
キャンサーバ３２０の表示装置に図２０のメッセージＤ
８２２のように表示される。かくして、論理回路の組合
せ結合テストが終了する。

【００３６】尚、上述の説明では、ＦＩＦＯ４４０ａの
出力をバス切替手段４１６によりＣＰＵバス側に切替え
て、ＲＡＭ４０６に書込むか、ＭＰＵ４０３によりＦＩ
ＦＯ４４０ａの出力を直接読出すテスト回路構成とした
が、図１１のハードウェア構成のように、最終段の論理
回路（この場合ＦＩＦＯ４４０ａ）の出力がデュアルポ
ートメモリ４０８等を介してＭＰＵ４０３から読込むこ
とができる場合には、バス切替手段４１６は不要で、Ｆ
ＩＦＯ４４０ａの出力をＤＭＡＣ４１０等により絶えず
デュアルポートメモリ４０８の所定の記憶領域に書込む
ようにし、このデュアルポートメモリ４０８の特定の記
憶領域からＦＩＦＯ４４０ａの出力結果を読出すように
すると、テスト用信号配線及び切替手段を節約すること
ができる。

【００３７】又、図１１のハードウェア構成の場合に
は、ＭＰＵ４０３によりデュアルポートメモリ４０８に
上述と同様の伸長器−間引回路−圧縮器−ＦＩＦＯの結
合テスト用テストパターンを書込み、ＤＭＡＣ４１０の
制御のもとにこの結合テスト用テストパターンを記憶手
段４１２の所定の記憶領域に書込んだ後、ＤＭＡＣ４１
０の制御のもとに記憶手段４１２から上述の結合テスト
用テストパターンを読出し、伸長器４４０ｎに供給する
と共に、その最終結果をＦＩＦＯ４４０ａから読出し
て、ＤＭＡＣ４１０の制御のもとに記憶手段４１２の別
の記憶領域に書込み、しかる後、ＤＭＡＣ４１０の制御
のもとに、上述の最終結果を記憶手段４１２からデュア
ルポートメモリ４０８に読出しＭＰＵ４０３でチェック
するようにすると、テスト用信号伝送経路を一切使用し
ない形式の自己診断テストも実現することができる。

【００３８】

【発明の効果】以上に説明したように、この発明の信号
処理基板の自己診断テスト方法によれば、各論理回路の
入力手段にＣＰＵバスとの信号切替用セレクタを設ける
と共に、簡単な信号スルー回路を追加するだけで、ＭＰ
Ｕ４０３により各論理回路が単独で全機能チェックでき
ると共に、複数の論理回路間の結合テストも容易に実現
することができ、故障箇所を迅速に特定することができ
る。

【００３９】更に、電源投入直後は、毎回簡略化した構
成要素の全テストを実行し、その結果をデュアルポート
メモリ４０８に書込み、画像バスを介してスキャンサー
バ３２０に転送することにより、電子編集システムの信
頼性を向上させることができる。

【図面の簡単な説明】

【図１】この発明の電子編集システムのハードウエア構
成の一例を示すシステム構成図である。

【図２】この発明の電子編集システムの別のシステム構
成の一例を示す図である。

【図３】この発明で使用する編集用ワークステーション
のハードウエアのブロック図である。

【図４】この発明の電子編集システムのソフトウエア構
成の一例を示すブロック図である。

【図５】この発明の電子編集システムのサーバ用ワーク
ステーションの一例を示すブロック図である。

【図６】この発明の電子編集システムの編集作業全体の
流れを示すフローチャートである。

【図７】この発明の電子編集システムにおける編集対象
データとソフトウエア工程との関係を示す図である。

【図８】この発明の電子編集システムにおけるデータベ
ース通信の構成を示すブロック図である。

【図９】この発明で使用する文書処理モジュールの構成
を示すブロック図である。

【図１０】この発明で使用する非文書処理モジュールの
構成を示すブロック図である。

【図１１】この発明の信号処理基板のハードウェアブロ
ック図の一例である。

【図１２】スキャンサーバのメインメニュー画面の一例
である。

【図１３】この発明のオプションメニュー及び自己診断
ダイアログ画面の一例である。

【図１４】スキャンサーバから信号処理基板への信号伝
送経路を示す図である。

【図１５】信号処理基板からスキャンサーバへの信号伝
送経路を示す図である。

【図１６】この発明の自己診断制御情報の一構成例であ
る。

【図１７】この発明の自己診断テストのフローチャート
の一例である。

【図１８】この発明の自己診断テストにおける単体機能
テスト用信号経路の一構成例である。

【図１９】この発明の結合機能テスト用信号回路の一構
成例である。

【図２０】この発明の自己診断結果のメッセージ表示の
一例である。

【符号の説明】

１０，３０，３０Ａワークステーション４０台紙入力機５０カラースキャナ４０Ａ，５０Ａ入力コントローラ６０フイルムプリンタ７０，７０ａ，……７０ｋ出力同期用バッファ３１０レコーダサーバ３１１，３１３データディスク３１２ラスタ画像処理装置（ＰＳＲＩＰ）３２０スキャンサーバ３３０データベースマネージャ４０３ＭＰＵ４０６ＲＡＭ４０８デユアルポートメモリ４１０ＤＭＡＣ４１２大容量記憶手段４１４，４１６切替手段４４０ａ，４４０ｂ，４４０ｃ，…，４４０ｎ論理回
路４４２ａ，４４２ｂ，…，４４２ｎセレクタ５００ａ，５００ｂ，……，５００ｎ文書処理モジ
ュール６００ａ，６００ｂ，……，６００ｍ非文書処理モ
ジュール７００ａ，７００ｂ，……，７００ｎ表示装置５１０，５１０ａ，５１０ｂ，……，５１０ｎ操作
入力処理部５２０，５２０ａ，５２０ｂ，……，５２０ｎデー
タ処理部５３０，５３０ａ，５３０ｂ，……，５３０ｎ表示
処理部５４０，５４０ａ，５４０ｂ，……，５４０ｎ文書
管理部５５０，５５０ａ，５５０ｂ，……，５５０ｎデー
タベース通信部６１０オブジェクト管理部６４０閉領域認識処理部６５０処理履歴管理部６６０ＣＴ画像境界抽出部６７０ＰＤＬ生成部７１０ジョブ管理部７２０スプーラ７３０再配置処理部７４０ａ，……，７４０ｋプリンタ制御部

Claims

【特許請求の範囲】

【請求項１】ＣＰＵインタフェースを介してＣＰＵと
それぞれ接続され、所定の配置パターンに配列された複
数の論理回路と、これらの論理回路を所定の配線パター
ンで接続する配線と、前記複数の論理回路の最終段の論
理回路の出力用配線に接続された共用メモリとを具えた
信号処理基板の自己診断テスト方法において、この信号
処理基板の自己診断テストを実行する場合、前記ＣＰＵ
インタフェースから自己診断テストモードの間出力され
るセレクト信号に応答して前記ＣＰＵによって生成され
た所定のテストパターンから成るテストデータをそれぞ
れ選択して前記論理回路にそれぞれ入力せしめるセレク
タを設け、前記入力テストパターンを順次前記ＣＰＵか
ら前記複数の論理回路にそれぞれ入力し、その出力応答
パターンを前記共用メモリにそれぞれ順次記憶し、その
後前記ＣＰＵにより前記入力テストパターンと前記出力
応答パターンとを比較して前記複数の論理回路の不良箇
所をそれぞれ診断するようにしたことを特徴とする信号
処理基板の自己診断テスト方法。
【請求項２】前記信号処理基板の各論理回路を最終段
の論理回路から順次入力段の論理回路に向けて自己診断
するようにした請求項１に記載の信号処理基板の自己診
断テスト方法。
【請求項３】前記論理回路は、ＬＳＩ，ＰＡＬ，スタ
ンダードセル，ハイブリッドＩＣ又はゲートアレイで構
成されている請求項１又は２に記載の信号処理基板の自
己診断テスト方法。
【請求項４】前記信号処理基板が画像信号処理基板で
ある請求項１乃至３に記載の信号処理基板の自己診断テ
スト方法。