JPH08123401A - 複数動画像表示装置 - Google Patents
複数動画像表示装置Info
- Publication number
- JPH08123401A JPH08123401A JP6265017A JP26501794A JPH08123401A JP H08123401 A JPH08123401 A JP H08123401A JP 6265017 A JP6265017 A JP 6265017A JP 26501794 A JP26501794 A JP 26501794A JP H08123401 A JPH08123401 A JP H08123401A
- Authority
- JP
- Japan
- Prior art keywords
- moving image
- frame buffer
- data
- identification number
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 124
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 グラフィックス端末において単一のフレーム
バッファで各々のビデオデータ源ユニットが動画像の表
示形状を意識せずに常に自己の動画像の全領域を描画す
るだけで複数の動画像の表示を可能とする。 【構成】 フレームバッファ１０３は、複数の動画像を
含んだ画面のイメージ情報を保持する。データバッファ
１０２は、画素データを一時的に保持する。ビデオプレ
ーンメモリ１０９は、フレームバッファ１０３の各画素
位置に取込むべき動画像の各識別番号を保持する。動画
像識別番号レジスタ１１０は、そのときにフレームバッ
ファ１０３へ画素を書込む動画像の識別番号を保持す
る。比較器１１１は、ビデオプレーンメモリ１０９から
の動画像の識別番号に動画像識別番号レジスタ１１０か
らの動画像の識別番号をデータバッファに格納されてい
る画素分比較する。制御回路６は、一致ならフレームバ
ッファ２に対する動画像の書込みを許可し、不一致なら
フレームバッファ２に対する動画像の書込みを禁止する
制御を行なう。
バッファで各々のビデオデータ源ユニットが動画像の表
示形状を意識せずに常に自己の動画像の全領域を描画す
るだけで複数の動画像の表示を可能とする。 【構成】 フレームバッファ１０３は、複数の動画像を
含んだ画面のイメージ情報を保持する。データバッファ
１０２は、画素データを一時的に保持する。ビデオプレ
ーンメモリ１０９は、フレームバッファ１０３の各画素
位置に取込むべき動画像の各識別番号を保持する。動画
像識別番号レジスタ１１０は、そのときにフレームバッ
ファ１０３へ画素を書込む動画像の識別番号を保持す
る。比較器１１１は、ビデオプレーンメモリ１０９から
の動画像の識別番号に動画像識別番号レジスタ１１０か
らの動画像の識別番号をデータバッファに格納されてい
る画素分比較する。制御回路６は、一致ならフレームバ
ッファ２に対する動画像の書込みを許可し、不一致なら
フレームバッファ２に対する動画像の書込みを禁止する
制御を行なう。
Description
【０００１】
【産業上の利用分野】本発明は、複数動画像表示装置に
関し、特に、単一のフレームバッファによる複数動画像
表示装置に関する。
関し、特に、単一のフレームバッファによる複数動画像
表示装置に関する。
【０００２】
【従来の技術】図４は、従来の複数動画像表示装置の一
例を示すブロック図である。図４に示すように、従来の
複数動画像表示装置は、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像毎にフレー
ムバッファ１２−１，１２−２，１２−３を必要として
いる。
例を示すブロック図である。図４に示すように、従来の
複数動画像表示装置は、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像毎にフレー
ムバッファ１２−１，１２−２，１２−３を必要として
いる。
【０００３】そして、フレームバッファ１２−１，１２
−２，１２−３には、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像を含むビデ
オデータの各々が書込まれる。
−２，１２−３には、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像を含むビデ
オデータの各々が書込まれる。
【０００４】また、フレームバッファ１２−１，１２−
２，１２−３から出力されるビデオデータの各々は、ビ
デオ信号切替制御部１１からの制御に従って、ビデオ信
号切替回路１０で選択されて、ディスプレイ１３に表示
される。
２，１２−３から出力されるビデオデータの各々は、ビ
デオ信号切替制御部１１からの制御に従って、ビデオ信
号切替回路１０で選択されて、ディスプレイ１３に表示
される。
【０００５】そして、各々の動画像の相互間の重なりを
制御するための情報は、ビデオ信号切替制御部１１が有
している。
制御するための情報は、ビデオ信号切替制御部１１が有
している。
【０００６】
【発明が解決しようとする課題】従来の複数の動画像を
表示する機能を備える表示装置では、表示する動画像の
個数と同じ数のフレームバッファを必要とし、動画像の
個数に比例してハードウェア量が増大する。
表示する機能を備える表示装置では、表示する動画像の
個数と同じ数のフレームバッファを必要とし、動画像の
個数に比例してハードウェア量が増大する。
【０００７】あるいは、単一のフレームバッファで複数
の動画像表示を実現するためには、動画像データ源が動
画像同士あるいは動画像とその他のグラフィックスとの
重なり具合を判断して動画像の不可視部分の描画を抑止
する必要があるため、ＣＰＵを含む全ての動画像データ
源に上記機能が要求され、負担を強いるか、余分なハー
ドウェアを必要とする。
の動画像表示を実現するためには、動画像データ源が動
画像同士あるいは動画像とその他のグラフィックスとの
重なり具合を判断して動画像の不可視部分の描画を抑止
する必要があるため、ＣＰＵを含む全ての動画像データ
源に上記機能が要求され、負担を強いるか、余分なハー
ドウェアを必要とする。
【０００８】本発明ではかかる点を鑑み、単一のフレー
ムバッファで、動画像データ源が動画像の表示形状を意
識せず、常に動画像の全領域を描画するだけで複数の動
画像表示を可能とすることを目的とする。
ムバッファで、動画像データ源が動画像の表示形状を意
識せず、常に動画像の全領域を描画するだけで複数の動
画像表示を可能とすることを目的とする。
【０００９】さらに、フレームバッファへの動画像デー
タ書き込みを複数画素分まとめて同時に行なうことで動
画像データ書き込みの性能を向上させる場合にも、効率
良く動画像データの書き込みを行なえることを目的とす
る。
タ書き込みを複数画素分まとめて同時に行なうことで動
画像データ書き込みの性能を向上させる場合にも、効率
良く動画像データの書き込みを行なえることを目的とす
る。
【００１０】
【課題を解決するための手段】本発明によれば、動画像
を含んだ画面の表示を行なうために表示イメージ情報を
保持するフレームバッファと、前記フレームバッファの
表示領域の各画素位置に対応した各記憶位置に前記フレ
ームバッファの各画素位置に取込むべき動画像の第１の
識別番号を保持するビデオプレーンメモリと、画素デー
タの入力に対して前記フレームバッファの前段に位置
し、前記フレームバッファに同時に書き込むことができ
る画素数分の容量を持ち、画素データを一時的に保持す
るデータバッファと、前記フレームバッファへ画素デー
タを書き込む対象となる動画像の第２の識別番号を保持
する動画像識別番号レジスタと、前記第１の識別番号と
前記第２の識別番号とを前記データバッファに格納され
ている複数画素分比較し、各々の比較結果を出力する比
較器と、前記比較器の各々の比較結果に基づき、各々の
画素の前記フレームバッファに対するデータ書き込み
を、画素毎に一致のときは許可し、不一致のときは禁止
して、複数の画素のデータ書き込みを同時に行なうとと
もに、前記比較器の出力する比較結果がすべて不一致を
示すときにはフレームバッファへのデータ書き込みをキ
ャンセルする制御を行なう制御回路とを備えることを特
徴とする複数動画像表示装置が得られる。
を含んだ画面の表示を行なうために表示イメージ情報を
保持するフレームバッファと、前記フレームバッファの
表示領域の各画素位置に対応した各記憶位置に前記フレ
ームバッファの各画素位置に取込むべき動画像の第１の
識別番号を保持するビデオプレーンメモリと、画素デー
タの入力に対して前記フレームバッファの前段に位置
し、前記フレームバッファに同時に書き込むことができ
る画素数分の容量を持ち、画素データを一時的に保持す
るデータバッファと、前記フレームバッファへ画素デー
タを書き込む対象となる動画像の第２の識別番号を保持
する動画像識別番号レジスタと、前記第１の識別番号と
前記第２の識別番号とを前記データバッファに格納され
ている複数画素分比較し、各々の比較結果を出力する比
較器と、前記比較器の各々の比較結果に基づき、各々の
画素の前記フレームバッファに対するデータ書き込み
を、画素毎に一致のときは許可し、不一致のときは禁止
して、複数の画素のデータ書き込みを同時に行なうとと
もに、前記比較器の出力する比較結果がすべて不一致を
示すときにはフレームバッファへのデータ書き込みをキ
ャンセルする制御を行なう制御回路とを備えることを特
徴とする複数動画像表示装置が得られる。
【００１１】また、本発明によれば、前記第１及び第２
の識別番号として、動画像毎に異なる整数値を割つけ、
前記ビデオプレーンメモリの記憶位置のそれぞれに、前
記フレームバッファの対応する画素位置のそれぞれで描
画されるべき動画像の前記第１の識別番号を記憶し、前
記フレームバッファの各画素位置に対する動画像の書き
込みに先だって、動画像の画素を提供するビデオデータ
源ユニットを示す動画像の前記第２の識別番号を前記動
画像識別番号レジスタに設定し、前記第２の識別番号
と、前記データバッファに格納されているすべての画素
について、書き込みを行なう前記フレームバッファの画
素位置に対応する前記ビデオプレーンメモリの記憶位置
にある動画像の前記第１の識別番号とを比較し、比較結
果が一致を示す時には、前記制御回路で前記フレームバ
ッファの画素位置に対する動画像の書き込みを許可し、
比較結果が不一致を示す時には、前記制御回路で前記フ
レームバッファの画素位置に対する動画像の書き込みを
禁止し、前記第２の識別番号が特定の整数値であるとき
は、前記制御回路で前記フレームバッファへの動画像の
書き込みを常に許可し、前記データバッファに格納され
ている画素のうち、前記比較器による比較結果が一致を
示す画素が１つ以上あった場合には、データバッファに
格納されている複数画素を書き込みが許可されている画
素についてのみ同時にフレームバッファへ書き込み、前
記データバッファに格納されているすべての画素につい
て、前記比較器による比較結果が不一致であった場合に
は、データバッファに格納されている複数画素のフレー
ムバッファへの書き込みサイクルを発生させないことを
特徴とする複数動画像表示装置が得られる。
の識別番号として、動画像毎に異なる整数値を割つけ、
前記ビデオプレーンメモリの記憶位置のそれぞれに、前
記フレームバッファの対応する画素位置のそれぞれで描
画されるべき動画像の前記第１の識別番号を記憶し、前
記フレームバッファの各画素位置に対する動画像の書き
込みに先だって、動画像の画素を提供するビデオデータ
源ユニットを示す動画像の前記第２の識別番号を前記動
画像識別番号レジスタに設定し、前記第２の識別番号
と、前記データバッファに格納されているすべての画素
について、書き込みを行なう前記フレームバッファの画
素位置に対応する前記ビデオプレーンメモリの記憶位置
にある動画像の前記第１の識別番号とを比較し、比較結
果が一致を示す時には、前記制御回路で前記フレームバ
ッファの画素位置に対する動画像の書き込みを許可し、
比較結果が不一致を示す時には、前記制御回路で前記フ
レームバッファの画素位置に対する動画像の書き込みを
禁止し、前記第２の識別番号が特定の整数値であるとき
は、前記制御回路で前記フレームバッファへの動画像の
書き込みを常に許可し、前記データバッファに格納され
ている画素のうち、前記比較器による比較結果が一致を
示す画素が１つ以上あった場合には、データバッファに
格納されている複数画素を書き込みが許可されている画
素についてのみ同時にフレームバッファへ書き込み、前
記データバッファに格納されているすべての画素につい
て、前記比較器による比較結果が不一致であった場合に
は、データバッファに格納されている複数画素のフレー
ムバッファへの書き込みサイクルを発生させないことを
特徴とする複数動画像表示装置が得られる。
【００１２】更に、本発明によれば、前記第１及び第２
の識別番号として、表示位置の一部が互いに重なり合う
動画像の各々に対しては、各々異なる整数値を割つける
と共に、表示位置が重なりあわない動画像の各々に対し
ては、同一の整数値も含む整数値を割つけることを特徴
とする複数動画像表示装置が得られる。
の識別番号として、表示位置の一部が互いに重なり合う
動画像の各々に対しては、各々異なる整数値を割つける
と共に、表示位置が重なりあわない動画像の各々に対し
ては、同一の整数値も含む整数値を割つけることを特徴
とする複数動画像表示装置が得られる。
【００１３】
【実施例】本発明の複数動画像表示装置について、図
１、２、３、５を参照して本発明の実施例について説明
する。
１、２、３、５を参照して本発明の実施例について説明
する。
【００１４】図１は本発明の複数動画像表示装置の一実
施例を示すブロック図である。本実施例の複数動画像表
示装置は、図１に示すように、ＣＰＵ１０１あるいはビ
デオデータ源ユニット１０５〜１０８が動画像データを
データバッファ１０２を介してフレームバッファ１０３
へ書き込むことにより、フレームバッファ１０３に複数
の動画像を含んだ画面イメージ情報を保持し、ディスプ
レイ１０４の画面に複数の動画像等の表示を行なってい
る。
施例を示すブロック図である。本実施例の複数動画像表
示装置は、図１に示すように、ＣＰＵ１０１あるいはビ
デオデータ源ユニット１０５〜１０８が動画像データを
データバッファ１０２を介してフレームバッファ１０３
へ書き込むことにより、フレームバッファ１０３に複数
の動画像を含んだ画面イメージ情報を保持し、ディスプ
レイ１０４の画面に複数の動画像等の表示を行なってい
る。
【００１５】そして、ビデオプレーンメモリ１０９はフ
レームバッファ１０３の表示領域の各画素位置に対応し
た各記憶位置に、フレームバッファ１０３の各画素位置
に取り込むべき動画像の各識別番号を保持している。
レームバッファ１０３の表示領域の各画素位置に対応し
た各記憶位置に、フレームバッファ１０３の各画素位置
に取り込むべき動画像の各識別番号を保持している。
【００１６】また、動画像識別番号レジスタ１１０は、
そのときにフレームバッファ１０３へ画素を書き込む対
象となる動画像の識別番号を保持している。
そのときにフレームバッファ１０３へ画素を書き込む対
象となる動画像の識別番号を保持している。
【００１７】そこで、比較器１１１は、ビデオプレーン
メモリ１０９から出力された動画像の識別番号と動画像
識別番号レジスタ１１０から出力された動画像の識別番
号との比較をデータバッファ１０２に格納されている画
素数分行ない、比較結果を出力する。
メモリ１０９から出力された動画像の識別番号と動画像
識別番号レジスタ１１０から出力された動画像の識別番
号との比較をデータバッファ１０２に格納されている画
素数分行ない、比較結果を出力する。
【００１８】一般にフレームバッファへのデータ書き込
みは、ビデオデータ源からの動画像データの供給速度と
比較して時間がかかるため、効率を上げるためにデータ
バッファを介し、複数の画素分の動画像データをまとめ
てフレームバッファに同時にデータ書き込みすること
で、データ書き込みのスループットを上げるといった方
法が取られる。
みは、ビデオデータ源からの動画像データの供給速度と
比較して時間がかかるため、効率を上げるためにデータ
バッファを介し、複数の画素分の動画像データをまとめ
てフレームバッファに同時にデータ書き込みすること
で、データ書き込みのスループットを上げるといった方
法が取られる。
【００１９】そこで、制御回路１１２は、図５に示すよ
うに、データバッファ１０３に格納されているすべての
画素（Ｐ０，Ｐ１，Ｐ２，Ｐ３）に対して独立に、比較
器１１１の出力が一致を示す画素に対しては、フレーム
バッファ１０３に対する書き込みを許可し、比較器１１
１の出力が不一致を示す画素に対しては、フレームバッ
ファ１０３に対する書き込みを禁止して、データバッフ
ァ１０２に格納されている全画素のフレームバッファ１
０２に対する書き込みを同時に行なう。その結果、描画
すべき画素のみがフレームバッファ１０２に書き込まれ
る。この例では画素（Ｐ０，Ｐ１）が書き込まれてい
る。
うに、データバッファ１０３に格納されているすべての
画素（Ｐ０，Ｐ１，Ｐ２，Ｐ３）に対して独立に、比較
器１１１の出力が一致を示す画素に対しては、フレーム
バッファ１０３に対する書き込みを許可し、比較器１１
１の出力が不一致を示す画素に対しては、フレームバッ
ファ１０３に対する書き込みを禁止して、データバッフ
ァ１０２に格納されている全画素のフレームバッファ１
０２に対する書き込みを同時に行なう。その結果、描画
すべき画素のみがフレームバッファ１０２に書き込まれ
る。この例では画素（Ｐ０，Ｐ１）が書き込まれてい
る。
【００２０】このとき、比較器１１１の出力がすべて不
一致を示す時には、データバッファの内容はフレームバ
ッファに書き込まず、次の画素のデータ入力を受け付け
るようにする。
一致を示す時には、データバッファの内容はフレームバ
ッファに書き込まず、次の画素のデータ入力を受け付け
るようにする。
【００２１】以上のように、本実施例は、ＣＰＵからあ
るいはビデオデータ源からそれぞれ動画像の全体像をフ
レームバッファに対して描画することにより、複数の動
画像が互いに重なりあって混在する表示画面を単一のフ
レームバッファで得ることができる。また、データバッ
ファによるバッファリングを用いているため、実際のフ
レームバッファへの動画像データ書き込みは複数の画素
について同時に行なうことにより、データ書き込み速度
を向上させることができる。
るいはビデオデータ源からそれぞれ動画像の全体像をフ
レームバッファに対して描画することにより、複数の動
画像が互いに重なりあって混在する表示画面を単一のフ
レームバッファで得ることができる。また、データバッ
ファによるバッファリングを用いているため、実際のフ
レームバッファへの動画像データ書き込みは複数の画素
について同時に行なうことにより、データ書き込み速度
を向上させることができる。
【００２２】次に、図２は本発明の複数動画像表示装置
を適用して、複数の動画像をフレームバッファ１０３に
保持し、それらの動画像の識別番号をビデオプレーンメ
モリ１０９に保持した場合の状態の実施例を示す図であ
る。
を適用して、複数の動画像をフレームバッファ１０３に
保持し、それらの動画像の識別番号をビデオプレーンメ
モリ１０９に保持した場合の状態の実施例を示す図であ
る。
【００２３】まず、複数の動画像の識別番号として、Ｃ
ＰＵ１０１から動画像＃１、＃２、＃３、＃４、＃５毎
に異なる整数値、１、２、３、４、５を割つけて、動画
像以外の部分には整数値０を割り付けている。
ＰＵ１０１から動画像＃１、＃２、＃３、＃４、＃５毎
に異なる整数値、１、２、３、４、５を割つけて、動画
像以外の部分には整数値０を割り付けている。
【００２４】そして、図２に示すように、ビデオプレー
ンメモリ１０９の記憶位置のそれぞれには、フレームバ
ッファ１０３の対応する画素位置のそれぞれで描画され
るべき動画像＃ｉ（ｉは、０、１、２、３、４、５のい
ずれか）の識別番号ｉを記憶している。なお、ビデオプ
レーンメモリ１０９の内容は、動画像＃１、＃２、＃
３、＃４、＃５の表示状態が変化する度に、ＣＰＵ１０
１から更新している。
ンメモリ１０９の記憶位置のそれぞれには、フレームバ
ッファ１０３の対応する画素位置のそれぞれで描画され
るべき動画像＃ｉ（ｉは、０、１、２、３、４、５のい
ずれか）の識別番号ｉを記憶している。なお、ビデオプ
レーンメモリ１０９の内容は、動画像＃１、＃２、＃
３、＃４、＃５の表示状態が変化する度に、ＣＰＵ１０
１から更新している。
【００２５】また、フレームバッファ１０３の各画素位
置に対する動画像の書き込みに先だって、そのときに動
画像＃ｊ（ｊは、０、１、２、３、４、５のいずれか）
の画素を提供するＣＰＵ１０１あるいはビデオデータ源
ユニットのいずれかを示す動画像＃ｊの識別番号ｊを動
画像識別番号レジスタ１１０に設定している。動画像識
別番号レジスタ１１０への識別番号の設定は、フレーム
バッファ１０３へ画素データを書き込む動画像＃ｊが変
化する度に、ＣＰＵ１０１あるいはビデオデータ源ユニ
ット１０５〜１０８が行なう。
置に対する動画像の書き込みに先だって、そのときに動
画像＃ｊ（ｊは、０、１、２、３、４、５のいずれか）
の画素を提供するＣＰＵ１０１あるいはビデオデータ源
ユニットのいずれかを示す動画像＃ｊの識別番号ｊを動
画像識別番号レジスタ１１０に設定している。動画像識
別番号レジスタ１１０への識別番号の設定は、フレーム
バッファ１０３へ画素データを書き込む動画像＃ｊが変
化する度に、ＣＰＵ１０１あるいはビデオデータ源ユニ
ット１０５〜１０８が行なう。
【００２６】そこで、動画像識別番号レジスタ１１０か
ら出力する動画像＃ｊの識別番号ｊを、書き込みを行な
うフレームバッファ１０３の画素位置に対応するビデオ
プレーンメモリ１０９の記憶位置にある動画像＃ｉの識
別番号ｉに比較している。
ら出力する動画像＃ｊの識別番号ｊを、書き込みを行な
うフレームバッファ１０３の画素位置に対応するビデオ
プレーンメモリ１０９の記憶位置にある動画像＃ｉの識
別番号ｉに比較している。
【００２７】そして、ｉ＝ｊで比較結果が一致を示す時
には、制御回路１１２でフレームバッファ１０３の画素
位置に対する動画像＃ｊの書き込みを許可し、ｉ≠ｊで
比較結果が不一致を示す時には、制御回路１１２でフレ
ームバッファ１０３の画素位置に対する動画像＃ｊの書
き込みを禁止している。
には、制御回路１１２でフレームバッファ１０３の画素
位置に対する動画像＃ｊの書き込みを許可し、ｉ≠ｊで
比較結果が不一致を示す時には、制御回路１１２でフレ
ームバッファ１０３の画素位置に対する動画像＃ｊの書
き込みを禁止している。
【００２８】上記の比較器１１１による比較をデータバ
ッファ１０２に格納されているすべての画素に対して行
ない、比較結果が一致を示す画素が一つ以上あった場合
には、データバッファ１０２の全画素を各々の比較結果
に従い、同時にフレームバッファ１０３に書き込む。比
較結果が一致を示す画素が一つもなかった場合には、デ
ータバッファ１０２の内容をフレームバッファ１０３に
書き込まずに、データバッファ１０３をクリアし、次の
画素データの入力に備える。
ッファ１０２に格納されているすべての画素に対して行
ない、比較結果が一致を示す画素が一つ以上あった場合
には、データバッファ１０２の全画素を各々の比較結果
に従い、同時にフレームバッファ１０３に書き込む。比
較結果が一致を示す画素が一つもなかった場合には、デ
ータバッファ１０２の内容をフレームバッファ１０３に
書き込まずに、データバッファ１０３をクリアし、次の
画素データの入力に備える。
【００２９】なお、動画像識別番号レジスタ１１０から
出力する動画像＃ｊの識別番号ｊが特定の整数値０であ
るときには、制御回路１１２でフレームバッファ１０３
へのどの動画像＃１、＃２、＃３、＃４、＃５の書き込
みも常に許可している。
出力する動画像＃ｊの識別番号ｊが特定の整数値０であ
るときには、制御回路１１２でフレームバッファ１０３
へのどの動画像＃１、＃２、＃３、＃４、＃５の書き込
みも常に許可している。
【００３０】次に、図３は本発明の複数動画像表示装置
を適用して、複数の動画像をフレームバッファ１０３に
保持し、それらの動画像の識別番号をビデオプレーンメ
モリ１０９に保持した場合の状態のもう１つの実施例を
示す図である。
を適用して、複数の動画像をフレームバッファ１０３に
保持し、それらの動画像の識別番号をビデオプレーンメ
モリ１０９に保持した場合の状態のもう１つの実施例を
示す図である。
【００３１】まず、複数の動画像の識別番号として、表
示位置の一部が互いに重なり合う動画像＃１、＃４、＃
５、および＃３、＃４に対しては各々異なる整数値、
１、２、３および１、２を割つけ、表示位置が重なり合
わない動画像＃２に対しては、整数値１を割り付けて、
動画像以外の部分には整数値０を割り付けている。
示位置の一部が互いに重なり合う動画像＃１、＃４、＃
５、および＃３、＃４に対しては各々異なる整数値、
１、２、３および１、２を割つけ、表示位置が重なり合
わない動画像＃２に対しては、整数値１を割り付けて、
動画像以外の部分には整数値０を割り付けている。
【００３２】そして、図３に示すように、ビデオプレー
ンメモリ１０９の記憶位置のそれぞれには、フレームバ
ッファ１０３の対応する画素位置のそれぞれで描画され
るべき動画像＃ｉ識別番号ｐ（ｐは、０、１、２、３の
いずれか）を記憶している。なお、ビデオプレーンメモ
リ１０９の内容は、動画像＃１、＃２、＃３、＃４、＃
５の表示状態が変化する度に、ＣＰＵ１０１から更新し
ている。
ンメモリ１０９の記憶位置のそれぞれには、フレームバ
ッファ１０３の対応する画素位置のそれぞれで描画され
るべき動画像＃ｉ識別番号ｐ（ｐは、０、１、２、３の
いずれか）を記憶している。なお、ビデオプレーンメモ
リ１０９の内容は、動画像＃１、＃２、＃３、＃４、＃
５の表示状態が変化する度に、ＣＰＵ１０１から更新し
ている。
【００３３】また、フレームバッファ１０３の各画素位
置に対する動画像の書き込みに先だって、そのときに動
画像＃ｊの画素を提供するＣＰＵ１０１あるいはビデオ
データ源ユニット１０５〜１０８のいずれかを示す動画
像＃ｊの識別番号ｑ（ｑは、０、１、２、３のいずれ
か）を動画像識別番号レジスタ１１０に設定している。
動画像識別番号レジスタ１１０への識別番号の設定は、
フレームバッファ１０３へ画素データを書き込む動画像
＃ｊが変化する度に、ＣＰＵ１０１あるいはビデオデー
タ源ユニット１０５〜１０８が行なう。
置に対する動画像の書き込みに先だって、そのときに動
画像＃ｊの画素を提供するＣＰＵ１０１あるいはビデオ
データ源ユニット１０５〜１０８のいずれかを示す動画
像＃ｊの識別番号ｑ（ｑは、０、１、２、３のいずれ
か）を動画像識別番号レジスタ１１０に設定している。
動画像識別番号レジスタ１１０への識別番号の設定は、
フレームバッファ１０３へ画素データを書き込む動画像
＃ｊが変化する度に、ＣＰＵ１０１あるいはビデオデー
タ源ユニット１０５〜１０８が行なう。
【００３４】そこで、動画像識別番号レジスタ１１０か
ら出力する動画像＃ｊの識別番号ｑを、書き込みを行な
うフレームバッファ１０３の画素位置に対応するビデオ
プレーンメモリ１０９の記憶位置にある動画像＃ｉの識
別番号ｐに比較している。
ら出力する動画像＃ｊの識別番号ｑを、書き込みを行な
うフレームバッファ１０３の画素位置に対応するビデオ
プレーンメモリ１０９の記憶位置にある動画像＃ｉの識
別番号ｐに比較している。
【００３５】そして、ｐ＝ｑで比較結果が一致を示すと
きには、制御回路１１２でフレームバッファの画素位置
に対する動画像＃ｊの書き込みを許可し、ｐ≠ｑで比較
結果が不一致を示す時には、制御回路１１２でフレーム
バッファの画素位置に対する動画像＃ｊの書き込みを禁
止している。
きには、制御回路１１２でフレームバッファの画素位置
に対する動画像＃ｊの書き込みを許可し、ｐ≠ｑで比較
結果が不一致を示す時には、制御回路１１２でフレーム
バッファの画素位置に対する動画像＃ｊの書き込みを禁
止している。
【００３６】上記の比較器１１１による比較をデータバ
ッファに格納されているすべての画素に対して行ない、
比較結果が一致を示す画素が一つ以上あった場合には、
データバッファ１０２の全画素を各々の比較結果に従
い、同時にフレームバッファ１０３に書き込む。比較結
果が一致を示す画素が一つもなかった場合には、データ
バッファ１０２の内容をフレームバッファ１０３に書き
込まずに、データバッファ１０２をクリアし、次の画素
データの入力に備える。
ッファに格納されているすべての画素に対して行ない、
比較結果が一致を示す画素が一つ以上あった場合には、
データバッファ１０２の全画素を各々の比較結果に従
い、同時にフレームバッファ１０３に書き込む。比較結
果が一致を示す画素が一つもなかった場合には、データ
バッファ１０２の内容をフレームバッファ１０３に書き
込まずに、データバッファ１０２をクリアし、次の画素
データの入力に備える。
【００３７】
【発明の効果】以上説明したように、本発明の複数動画
像表示装置は、ビデオデータ源が動画像の画面上での表
示形状を意識せずに動画像の全体像を描画するだけで、
単一のフレームバッファで複数の動画像を表示できるた
めに、動画像データ源としてＣＰＵを用いる場合には処
理の負担が減り、専用装置を用いる場合にはハードウェ
ア量が削減できるという結果を有する。さらに、本発明
では、データバッファによるバッファリングを用いてい
るため、フレームバッファに複数の画素データを同時に
書き込む際に、書き込むすべての画素が不可視の状態の
ときには、フレームバッファへの書き込みサイクルを発
生させないため、動画像同士やグラフィックスとの重な
りがある場合には、書き込み時間が短くなり、効率が良
くなるという効果を有する。
像表示装置は、ビデオデータ源が動画像の画面上での表
示形状を意識せずに動画像の全体像を描画するだけで、
単一のフレームバッファで複数の動画像を表示できるた
めに、動画像データ源としてＣＰＵを用いる場合には処
理の負担が減り、専用装置を用いる場合にはハードウェ
ア量が削減できるという結果を有する。さらに、本発明
では、データバッファによるバッファリングを用いてい
るため、フレームバッファに複数の画素データを同時に
書き込む際に、書き込むすべての画素が不可視の状態の
ときには、フレームバッファへの書き込みサイクルを発
生させないため、動画像同士やグラフィックスとの重な
りがある場合には、書き込み時間が短くなり、効率が良
くなるという効果を有する。
【００３８】また、本発明の複数動画像表示装置は、動
画像識別番号レジスタの内容を特定の整数値（例えば、
０）とすることで、通常のフレームバッファとしても使
用することができるため、ＣＰＵが動画像以外のグラフ
ィックスを従来と同じ方法で描画することもできるとと
もに、ビデオプレーンメモリの１画素分当たりのビット
数をｋとして、同時に表示できる動画像の最大個数を２
k −１まで自由に表示できるという効果を有している。
画像識別番号レジスタの内容を特定の整数値（例えば、
０）とすることで、通常のフレームバッファとしても使
用することができるため、ＣＰＵが動画像以外のグラフ
ィックスを従来と同じ方法で描画することもできるとと
もに、ビデオプレーンメモリの１画素分当たりのビット
数をｋとして、同時に表示できる動画像の最大個数を２
k −１まで自由に表示できるという効果を有している。
【００３９】さらに、本発明の複数動画像表示装置は、
フレームバッファの任意の１画素において互いに重なり
合う動画像の個数が２k −１以下であるという条件を満
たしていれば、同時に表示できる動画像の個数には制限
を有しないという効果を有している。
フレームバッファの任意の１画素において互いに重なり
合う動画像の個数が２k −１以下であるという条件を満
たしていれば、同時に表示できる動画像の個数には制限
を有しないという効果を有している。
【図１】本発明の実施例のブロック図。
【図２】本発明の動画像と動画像識別番号の関係図。
【図３】本発明の動画像と動画像識別番号の関係図。
【図４】従来の複数の動画像表示機能を備えるフレーム
バッファ装置のブロック図。
バッファ装置のブロック図。
【図５】データバッファからフレームバッファへのデー
タ書き込みの一例を示す図。
タ書き込みの一例を示す図。
１０１ ＣＰＵ １０２ データバッファ １０３ フレームバッファ １０４ ディスプレイ １０５〜１０８ ビットデータ源ユニット １０９ ビットプレーンメモリ １１０ 動画像識別番号レジスタ １１１ 比較器 １１２ 制御回路 １０ ビデオ信号切替回路 １１ ビデオ信号切替制御部 １２−１〜１２−３ フレームバッファ １３ ディスプレイ １４−１〜１４−３ ビデオデータ源ユニット
Claims (3)
- 【請求項１】動画像を含んだ画面の表示を行なうために
表示イメージ情報を保持するフレームバッファと、 前記フレームバッファの表示領域の各画素位置に対応し
た各記憶位置に前記フレームバッファの各画素位置に取
込むべき動画像の第１の識別番号を保持するビデオプレ
ーンメモリと、 画素データの入力に対して前記フレームバッファの前段
に位置し、前記フレームバッファに同時に書き込むこと
ができる画素数分の容量を持ち、画素データを一時的に
保持するデータバッファと、 前記フレームバッファへ画素データを書き込む対象とな
る動画像の第２の識別番号を保持する動画像識別番号レ
ジスタと、 前記第１の識別番号と前記第２の識別番号とを前記デー
タバッファに格納されている複数画素分比較し、各々の
比較結果を出力する比較器と、 前記比較器の各々の比較結果に基づき、各々の画素の前
記フレームバッファに対するデータ書き込みを、画素毎
に一致のときは許可し、不一致のときは禁止して、複数
の画素のデータ書き込みを同時に行なうとともに、前記
比較器の出力する比較結果がすべて不一致を示すときに
はフレームバッファへのデータ書き込みをキャンセルす
る制御を行なう制御回路とを備えることを特徴とする複
数動画像表示装置。 - 【請求項２】請求項１記載の複数動画像表示装置におい
て、 前記第１及び第２の識別番号として、動画像毎に異なる
整数値を割つけ、前記ビデオプレーンメモリの記憶位置
のそれぞれに、前記フレームバッファの対応する画素位
置のそれぞれで描画されるべき動画像の前記第１の識別
番号を記憶し、 前記フレームバッファの各画素位置に対する動画像の書
き込みに先だって、動画像の画素を提供するビデオデー
タ源ユニットを示す動画像の前記第２の識別番号を前記
動画像識別番号レジスタに設定し、 前記第２の識別番号と、前記データバッファに格納され
ているすべての画素について、書き込みを行なう前記フ
レームバッファの画素位置に対応する前記ビデオプレー
ンメモリの記憶位置にある動画像の前記第１の識別番号
とを比較し、 比較結果が一致を示す時には、前記制御回路で前記フレ
ームバッファの画素位置に対する動画像の書き込みを許
可し、 比較結果が不一致を示す時には、前記制御回路で前記フ
レームバッファの画素位置に対する動画像の書き込みを
禁止し、 前記第２の識別番号が特定の整数値であるときは、前記
制御回路で前記フレームバッファへの動画像の書き込み
を常に許可し、 前記データバッファに格納されている画素のうち、前記
比較器による比較結果が一致を示す画素が１つ以上あっ
た場合には、データバッファに格納されている複数画素
を書き込みが許可されている画素についてのみ同時にフ
レームバッファへ書き込み、 前記データバッファに格納されているすべての画素につ
いて、前記比較器による比較結果が不一致であった場合
には、データバッファに格納されている複数画素のフレ
ームバッファへの書き込みサイクルを発生させないこと
を特徴とする請求項１に記載の複数動画像表示装置。 - 【請求項３】前記第１及び第２の識別番号として、表示
位置の一部が互いに重なり合う動画像の各々に対して
は、各々異なる整数値を割つけると共に、表示位置が重
なりあわない動画像の各々に対しては、同一の整数値も
含む整数値を割つけることを特徴とする請求項２に記載
の複数動画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265017A JPH08123401A (ja) | 1994-10-28 | 1994-10-28 | 複数動画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6265017A JPH08123401A (ja) | 1994-10-28 | 1994-10-28 | 複数動画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08123401A true JPH08123401A (ja) | 1996-05-17 |
Family
ID=17411429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6265017A Pending JPH08123401A (ja) | 1994-10-28 | 1994-10-28 | 複数動画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08123401A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103366717A (zh) * | 2012-08-01 | 2013-10-23 | 京东方科技集团股份有限公司 | 显示方法、装置及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128095A (ja) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | メモリ書込回路 |
| JPH02184898A (ja) * | 1989-01-11 | 1990-07-19 | Aisin Seiki Co Ltd | 音声入力方法及び装置 |
| JPH06266331A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 複数動画像表示装置 |
-
1994
- 1994-10-28 JP JP6265017A patent/JPH08123401A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128095A (ja) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | メモリ書込回路 |
| JPH02184898A (ja) * | 1989-01-11 | 1990-07-19 | Aisin Seiki Co Ltd | 音声入力方法及び装置 |
| JPH06266331A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 複数動画像表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103366717A (zh) * | 2012-08-01 | 2013-10-23 | 京东方科技集团股份有限公司 | 显示方法、装置及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914606B2 (en) | Video output controller and video card | |
| US5301272A (en) | Method and apparatus for address space aliasing to identify pixel types | |
| EP0132562A2 (en) | Composite display system | |
| US20080030510A1 (en) | Multi-GPU rendering system | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| EP0553549A1 (en) | Architecture for transferring pixel streams | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| US10412320B1 (en) | Method and system for switching display from first video source to second video source | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| US20060055626A1 (en) | Dual screen display using one digital data output | |
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| US20030222882A1 (en) | Method and apparatus for fetching pixel data from memory | |
| JPH08123401A (ja) | 複数動画像表示装置 | |
| JP3422453B2 (ja) | 画像表示処理装置 | |
| EP0513451A1 (en) | Memory device | |
| JPH0683977A (ja) | 描画方式 | |
| US6788348B1 (en) | Method and system for processing digital images | |
| JPH06266331A (ja) | 複数動画像表示装置 | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JPH0764524A (ja) | 画像表示装置 | |
| EP1115104A1 (en) | Image processor and image display | |
| WO2017104084A1 (ja) | データ処理装置、データ処理方法及びデータ処理プログラム | |
| JP3019543B2 (ja) | 画像表示システム | |
| GB2202718A (en) | Display adapter | |
| JPS61290486A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970812 |