JPH0812845B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0812845B2 JPH0812845B2 JP8569089A JP8569089A JPH0812845B2 JP H0812845 B2 JPH0812845 B2 JP H0812845B2 JP 8569089 A JP8569089 A JP 8569089A JP 8569089 A JP8569089 A JP 8569089A JP H0812845 B2 JPH0812845 B2 JP H0812845B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- protective insulating
- film
- final protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 150000003949 imides Chemical class 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 description 19
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に、配線上の最終
保護用絶縁膜の製造方法に関するものである。
保護用絶縁膜の製造方法に関するものである。
（従来の技術） 従来、Al配線上の最終保護用絶縁膜の形成方法は、第
２図に示すような構成であった。
２図に示すような構成であった。
第２図において、１は半導体基板、２は絶縁膜、３は
Al配線、４は第１の最終保護用絶縁膜、５はボイドを示
す。すなわち、第２図のように、まず半導体基板１の表
面に絶縁膜２を形成した後、Al配線３を形成する。次に
シランとアンモニアを原料ガスとして、プラズマ気相成
長（CVD）法により、8000〜10000Åのシリコンナイトラ
イド膜を蒸着し、第１の最終保護用絶縁膜４を形成す
る。
Al配線、４は第１の最終保護用絶縁膜、５はボイドを示
す。すなわち、第２図のように、まず半導体基板１の表
面に絶縁膜２を形成した後、Al配線３を形成する。次に
シランとアンモニアを原料ガスとして、プラズマ気相成
長（CVD）法により、8000〜10000Åのシリコンナイトラ
イド膜を蒸着し、第１の最終保護用絶縁膜４を形成す
る。
（発明が解決しようとする課題） このような従来の方法では、Al配線３の上部の第１の
最終保護用絶縁膜４がオーバーハングになり、Al配線間
隔が１μｍ以下になるとオーバーハングの上部同士がつ
ながるため第１の最終保護用絶縁膜４中にボイド５が発
生し、コンタミネーションをトラップし、その結果、配
線の信頼性を低下させるという問題があった。また、第
１の最終保護用絶縁膜４であるシリコンナイトライド膜
は、膜応力が著しく大きく、Al配線３のストレスマイグ
レーションを増大させ、Al配線３を断線させるという問
題もあった。
最終保護用絶縁膜４がオーバーハングになり、Al配線間
隔が１μｍ以下になるとオーバーハングの上部同士がつ
ながるため第１の最終保護用絶縁膜４中にボイド５が発
生し、コンタミネーションをトラップし、その結果、配
線の信頼性を低下させるという問題があった。また、第
１の最終保護用絶縁膜４であるシリコンナイトライド膜
は、膜応力が著しく大きく、Al配線３のストレスマイグ
レーションを増大させ、Al配線３を断線させるという問
題もあった。
本発明はこのような課題を解決するもので、Al配線３
上の最終保護用絶縁膜中でのボイドの発生を防止すると
共に、Al配線のストレスマイグレーションによる断線不
良を抑制できる半導体装置の製造方法を提供することを
目的とするものである。
上の最終保護用絶縁膜中でのボイドの発生を防止すると
共に、Al配線のストレスマイグレーションによる断線不
良を抑制できる半導体装置の製造方法を提供することを
目的とするものである。
（課題を解決するための手段） 本発明は上記目的を達成するために、半導体基板の絶
縁膜上に形成された［（ｔ−（C4H9O）2SiNH2］2NH（ビ
スジターシャリブトキシアミノシランイミド）を原料と
して、減圧下でプラズマCVD法または光CVD法により、シ
リコンオキシナイトライド膜を形成する工程を具備する
ものである。
縁膜上に形成された［（ｔ−（C4H9O）2SiNH2］2NH（ビ
スジターシャリブトキシアミノシランイミド）を原料と
して、減圧下でプラズマCVD法または光CVD法により、シ
リコンオキシナイトライド膜を形成する工程を具備する
ものである。
（作 用） したがって、本発明では、原料ガスとして、分子中に
アルコキシ基を有するビスジターシャリブトキシアミノ
シランイミドを用いているため、表面反応が支配的であ
り、TEOS（テトラエトキシシラン）と同様にAl配線上に
形成される最終保護用絶縁膜の段差被覆性は著しく向上
し、Al配線間隔が１μｍ以下となってもオーバーハング
を防止でき、その結果、最終保護用絶縁膜中でのボイド
の発生を抑制でき、またビスジターシャリブトキシアミ
ノシランイミドは、分子中にＯ−Si−Ｎ結合をもつため
最終保護用絶縁膜はシリコンオキシナイトライド膜とな
り膜応力を著しく低減でき、Al配線のストレスマイグレ
ーションによる断線不良を抑制できる。
アルコキシ基を有するビスジターシャリブトキシアミノ
シランイミドを用いているため、表面反応が支配的であ
り、TEOS（テトラエトキシシラン）と同様にAl配線上に
形成される最終保護用絶縁膜の段差被覆性は著しく向上
し、Al配線間隔が１μｍ以下となってもオーバーハング
を防止でき、その結果、最終保護用絶縁膜中でのボイド
の発生を抑制でき、またビスジターシャリブトキシアミ
ノシランイミドは、分子中にＯ−Si−Ｎ結合をもつため
最終保護用絶縁膜はシリコンオキシナイトライド膜とな
り膜応力を著しく低減でき、Al配線のストレスマイグレ
ーションによる断線不良を抑制できる。
（実施例） 第１図は本発明の一実施例における保護用絶縁膜形成
の構成断面を示した図である。第１図において、まず半
導体基板１の表面に絶縁膜２を形成した後、Al配線３を
形成する。次に、原料ガスとして、［（ｔ−（C4H9O）2
SiNH2］2NH（ビスジターシャリブトキシアミノシランイ
ミド）を用いて、プラズマCVD法により反応圧力10〜20T
orr、成長温度350〜400℃にて、屈折率が1.70〜1.80
で、膜の圧縮応力が３〜８×108dyne/cm2のシリコンオ
キシナイトライド膜を8000〜10000Å程度成長して、膜
中にボイドの発生しない第２の最終保護用絶縁膜６を形
成する。
の構成断面を示した図である。第１図において、まず半
導体基板１の表面に絶縁膜２を形成した後、Al配線３を
形成する。次に、原料ガスとして、［（ｔ−（C4H9O）2
SiNH2］2NH（ビスジターシャリブトキシアミノシランイ
ミド）を用いて、プラズマCVD法により反応圧力10〜20T
orr、成長温度350〜400℃にて、屈折率が1.70〜1.80
で、膜の圧縮応力が３〜８×108dyne/cm2のシリコンオ
キシナイトライド膜を8000〜10000Å程度成長して、膜
中にボイドの発生しない第２の最終保護用絶縁膜６を形
成する。
（発明の効果） 上記実施例より明らかなように、本発明によれば、Al
配線上に形成される最終保護用絶縁膜の段差被覆性は著
しく向上し、Al配線間隔が１μｍ以下となってもオーバ
ーハングを防止でき、その結果、最終保護用絶縁膜中で
のボイドの発生を抑制できるだけでなく、最終保護用絶
縁膜をシリコンオキシナイトライド膜とすることにより
膜応力を著しく低減でき、Al配線のストレスマイグレー
ションによる断線不良を抑制でき、配線の信頼性を著し
く向上させる効果が得られ、所望の特性の半導体装置を
提供することができる。
配線上に形成される最終保護用絶縁膜の段差被覆性は著
しく向上し、Al配線間隔が１μｍ以下となってもオーバ
ーハングを防止でき、その結果、最終保護用絶縁膜中で
のボイドの発生を抑制できるだけでなく、最終保護用絶
縁膜をシリコンオキシナイトライド膜とすることにより
膜応力を著しく低減でき、Al配線のストレスマイグレー
ションによる断線不良を抑制でき、配線の信頼性を著し
く向上させる効果が得られ、所望の特性の半導体装置を
提供することができる。
第１図は本発明の一実施例における保護用絶縁膜形成の
構成断面図、第２図は従来例の保護用絶縁膜形成の構成
断面図である。 １……半導体基板、２……絶縁膜、３……Al配線、４…
…第１の最終保護用絶縁膜、５……ボイド、６……第２
の最終保護用絶縁膜。
構成断面図、第２図は従来例の保護用絶縁膜形成の構成
断面図である。 １……半導体基板、２……絶縁膜、３……Al配線、４…
…第１の最終保護用絶縁膜、５……ボイド、６……第２
の最終保護用絶縁膜。
Claims (1)
- 【請求項１】半導体基板の絶縁膜上に形成された配線上
に、［（ｔ−（C4H9O）2SiNH2］2NH（ビスジターシャリ
ブトキシアミノシランイミド）を原料として、減圧下で
プラズマCVD法または光CVD法により、シリコンオキシナ
イトライド膜を形成する工程を具備することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8569089A JPH0812845B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8569089A JPH0812845B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265242A JPH02265242A (ja) | 1990-10-30 |
| JPH0812845B2 true JPH0812845B2 (ja) | 1996-02-07 |
Family
ID=13865840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8569089A Expired - Fee Related JPH0812845B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812845B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5785325B2 (ja) | 2011-06-03 | 2015-09-30 | エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 炭素ドープケイ素含有膜を堆積するための組成物及び方法 |
| US12518963B2 (en) | 2017-03-29 | 2026-01-06 | Dnf Co., Ltd. | Composition for depositing silicon-containing thin film and method for manufacturing silicon-containing thin film using the same |
| WO2018182318A1 (en) * | 2017-03-29 | 2018-10-04 | Dnf Co., Ltd. | Composition for depositing silicon-containing thin film and method for manufacturing silicon-containing thin film using the same |
-
1989
- 1989-04-06 JP JP8569089A patent/JPH0812845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02265242A (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH0328178A (ja) | セラミック部品の接合方法及び接合セラミック構造物 | |
| JPH0812845B2 (ja) | 半導体装置の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| JPS6150378B2 (ja) | ||
| JPS6234152B2 (ja) | ||
| JPH0750738B2 (ja) | 半導体装置 | |
| JPS62193265A (ja) | 半導体装置の製造方法 | |
| JPH05234990A (ja) | 半導体装置 | |
| US6949448B2 (en) | Local oxidation of silicon (LOCOS) method employing graded oxidation mask | |
| JPH04361555A (ja) | 半導体基板 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPS63232349A (ja) | 半導体装置の製造方法 | |
| JPH0756880B2 (ja) | 半導体装置の製造方法 | |
| JPH08227885A (ja) | 半導体装置の製造方法 | |
| JP3368445B2 (ja) | 半導体装置の製造方法 | |
| JPS6356704B2 (ja) | ||
| JP3206944B2 (ja) | 半導体装置 | |
| JPS6376352A (ja) | 半導体装置の製造方法 | |
| JPH0974055A (ja) | 複合半導体基板 | |
| JP3092251B2 (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) | ||
| JPH05218016A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |