JPH0812860B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0812860B2 JPH0812860B2 JP1186781A JP18678189A JPH0812860B2 JP H0812860 B2 JPH0812860 B2 JP H0812860B2 JP 1186781 A JP1186781 A JP 1186781A JP 18678189 A JP18678189 A JP 18678189A JP H0812860 B2 JPH0812860 B2 JP H0812860B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- insulating film
- etching
- semiconductor device
- taper angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体製造装置の製造工程の例えばシリコ
ン酸化膜のエッチングプロセスにおいて、エッチング断
面がテーパを有するようにする半導体装置の製造方法に
関する。
ン酸化膜のエッチングプロセスにおいて、エッチング断
面がテーパを有するようにする半導体装置の製造方法に
関する。
（ロ）従来の技術 従来、エッチング断面がテーパを有するようにするエ
ッチング方法所謂テーパエッチング方法の一つとして、
第２図Ａ乃至第２図Ｄに示すように、シリコン酸化膜
（１）にエッチングマスク（２）を被着する前に、シリ
コン酸化膜表面に四塩化炭素、フレオンガス等のハロゲ
ン化炭素ガス又はこれらのハロゲン化炭素ガスを含んだ
混合ガスのガスプラズマ（３）によって表面処理を施す
ことによりエッチング時にテーパを得る方法がある。
（例えば、特開昭58−31533号公報） （ハ）発明が解決しようとする課題 しかしながら、この方法は被加工膜全面にプラズマ処
理を処すので、テーパ角（第２図Ｄの図示θ）が20゜以
下と大き過ぎてしまう。微細化と信頼性の点で望まれる
テーパ角は大体40〜50゜なので、従来手法は微細化を損
なう。また、サイドエッチが大きいのでアンダーカット
（第２図Ｃの図示ｘ）量も大きく、これが微細化を妨げ
るもう１つの要因となる。さらに、シリコン酸化膜
（１）とエッチングマスク（２）との密着性が低過ぎる
為エッチング加工精度が悪く、エッチングマスク（２）
の被着前に密着性を向上させる処理を必要とする。
ッチング方法所謂テーパエッチング方法の一つとして、
第２図Ａ乃至第２図Ｄに示すように、シリコン酸化膜
（１）にエッチングマスク（２）を被着する前に、シリ
コン酸化膜表面に四塩化炭素、フレオンガス等のハロゲ
ン化炭素ガス又はこれらのハロゲン化炭素ガスを含んだ
混合ガスのガスプラズマ（３）によって表面処理を施す
ことによりエッチング時にテーパを得る方法がある。
（例えば、特開昭58−31533号公報） （ハ）発明が解決しようとする課題 しかしながら、この方法は被加工膜全面にプラズマ処
理を処すので、テーパ角（第２図Ｄの図示θ）が20゜以
下と大き過ぎてしまう。微細化と信頼性の点で望まれる
テーパ角は大体40〜50゜なので、従来手法は微細化を損
なう。また、サイドエッチが大きいのでアンダーカット
（第２図Ｃの図示ｘ）量も大きく、これが微細化を妨げ
るもう１つの要因となる。さらに、シリコン酸化膜
（１）とエッチングマスク（２）との密着性が低過ぎる
為エッチング加工精度が悪く、エッチングマスク（２）
の被着前に密着性を向上させる処理を必要とする。
（ニ）課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、被加
工物表面にエッチングマスクを形成し、該エッチングマ
スクで覆われない被加工物表面だけをガスプラズマで処
理することにより、適切なテーパ角が安定して得られる
テーパエッチング方法を提供するものである。
工物表面にエッチングマスクを形成し、該エッチングマ
スクで覆われない被加工物表面だけをガスプラズマで処
理することにより、適切なテーパ角が安定して得られる
テーパエッチング方法を提供するものである。
（ホ）作 用 本発明によれば、被加工膜表面に選択的にガスプラズ
マ処理を処すので、処理を受ける範囲がコンタクトホー
ルを開けようとする限られた範囲に限定される。ガスプ
ラズマ処理を処すと、ガスとの反応により被加工物表面
にフッ酸リッチの状態の層が形成され、これがサイドエ
ッチを助長して処理をしない場合よりテーパ角を緩やか
にする要因と考えられるので、上記処理範囲を限定する
ことにより、40〜50゜の適切なテーパ角が得られる。
マ処理を処すので、処理を受ける範囲がコンタクトホー
ルを開けようとする限られた範囲に限定される。ガスプ
ラズマ処理を処すと、ガスとの反応により被加工物表面
にフッ酸リッチの状態の層が形成され、これがサイドエ
ッチを助長して処理をしない場合よりテーパ角を緩やか
にする要因と考えられるので、上記処理範囲を限定する
ことにより、40〜50゜の適切なテーパ角が得られる。
（ヘ）実施例 以下に本発明の一実施例を図面を参照して詳細に説明
する。本実施例は基板（11）上に表面保護として用いら
れた絶縁膜（12）にコンタクトホール（13）を形成する
例である。
する。本実施例は基板（11）上に表面保護として用いら
れた絶縁膜（12）にコンタクトホール（13）を形成する
例である。
先ず第１図Ａに示すように、バイポーラ型トランジス
タ、MOS型トランジスタ、非線形素子等の半導体素子の
形成が終了したシリコン半導体基板（11）の表面に直接
又は熱酸化膜を介して絶縁膜（12）を堆積する。絶縁膜
としては、常圧又は減圧CVD法により得たPSG（リンシリ
ケートグラス）、BPSG（ボロン・リンシリケートグラ
ス）が用いられ設計に従って例えば膜厚１μ厚に堆積す
る。
タ、MOS型トランジスタ、非線形素子等の半導体素子の
形成が終了したシリコン半導体基板（11）の表面に直接
又は熱酸化膜を介して絶縁膜（12）を堆積する。絶縁膜
としては、常圧又は減圧CVD法により得たPSG（リンシリ
ケートグラス）、BPSG（ボロン・リンシリケートグラ
ス）が用いられ設計に従って例えば膜厚１μ厚に堆積す
る。
絶縁膜（12）の表面にはネガ又はポジ型ホトレジスト
のスピンオン、ソフトベーク、露光、現像そして120
℃、約20分間のハードベークを経て所望形状の開口部を
有するレジスト膜（14）が形成される。
のスピンオン、ソフトベーク、露光、現像そして120
℃、約20分間のハードベークを経て所望形状の開口部を
有するレジスト膜（14）が形成される。
次に第１図Ｂに示すように、CDE（Chemical Dry Etch
ing）装置等により0.4Torr,150WでCF4又はCF4＋O2ガス
をプラズマ化し、該プラズマ雰囲気内（15）で絶縁膜
（12）の露出部分に等方モードで約２分間の表面処理を
与える。シリコン酸化膜（SiO2）に対するCF4プラズマ
ガスはエッチング反応を殆ど示さないので、絶縁膜（1
2）は除去されない。あっても数十〜100Åと極く僅かで
ある。そして、プラズマ表面処理によって活性ラジカル
Ｆ＊が絶縁膜（12）表面と反応し、SiO2にとってはエッ
チャントとなるフッ酸リッチの状態の層（16）を形成す
ると考えられている。しかも、この層（16）は表面処理
時間に対応して徐々に絶縁膜（12）とレジスト膜（14）
との界面に拡大されると考えられている。
ing）装置等により0.4Torr,150WでCF4又はCF4＋O2ガス
をプラズマ化し、該プラズマ雰囲気内（15）で絶縁膜
（12）の露出部分に等方モードで約２分間の表面処理を
与える。シリコン酸化膜（SiO2）に対するCF4プラズマ
ガスはエッチング反応を殆ど示さないので、絶縁膜（1
2）は除去されない。あっても数十〜100Åと極く僅かで
ある。そして、プラズマ表面処理によって活性ラジカル
Ｆ＊が絶縁膜（12）表面と反応し、SiO2にとってはエッ
チャントとなるフッ酸リッチの状態の層（16）を形成す
ると考えられている。しかも、この層（16）は表面処理
時間に対応して徐々に絶縁膜（12）とレジスト膜（14）
との界面に拡大されると考えられている。
次に第１図Ｃに示すように、基板（11）をプラズマ雰
囲気（15）中から取り出し、レジスト膜（14）をマスク
として絶縁膜（12）を等方エッチングすることにより側
壁が傾斜したコンタクト孔（13）を形成する。エッチン
グ液としては、例えば弗化アンモニウム（NH4F）と弗酸
（HF）との緩衝液等を用いる。
囲気（15）中から取り出し、レジスト膜（14）をマスク
として絶縁膜（12）を等方エッチングすることにより側
壁が傾斜したコンタクト孔（13）を形成する。エッチン
グ液としては、例えば弗化アンモニウム（NH4F）と弗酸
（HF）との緩衝液等を用いる。
そして、第１図Ｄに示すように硫酸でレジスト膜（1
4）を除去する。その後コンタクト孔（13）を介して基
板（11）表面又は基板（11）表面に形成した図示せぬ不
純物領域とコンタクトする電極の形成工程に移行する。
4）を除去する。その後コンタクト孔（13）を介して基
板（11）表面又は基板（11）表面に形成した図示せぬ不
純物領域とコンタクトする電極の形成工程に移行する。
上記実施例によれば、絶縁膜（12）の不純物ドープ量
によっても多少左右されるが、前記フッ酸リッチの状態
の層（16）がSiO2のサイドエッチを助長するので、第１
図Ｄに示した等方エッチング後の絶縁膜（12）には約40
゜のテーパ角（図示θ）が得られた。これは、絶縁膜
（12）全面に処理を処す従来手法がサイドエッチ量が多
過ぎて20゜以下のテーパ角しか得られないのに対し、本
発明は限られた範囲に表面処理を処すことにより、サイ
ドエッチ量を従来より少なくできる為である。そして、
表面処理の時間によって前記フッ酸リッチの状態層（1
6）が徐々に拡大するので、サイドエッチ量をコントロ
ールし、よってテーパ角の制御を行うことができる。し
かも、表面処理を行う時間によってテーパ角は緩やかに
変化するので、制御性に優れ高精度にコントロールでき
る。尚、プラズマ処理をしないで単なるウェットエッチ
ングのみでコンタクトホール（13）を形成した場合のテ
ーパ角は、大体60〜70゜である。
によっても多少左右されるが、前記フッ酸リッチの状態
の層（16）がSiO2のサイドエッチを助長するので、第１
図Ｄに示した等方エッチング後の絶縁膜（12）には約40
゜のテーパ角（図示θ）が得られた。これは、絶縁膜
（12）全面に処理を処す従来手法がサイドエッチ量が多
過ぎて20゜以下のテーパ角しか得られないのに対し、本
発明は限られた範囲に表面処理を処すことにより、サイ
ドエッチ量を従来より少なくできる為である。そして、
表面処理の時間によって前記フッ酸リッチの状態層（1
6）が徐々に拡大するので、サイドエッチ量をコントロ
ールし、よってテーパ角の制御を行うことができる。し
かも、表面処理を行う時間によってテーパ角は緩やかに
変化するので、制御性に優れ高精度にコントロールでき
る。尚、プラズマ処理をしないで単なるウェットエッチ
ングのみでコンタクトホール（13）を形成した場合のテ
ーパ角は、大体60〜70゜である。
さらに、本発明の方法によればテーパ角を40〜50゜の
適切な角度に制御できるので、第２図Ｃに示したアンダ
ーカット量ｘを小さくでき、微細化を妨げない。そして
さらに、絶縁膜（12）がレジスト膜（14）で覆われた状
態でプラズマ処理を行うので、絶縁膜（12）とレジスト
膜（14）との密着性に優れる他、絶縁膜（12）表面の汚
染も防止できる。
適切な角度に制御できるので、第２図Ｃに示したアンダ
ーカット量ｘを小さくでき、微細化を妨げない。そして
さらに、絶縁膜（12）がレジスト膜（14）で覆われた状
態でプラズマ処理を行うので、絶縁膜（12）とレジスト
膜（14）との密着性に優れる他、絶縁膜（12）表面の汚
染も防止できる。
上記実施例は基板（11）と1stAl間のコンタクトホー
ル（13）形成について説明したが、これが1stAlと2ndAl
との層間絶縁膜に形成するスルーホールに適用できるこ
とは明らかである。
ル（13）形成について説明したが、これが1stAlと2ndAl
との層間絶縁膜に形成するスルーホールに適用できるこ
とは明らかである。
（ト）発明の効果 以上に説明した通り、本発明によればレジスト膜（1
4）で選択的にプラズマ処理を与えるので、微細化およ
び絶縁膜（12）の表面保護効果、そして電極のステップ
カバレージにに対して最も適切なテーパ角が制御性良く
高精度に得られ、よって電極配線の信頼性に優れた高集
積度の半導体装置が得られる利点を有する。
4）で選択的にプラズマ処理を与えるので、微細化およ
び絶縁膜（12）の表面保護効果、そして電極のステップ
カバレージにに対して最も適切なテーパ角が制御性良く
高精度に得られ、よって電極配線の信頼性に優れた高集
積度の半導体装置が得られる利点を有する。
また、絶縁膜（12）表面をレジスト膜（14）で覆って
からプラズマ処理を処すので、絶縁膜（12）とレジスト
膜（14）との密着性を保てる他、絶縁膜（12）表面の汚
染を防止できるという利点をも有する。
からプラズマ処理を処すので、絶縁膜（12）とレジスト
膜（14）との密着性を保てる他、絶縁膜（12）表面の汚
染を防止できるという利点をも有する。
第１図Ａ乃至第１図Ｄは本発明の製造工程を説明する為
の断面図、第２図Ａ乃至第２図Ｄは従来の製造工程を説
明する為の断面図である。
の断面図、第２図Ａ乃至第２図Ｄは従来の製造工程を説
明する為の断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 Ｓ
Claims (2)
- 【請求項１】半導体基板の上を被覆する酸化膜の上に、
所定形状の開口部を有するネガ型のレジストマスクを形
成する工程と、 前記レジストマスクで覆われなかった前記酸化膜の表面
をガスプラズマで処理し、前記酸化膜の表面に沸酸リッ
チの層を形成する工程と、 ウェットエッチングにより前記酸化膜を貫通するコンタ
クトホールを形成する工程と、を具備することを特徴と
する半導体装置の製造方法。 - 【請求項２】前記ガスプラズマの雰囲気がハロゲン炭素
を主体とする雰囲気であることを特徴とする請求項第１
項記載の半導体基装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186781A JPH0812860B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186781A JPH0812860B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350825A JPH0350825A (ja) | 1991-03-05 |
| JPH0812860B2 true JPH0812860B2 (ja) | 1996-02-07 |
Family
ID=16194487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186781A Expired - Lifetime JPH0812860B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812860B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104143A (ja) * | 1982-12-07 | 1984-06-15 | Sony Corp | 配線の形成方法 |
| JPS6360531A (ja) * | 1986-08-30 | 1988-03-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-07-19 JP JP1186781A patent/JPH0812860B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350825A (ja) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| US6194294B1 (en) | Method of forming gate electrode in semiconductor device | |
| US6204547B1 (en) | Modified poly-buffered isolation | |
| JPH01304725A (ja) | ボーダのないコンタクトの窓を形成する方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP2854019B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2950857B2 (ja) | 半導体装置の製造方法 | |
| JPH0350825A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPH11186264A (ja) | 半導体装置の製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JPH03105916A (ja) | 半導体装置の製造方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH028451B2 (ja) | ||
| JPH04369854A (ja) | 半導体装置及びその製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| JPS61176114A (ja) | 半導体装置の製造方法 |