JPH0810681B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0810681B2 JPH0810681B2 JP24421389A JP24421389A JPH0810681B2 JP H0810681 B2 JPH0810681 B2 JP H0810681B2 JP 24421389 A JP24421389 A JP 24421389A JP 24421389 A JP24421389 A JP 24421389A JP H0810681 B2 JPH0810681 B2 JP H0810681B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- film
- silicide
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。
従来の半導体装置の製造方法において、シリコン層の
表面又はシリサイド層の表面を窒化する方法として、窒
素（N2）あるいはアンモニア（NH3）中で1000℃以上の
高温で熱処理する方法や、N2,NH3ガスのプラズマで窒化
する方法が行われてきた。
表面又はシリサイド層の表面を窒化する方法として、窒
素（N2）あるいはアンモニア（NH3）中で1000℃以上の
高温で熱処理する方法や、N2,NH3ガスのプラズマで窒化
する方法が行われてきた。
上述した従来の半導体装置の製造方法は、シリコン層
の表面あるいはシリサイド層の表面の窒化法は、窒化処
理の前に、フッ酸（HF）溶液中でシリコン層表面あるい
はシリサイド層表面に形成された自然形成の酸化シリコ
ン膜を除去しウェーハを乾燥した後に行っていた。しか
しながら、従来の方法では、フッ酸（HF）処理後の自然
酸化膜の形成は避け難くシリコン層表面に均一で安定な
窒化シリコン膜を形成することが非常に困難であるとい
う欠点がある。
の表面あるいはシリサイド層の表面の窒化法は、窒化処
理の前に、フッ酸（HF）溶液中でシリコン層表面あるい
はシリサイド層表面に形成された自然形成の酸化シリコ
ン膜を除去しウェーハを乾燥した後に行っていた。しか
しながら、従来の方法では、フッ酸（HF）処理後の自然
酸化膜の形成は避け難くシリコン層表面に均一で安定な
窒化シリコン膜を形成することが非常に困難であるとい
う欠点がある。
本発明の半導体装置の製造方法は、シリコン層又はシ
リサイド層の表面に設けた絶縁膜を選択的にエッチング
して開孔部を設ける工程と、前記開孔部に露出した前記
シリコン層又はシリサイド層の表面をハロゲン系化合物
で処理して前記シリコン層又はシリサイド層の表面に存
在するシリコン原子の結合手をハロゲン又はハロゲン化
合物で終端させる工程と、前記シリコン層又はシリサイ
ド層の表面を窒化処理して前記シリコン層又はシリサイ
ド層表面のハロゲン又はハロゲン化合物を窒素と置換し
て前記シリコン層又はシリサイド層の表面に窒化シリコ
ン膜を形成する工程とを含んで構成される。
リサイド層の表面に設けた絶縁膜を選択的にエッチング
して開孔部を設ける工程と、前記開孔部に露出した前記
シリコン層又はシリサイド層の表面をハロゲン系化合物
で処理して前記シリコン層又はシリサイド層の表面に存
在するシリコン原子の結合手をハロゲン又はハロゲン化
合物で終端させる工程と、前記シリコン層又はシリサイ
ド層の表面を窒化処理して前記シリコン層又はシリサイ
ド層表面のハロゲン又はハロゲン化合物を窒素と置換し
て前記シリコン層又はシリサイド層の表面に窒化シリコ
ン膜を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ）は、本発明の第１の実施例を説
明するための工程順に示した半導体チップの断面図であ
る。
明するための工程順に示した半導体チップの断面図であ
る。
第１図（ａ）に示すように、シリコン基板１の上にリ
ン・珪酸ガラス膜（如何PSG膜と記す）を0.5μｍの厚さ
に堆積した後、ポジ型フォトレジスト膜３を塗布して写
真蝕刻法によりコンタクト孔形成用の１μｍ×１μｍの
パターンを設け、次に、フォトレジスト膜３をマスクと
してPSG膜２をCF4/H2ガスを用いたドライエッチング法
で除去し、開孔部４を形成する。
ン・珪酸ガラス膜（如何PSG膜と記す）を0.5μｍの厚さ
に堆積した後、ポジ型フォトレジスト膜３を塗布して写
真蝕刻法によりコンタクト孔形成用の１μｍ×１μｍの
パターンを設け、次に、フォトレジスト膜３をマスクと
してPSG膜２をCF4/H2ガスを用いたドライエッチング法
で除去し、開孔部４を形成する。
次に、第１図（ｂ）に示すように、フォトレジスト膜
３を除去し、開孔部４内に露出したシリコン基板１の表
面を温度30℃の大気圧下のフッ化水素（HF）ガス中で30
秒間処理する。このとき、開孔部４内に露出したシリコ
ン基板１の表面は、フッ素（Ｆ）とを結合し、0.5nm程
度の厚さのSiFX層５が形成される。
３を除去し、開孔部４内に露出したシリコン基板１の表
面を温度30℃の大気圧下のフッ化水素（HF）ガス中で30
秒間処理する。このとき、開孔部４内に露出したシリコ
ン基板１の表面は、フッ素（Ｆ）とを結合し、0.5nm程
度の厚さのSiFX層５が形成される。
次に、第１図（ｃ）に示すように、アンモニア（N
H3）ガスのプラズマ中で600℃の温度で窒化処理を行
う。600℃程度の温度でＦはシリコン基板１の表面より
解離し、Ｆの抜けたシリコン基板１の表面は、容易にプ
ラズマ励起された窒素をとらえ、シリコン基板１の表面
に0.5nmの厚さの均一な窒化シリコン膜６が形成され
る。
H3）ガスのプラズマ中で600℃の温度で窒化処理を行
う。600℃程度の温度でＦはシリコン基板１の表面より
解離し、Ｆの抜けたシリコン基板１の表面は、容易にプ
ラズマ励起された窒素をとらえ、シリコン基板１の表面
に0.5nmの厚さの均一な窒化シリコン膜６が形成され
る。
次に、第１図（ｄ）に示すように、850℃のH2−O2中
でPSG膜２をリフローして開孔部の鋭角な上端部を平滑
化する。このとき、開孔部４のシリコン基板１の表面
は、窒化シリコン膜６で保護されているのでPSG膜２を
平滑化するための850℃のH2−O2処理で酸化されること
がない。
でPSG膜２をリフローして開孔部の鋭角な上端部を平滑
化する。このとき、開孔部４のシリコン基板１の表面
は、窒化シリコン膜６で保護されているのでPSG膜２を
平滑化するための850℃のH2−O2処理で酸化されること
がない。
次に、第１図（ｅ）に示すように、CF4/H2のドライエ
ッチングで、窒化シリコン膜６を除去する。
ッチングで、窒化シリコン膜６を除去する。
次に、第１図（ｆ）に示すように開孔部４を含む表面
にアルミニウム膜７をスパッタ法により堆積してシリコ
ン基板１とを接続する電極を形成する。
にアルミニウム膜７をスパッタ法により堆積してシリコ
ン基板１とを接続する電極を形成する。
ここで、開孔部４のシリコン基板１の表面に存在する
シリコン原子の結合手をＦの代りにCl等のハロゲンある
いはNF2やBF等のハロゲン化物で終端させても良い。又
窒化処理はプラズマ励起法の代りに熱的励起法又は光励
起法を用いてもよい。また、シリコン層の代りにシリサ
イド層を用いても良い。
シリコン原子の結合手をＦの代りにCl等のハロゲンある
いはNF2やBF等のハロゲン化物で終端させても良い。又
窒化処理はプラズマ励起法の代りに熱的励起法又は光励
起法を用いてもよい。また、シリコン層の代りにシリサ
イド層を用いても良い。
第２図は、本発明の第２の実施例の断面図である。
この実施例では、多結晶シリコン層と硅化モリブデン
層からなるゲート電極を有するｎチャネルMOSトランジ
スタに本発明を適用した場合である。
層からなるゲート電極を有するｎチャネルMOSトランジ
スタに本発明を適用した場合である。
第２図に示すように、ゲート電極を構成する多結晶シ
リコン層13と硅化モリブデン層14の膜厚は各々0.2μｍ
である。このトランジスタのゲート酸化膜12は膜厚が20
nmであり、ソース・ドレイン用のn+型拡散層15は、比抵
抗１Ω・cmのｐ型シリコン基板11中にヒ素イオンを加速
エネルギー50keV,ドーズ量１×1016cm-2でイオン注入し
て形成されている。ゲート電極を含む表面に堆積した膜
厚0.5μｍのPSG膜19にコンタクト用の開孔部16を設けた
後、第１図（ｂ）〜（ｃ）に示した第１の実施例と同様
の工程で開孔部16に露出した硅化モリブデン層14の表面
を400℃で窒化する。次に、窒化処理後、膜厚１μｍの
アルミニウム電極配線18を選択的に設けてゲート電極と
接続する。
リコン層13と硅化モリブデン層14の膜厚は各々0.2μｍ
である。このトランジスタのゲート酸化膜12は膜厚が20
nmであり、ソース・ドレイン用のn+型拡散層15は、比抵
抗１Ω・cmのｐ型シリコン基板11中にヒ素イオンを加速
エネルギー50keV,ドーズ量１×1016cm-2でイオン注入し
て形成されている。ゲート電極を含む表面に堆積した膜
厚0.5μｍのPSG膜19にコンタクト用の開孔部16を設けた
後、第１図（ｂ）〜（ｃ）に示した第１の実施例と同様
の工程で開孔部16に露出した硅化モリブデン層14の表面
を400℃で窒化する。次に、窒化処理後、膜厚１μｍの
アルミニウム電極配線18を選択的に設けてゲート電極と
接続する。
以上説明したように本発明は、シリコン層あるいはシ
リサイド層の表面に存在するシリコン原子の結合手をハ
ロゲンあるいはハロゲン化物で終端させた後、窒素と置
換することにより、自然酸化膜がシリコン層あるいはシ
リサイド層表面に形成されない状態で窒化処理を行なう
ので均一な窒化シリコン膜あるいは、シリサイドを形成
する金属の窒化物と窒化シリコン物の混合膜が容易に得
られるという効果を有する。そのため、コンタクト用開
孔部のH2−O2処理でPSG膜を平滑化しても開孔部に露出
したシリコン層を酸化することなしに十分なリフローが
可能である。また、シリサイド層表面に均一で1nm以下
の厚さの極めて薄いシリサイドの窒化物膜を形成した場
合、このシリサイドの窒化物膜はバリア特性が高く、ア
ルミニウム電極配線とシリサイド部でシリコンの析出に
よるコンタクト抵抗の増大を防ぐ効果もある。
リサイド層の表面に存在するシリコン原子の結合手をハ
ロゲンあるいはハロゲン化物で終端させた後、窒素と置
換することにより、自然酸化膜がシリコン層あるいはシ
リサイド層表面に形成されない状態で窒化処理を行なう
ので均一な窒化シリコン膜あるいは、シリサイドを形成
する金属の窒化物と窒化シリコン物の混合膜が容易に得
られるという効果を有する。そのため、コンタクト用開
孔部のH2−O2処理でPSG膜を平滑化しても開孔部に露出
したシリコン層を酸化することなしに十分なリフローが
可能である。また、シリサイド層表面に均一で1nm以下
の厚さの極めて薄いシリサイドの窒化物膜を形成した場
合、このシリサイドの窒化物膜はバリア特性が高く、ア
ルミニウム電極配線とシリサイド部でシリコンの析出に
よるコンタクト抵抗の増大を防ぐ効果もある。
第１図（ａ）〜（ｆ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図、第２図
は本発明の第２の実施例の断面図である。 １……シリコン基板、２……PSG膜、３……フォトレジ
スト膜、４……開孔部、５……SiFx層、６……窒化シリ
コン膜、７……アルミニウム膜、11……Ｐ型シリコン基
板、12……ゲート酸化膜、13……多結晶シリコン層、14
……硅化モリブデン層、15……N+型拡散層、16……開孔
部、17……窒化された硅化モリブデン層、18……アルミ
ニウム電極配線、19……PSG膜。
るための工程順に示した半導体チップの断面図、第２図
は本発明の第２の実施例の断面図である。 １……シリコン基板、２……PSG膜、３……フォトレジ
スト膜、４……開孔部、５……SiFx層、６……窒化シリ
コン膜、７……アルミニウム膜、11……Ｐ型シリコン基
板、12……ゲート酸化膜、13……多結晶シリコン層、14
……硅化モリブデン層、15……N+型拡散層、16……開孔
部、17……窒化された硅化モリブデン層、18……アルミ
ニウム電極配線、19……PSG膜。
Claims (1)
- 【請求項１】シリコン層又はシリサイド層の表面に設け
た絶縁膜を選択的にエッチングして開孔部を設ける工程
と、前記開孔部に露出した前記シリコン層又はシリサイ
ド層の表面をハロゲン系化合物で処理して前記シリコン
層又はシリサイド層の表面に存在するシリコン原子の結
合手をハロゲン又はハロゲン化合物で終端させる工程
と、前記シリコン層又はシリサイド層の表面を窒化処理
して前記シリコン層又はシリサイド層表面のハロゲン又
はハロゲン化合物を窒素と置換して前記シリコン層又は
シリサイド層の表面に窒化シリコン膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24421389A JPH0810681B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24421389A JPH0810681B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105916A JPH03105916A (ja) | 1991-05-02 |
| JPH0810681B2 true JPH0810681B2 (ja) | 1996-01-31 |
Family
ID=17115435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24421389A Expired - Fee Related JPH0810681B2 (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810681B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383880B1 (en) * | 2000-10-05 | 2002-05-07 | Advanced Micro Devices, Inc. | NH3/N2-plasma treatment for reduced nickel silicide bridging |
| JP4817991B2 (ja) * | 2006-06-29 | 2011-11-16 | 東京エレクトロン株式会社 | 基板処理方法 |
-
1989
- 1989-09-19 JP JP24421389A patent/JPH0810681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03105916A (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5913334A (ja) | 集積回路の酸化膜生成方法 | |
| JPH025435A (ja) | 半導体装置の製造方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JPH03105916A (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPS605065B2 (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| KR100282425B1 (ko) | 캐패시터의제조방법 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPH03155640A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6010717A (ja) | 半導体装置用コンタクトの形成方法 | |
| JPH088262A (ja) | 半導体装置の製造方法 | |
| JP3419956B2 (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH0669039B2 (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH04129275A (ja) | 半導体装置 | |
| JPH11312806A (ja) | 半導体装置の製造方法 | |
| JPH0578193B2 (ja) | ||
| JPH0734441B2 (ja) | 半導体装置の製造方法 | |
| JPH02239643A (ja) | 半導体集積回路装置における素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |