JPS59104143A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPS59104143A
JPS59104143A JP21430882A JP21430882A JPS59104143A JP S59104143 A JPS59104143 A JP S59104143A JP 21430882 A JP21430882 A JP 21430882A JP 21430882 A JP21430882 A JP 21430882A JP S59104143 A JPS59104143 A JP S59104143A
Authority
JP
Japan
Prior art keywords
layer
etching
insulating layer
wiring
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21430882A
Other languages
English (en)
Inventor
Takayuki Gomi
五味 孝行
Katsuaki Asano
浅野 勝昭
Yoshihiro Miyazawa
宮沢 芳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21430882A priority Critical patent/JPS59104143A/ja
Publication of JPS59104143A publication Critical patent/JPS59104143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分骨 本発明は半導体装置における配線の形成方法、特にその
際の絶縁層に対するテーパ付き窓開は技術に関する。
背景技術とその問題点 半導体装置の製造においては、半導体基板表面上の絶縁
層を窓開けして、これより電極を取り出し且つ配線を形
成することが行なわれる。又、多層配線構造とする場合
においても、各層間の接続部に対応する絶縁MK開開孔
設け、これより下層と接続する上層配線を形成すること
が行なわれる。
ところで、畢近半導体素子の高密度化に伴なう微細パタ
ーンに対応して、その配線を形成する際の絶縁層の窓開
けのパターン寸法も極めて微細になって六でいる。配線
を形成する際にはその絶縁層の窓開は部分において段切
れが生じない様に宮開けを、いわゆるテーパ付窓開けと
することが考えられている。
従来のこの様なテーパ付き窓開は技術には次の様な方法
が知られている。例えば、イオンミリングを用いる方法
である。しかし、この方法はウェハを傾けてエツチング
するために1微小パターン或いは段差の影になる部分が
エツチングされない欠点がある。又エツチング速度が遅
く時間がかかること、パターン寸法の違゛いKよりエツ
チング速度が違い面内均一性が得られない等の欠点を有
している。又、ソリューションエツチングにおいてエツ
チング速度の差を利用する方法もある。しかしながらこ
の場合も等方性エツチングでパターン寸法が決贅るので
パターンの微細化に対応できない欠点を持っている。
発明の目的 本発明は上述の点に鑑み、半導体素子の微細化に対応し
たテーパ付き窓開けを比較的簡単な工程で実現すること
ができ信頼性の高い配線の形成を可能とした配線の形成
方法を桿供するものである。
発明の概要 本発明においては、基板の一主面に形成した絶縁物の表
面をプラズマにさらして絶縁層の表面と内部とのエツチ
ング特性を異ならしぬ、絶縁層に対しマスクを用いてそ
の厚みの途中1で異方的に選択エツチングし、その後、
絶RNを上記マスクを用いて等方的にエツチングして基
板に達する開孔を形成し、しかる後、その開孔に導電体
層を形成する様になす。この本発明によればパターン寸
法として微細化されても高精度のテーパ付窓開けが可能
となり、信頼性の高い配線が形成できる。
実施例 第1図は本発明による配線の形成方法の一実施例を示す
。本例は半導体基板の所定位置より電極取り出しと同時
に配線を形成する場合である。
本例においては先ず、9F、1図Aに示す様に半導体基
板、例えばシリコン半導体基板(1′)の−主面上に絶
縁層(2)を被着形成する。この絶縁層(2)は例えば
、熱酸化fよるS+02層(3)と、その上のCVD法
による5l(72層(4)から構成する。次に第】図B
に示す様にこの絶@層(21の表面、叩ち8i02層(
4)の表面をCF4+O2のガスのプラズマ雰囲気にさ
らす。
このプラズマ照射によってS+02 層(41の表面と
内部とのエツチング特性が異なり、この場合プラズマ照
射された表面が内部よりもエツチング速度が速くなる。
次に第1図Cに示す様に窓開けすべき領域を残して、5
i02 Ji (41の表面に選択的にホトレジスト層
(5)を被着形成する。
そしてこのホトレジスト層(5)をマスクとして、第1
図りに示す様に8102層(4)の厚みの途中才で異方
的にエツチングする。この場合CF J +1(λのガ
スを用いた反応性イオンエツチング知よる異方的なエツ
チングによって8102層(4)の表面より途中の厚み
1で選択除去する。
次に、同じホトレジスト層(5)をマスクとして等方的
エツチングにより残した絶縁! (41(31をエツチ
ングし、同時にエツチング速度の速い表面層をオーバー
エツチングしてテーパ状となし、シリコン基板(1)の
表面に達する窓孔(開孔)(6)を形成する。
等方的エツチングとしては、例えばフッ酸とフッ化アン
モンを用いたソリューションエツチング或いはCF’4
プラズマエツチングを用いることができる。
通常は上記ソリューションエツチングを用イルヲ可とす
る。この等方的エツチングによって、第】図EK示す様
に結果としてテーパ付の窓孔(6)が形成される。
次に第1図Fに示す様に電極並びに配線となる例えばア
ルミニウム等の導電材を蒸着によって被着形成し、その
後所定パターンに選択エツチングして目的の配線(7)
を形成する。
この方法によれば、絶縁層(2)の表面をプラズマ雰囲
気にさらして、絶縁層(2)の表面と内部とのエツチン
グ特性を変えて後、異方的エツチングと等方的エツチン
グの2回のエツチング処理が行われること如よって良好
なテーパ付の窓孔(6)が形成される。そして、この場
合窓孔(6)のパターン寸法はほぼ最初の異方的エツチ
ング(反応性イオンエツチング)で決まるので高精度(
a細パターン)な窓開けが可能となる。甘だテーパ付窓
孔(6)によって配線(7)の段切れが抑えられ、信頼
性の高い配線が得られると同時に1絶縁層(2)の膜厚
をさらに厚くすることができるので基板(1)と配、1
i71間の寄生容量を減少できる。こhは半導体素子の
特性に極めて有益である。特に竜初の異方的エツチング
によって深い窓孔(65を形成できるので、絶縁層(2
)を厚くした場合にも、微細パターンのテーパ付窓開け
が容易である。又、等方的エツチング処理においてソリ
ューションエツチングを用いるときは、シリコン結晶中
に損傷を与えない利点がある。
第1図では絶縁層表面をプラズマ雰囲気にさらして絶縁
1−の表面と内部のエツチング特性を異ならしたが、こ
の他K例えばイオン注入或いは不純物ドープの酸化膜(
8+02)を被着する等して絶縁層の表面と内部とのエ
ツチング特性を異ならすこともできる。この例を第2図
に示す。
叩ち第2図の例においては、例えば、シリコン半導体基
板(1)上に絶縁層(21例えば、8102府或いはS
IN層を形成しく第2図A)、その上にドープド酸化膜
をCVD法によって被着形成するかもしくは、イオン注
入で表面にダメージを生じさせる等して絶縁層(21の
表面にエツチング速度の速い表面層(8)を形成する(
第2図B)。この後は、第1図と同様であり即ち、第2
図Cに示す様に奪開けすべき領域を除いて絶縁層121
の表面にホトレジスト層(5)を選択的に被着形成し、
これをマスクに第2図DK示す様に反応性イオンエツチ
ングによって絶i 層+21の途中の厚み1で異方的に
エツチングし、その後同じホトレジスト層(5)をマス
クとして等方的にエツチングを施す。かくすれば、基板
表面に達する窓孔(6)が形成されると同時に、エツチ
ング速度の速い表面層(8)がオーバーエツチングされ
ていわゆるテーパ状の窓孔(6)が形成される(第2図
E)。その後、ホトレジスト層(5)を除去してアルミ
ニウム等の導電材を蒸着等によって被着形成し、所定パ
ターニングして目的の配線(7)を形成するものである
(第2図F)。
本例ではイオン注入成いは不純物ド−プの酸化膜の被着
で絶縁層121の畳面と内部とのエツチング特性を異な
らしめて後、第1図と同様の異方的エツチング処理及び
等方的エツチング処理を施すようにしているので、第1
図の場合と同じように高精度なテーパ付窓開けが可能と
なり、信頼性の高い配線形成ができる。
第3図は本発明の他の例である。これはリフトオフ法を
併用して例えば多層配線等を必要とする場合の層間接続
部分に適用した場合である。
本例においては、第3図Aに示すように基板(これは例
えば下層の金属配線としてもよい)(Ill上に810
2 またはSIN等の如き絶縁層(121を形成して後
、第3図Bに示すように絶縁層a21の表面にプラズマ
照射(又はイオン注入)して内部よりもエツチング速度
の速い表面層(12a)を形成する。次に第3図CK示
すように絶縁層αり上に開孔を形成すべき部分を除いて
選択的にホトレジス)層(51を被着形成する。次に第
3図りに示す様にホトレジスト層(5)をマスクとして
異方的エツチング例えば前述の反応性イオンエツチング
によって絶縁層f121を表面よりその厚みの途中捷で
選択的に除去し、続いて同じホトレジスト層(5)をマ
スクとして前述と同様の等方的エツチングによって残り
の絶R層a21を除去して基板(Illに達する開孔(
131を形成する。この等方的エツチングで絶縁+41
121のエツチング速度の迷い表面層(12a)がオー
バーエツチングされて結果としてテーパ付の開孔(1,
1が形成される(第3図E)。次にアルミニウム等の導
電金属を蒸着或いはスパッタリングし、その開孔面内に
基板と接触する導電金属層041を充填する。このとき
ホトレジスト層(5)上にも導電金属層(14)が被着
される(第3図F)。この場合の開孔(131内の導電
金属層(14)の厚さは上限がホトレジスト層(5)に
届かない厚さである。尚、異方性エツチングは絶縁層a
21の厚みの途中1でとするを可とするが、絶縁層02
1の厚み全部を抜き切ってもよい。途中で止めない方が
次の等方性エツチングにおいてのオーバーエツチング量
は少くてもすむ。次に、第3図Gに示すように、リフト
オフして即ちホトレジスト# (51と共に上層の導電
金属(14)を除去し、絶縁層(5)の開孔(131内
、にのみ導電金属層04)を残す。然る後、図示せざる
も開孔OJ内の導電金属Q41と接続するように絶縁層
(5)上に上層配線を被着形成して多層配線を形成する
この第3図の例によれば、層間接続部分の開孔f+31
においてそのホトレジスト# f51と接する絶縁層(
171の肩部がテーパ状にオーバーエツチングされてイ
ルので、蒸着又はスパッタリングによって開孔(13)
内に充填された4重金属層(1イ)とホトレジスト層(
5)上に被着された導電金属層(14)とは完全に分離
されており、確実にリフトオフができる。しかも、開孔
f131内の導電金属層(14)は隙間なく充填される
ので、その後の工程で金属配線、絶縁層等の薄膜のカバ
レージが良好となる。そして、多層配線においては予め
層間接続部分である開孔(131内に導電金属層(14
)が充填されるので表面での平坦性が良く、且つ開孔(
13の肩部はテーパ状妃なだらかになっているので、段
切れのない信頼性の高い上層配線が形成できる。尚、第
3図に示したリフトオフ法は、確実なリフトオフがで艙
ること、開孔の微細加工かで六ること、平坦性が良いこ
と、開孔縁部において後工程で形成する薄膜のカバレー
ジが良いこと等を満足することから、金属層のリフトオ
フに限らず絶縁膜等の薄膜のリフトオフにも適用できる
発明の効果 上述せる本発明によれば、開孔を形成すべ穴絶縁層の表
面をプラズマにさらして表面に内部とのエツチング特性
を異ならし、次いでマスクを介して絶縁層をその厚みの
途中1で異方的にエツチングし、続いて同じマスクを用
いて等方的にエツチングすることにより、比較的簡単な
工程によってテーパ付の開孔が形成でき、段切れのない
配線を形成することができる。そして、開孔のパターン
寸法は最初の異方的エツチングによって決するので、高
精度な(微細パターンの)テーパ付開孔が形成で穴、微
細パターンの配線の形成が可能となる。また配線の段切
れが抑えられるので、絶縁層をより厚く形成でき、素子
の寄生容肴な減少できる。従って、高密度半導体装置の
配線形成に適用して好適ならしめるものである。
【図面の簡単な説明】
第1図A〜Fは本発明による配線の形成方法の実施例を
示す工程++1i¥の断面図、第2図A−Fは他の例を
示す工程順の断面図、第3図A〜Gは本発明の仙の実施
例を示す工程順の断面図である。 (11は基板、(21は絶@胸、(5)はホトレジスト
層、(6)は開孔である。 第 第3 図 1 手続補正書 昭和58年3月28日 1、事件の表示 昭和57年特許願第214308  号2、 発明(7
) 名称   配線の形成方法3、補正をする者 事件との関係   特許出願人 住所 東京部品用凶兆品用6丁目7番35号名称(21
8)  ソニー株式会社 代表取締役 大 賀 典雄 6、補正により増加する発明の数 7、補正 の対象   明細書の発明の詳細な説明の欄
8、補正の内容 (1)  明HI害中、第10頁3行「すむ。」の後に
下記を加入する。 [なお、絶縁層(12+をまずその厚みの途中まで等方
性エツチングを行い、次いで異方性エツチングを行って
もよい。」 以上

Claims (1)

    【特許請求の範囲】
  1. 基板の一主面に絶縁層を形成する工程、該絶縁層の表面
    をプラズマ忙さらす工程、上記絶縁層をマスクを用いて
    その厚みの途中1で異方的にエツチングする工程、上記
    絶縁層を上記マスクを甲いて等方的にエツチングし上記
    基板に達する開孔を形成する工程及び該開孔に導電体層
    を形成する工程を有してなる配線の形成方法。
JP21430882A 1982-12-07 1982-12-07 配線の形成方法 Pending JPS59104143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21430882A JPS59104143A (ja) 1982-12-07 1982-12-07 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21430882A JPS59104143A (ja) 1982-12-07 1982-12-07 配線の形成方法

Publications (1)

Publication Number Publication Date
JPS59104143A true JPS59104143A (ja) 1984-06-15

Family

ID=16653586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21430882A Pending JPS59104143A (ja) 1982-12-07 1982-12-07 配線の形成方法

Country Status (1)

Country Link
JP (1) JPS59104143A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259541A (ja) * 1985-05-14 1986-11-17 Nec Corp 多層配線形成方法
JPS63175442A (ja) * 1987-01-14 1988-07-19 Nec Corp 多層配線型集積回路の製造方法
JPH0350825A (ja) * 1989-07-19 1991-03-05 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259541A (ja) * 1985-05-14 1986-11-17 Nec Corp 多層配線形成方法
JPS63175442A (ja) * 1987-01-14 1988-07-19 Nec Corp 多層配線型集積回路の製造方法
JPH0350825A (ja) * 1989-07-19 1991-03-05 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2016151829A1 (ja) * 2015-03-26 2016-09-29 三菱電機株式会社 半導体装置の製造方法
JPWO2016151829A1 (ja) * 2015-03-26 2017-08-10 三菱電機株式会社 半導体装置の製造方法
US10242876B2 (en) 2015-03-26 2019-03-26 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
JPH0360055A (ja) 集積回路の製造方法
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5384281A (en) Non-conformal and oxidizable etch stops for submicron features
US6008121A (en) Etching high aspect contact holes in solid state devices
US6218287B1 (en) Method of fabricating a semiconductor structure
JPS5893255A (ja) 半導体装置の製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
US5427982A (en) Method for fabricating a semiconductor device
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
JPS63271958A (ja) 多層配線形成方法
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JP3271090B2 (ja) 半導体装置の製法
US20040063295A1 (en) One-mask process flow for simultaneously constructing a capacitor and a thin film resistor
JPS5893261A (ja) 半導体装置の製造方法
JPH045823A (ja) 半導体装置及びその製造方法
JPH02111052A (ja) 多層配線形成法
JPS6149439A (ja) 半導体装置の製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPH04317357A (ja) 半導体装置の製造方法
TWI313038B (ja)
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPH0685068A (ja) 半導体装置の製造方法