JPH08128976A - 繰返しパターンの欠陥検査装置 - Google Patents
繰返しパターンの欠陥検査装置Info
- Publication number
- JPH08128976A JPH08128976A JP7231022A JP23102295A JPH08128976A JP H08128976 A JPH08128976 A JP H08128976A JP 7231022 A JP7231022 A JP 7231022A JP 23102295 A JP23102295 A JP 23102295A JP H08128976 A JPH08128976 A JP H08128976A
- Authority
- JP
- Japan
- Prior art keywords
- repetitive pattern
- inspection
- inspected
- defect
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】撮像装置として、電子線を１次元的に走査して
それにより発生する電子量を検知することにより、極め
て微細な繰返しパターンの欠陥を検査する。 【構成】被検査物を固定し移動させる移動台６と、電子
線により走査して、電子線の照射により発生する電子量
を検知することにより映像信号を得る撮像手段10と、映
像信号を多値のディジタル信号に変換する変換手段11
と、隣接する繰返しパターンに対応する多値のディジタ
ル信号を比較する比較手段13とを備える。
それにより発生する電子量を検知することにより、極め
て微細な繰返しパターンの欠陥を検査する。 【構成】被検査物を固定し移動させる移動台６と、電子
線により走査して、電子線の照射により発生する電子量
を検知することにより映像信号を得る撮像手段10と、映
像信号を多値のディジタル信号に変換する変換手段11
と、隣接する繰返しパターンに対応する多値のディジタ
ル信号を比較する比較手段13とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、繰返しパターンを含む
部分が所定ピッチにて配列された被検査物の欠陥を摘出
する装置に係り、特に撮像装置として電子線を１次元的
に走査し、それにより発生する電子量を検知することに
より、ウエハ上に集積された半導体メモリ（とりわけ集
積度が高く、微細な繰返しパターンを有するもの）の外
観検査に好適な繰返しパターンの欠陥検査装置に関す
る。
部分が所定ピッチにて配列された被検査物の欠陥を摘出
する装置に係り、特に撮像装置として電子線を１次元的
に走査し、それにより発生する電子量を検知することに
より、ウエハ上に集積された半導体メモリ（とりわけ集
積度が高く、微細な繰返しパターンを有するもの）の外
観検査に好適な繰返しパターンの欠陥検査装置に関す
る。
【０００２】
【従来の技術】従来、繰返しパターンの検査の対象とす
る被検査物の１つに、半導体（シリコンなど）のウエハ
が挙げられる。ウエハは酸化、フォトレジスト加工、拡
散、薄膜の形成、蒸着などの各ウエハ処理工程を経て、
ウエハ上に回路のパターンが形成されていく。
る被検査物の１つに、半導体（シリコンなど）のウエハ
が挙げられる。ウエハは酸化、フォトレジスト加工、拡
散、薄膜の形成、蒸着などの各ウエハ処理工程を経て、
ウエハ上に回路のパターンが形成されていく。
【０００３】特に、半導体メモリが作り込まれたウエハ
では繰返しパターンであるチップが所定ピッチにて配列
されて形成される。そして、隣接し合うチップの間に
は、ウエハを個々のチップに分割するための切り代が等
間隔で存在する。
では繰返しパターンであるチップが所定ピッチにて配列
されて形成される。そして、隣接し合うチップの間に
は、ウエハを個々のチップに分割するための切り代が等
間隔で存在する。
【０００４】従来、この種の検査装置は図１に示すよう
に２台の撮像装置１ａ，１ｂを持ち、一方はある繰返し
パターン５ａを、他方は同一のパターンを持つ別の繰返
しパターン５ｂを撮像し、その映像信号２ａ，２ｂを比
較回路３で比較して不一致部分から欠陥部を推定するよ
うに構成していた。
に２台の撮像装置１ａ，１ｂを持ち、一方はある繰返し
パターン５ａを、他方は同一のパターンを持つ別の繰返
しパターン５ｂを撮像し、その映像信号２ａ，２ｂを比
較回路３で比較して不一致部分から欠陥部を推定するよ
うに構成していた。
【０００５】しかし、このような装置で微細なパターン
の検査を行なうと、撮像系が精密高倍率になるにつれ、
２つの撮像系間のわずかな位置ずれやピントのずれ、ま
たわずかな照明状態の違い、レンズ系の歪状況の違いな
どが映像信号の大きな違いとして現われ、そのため誤り
検出（虚報）が避けられず、検査装置として使えない、
という問題点があった。
の検査を行なうと、撮像系が精密高倍率になるにつれ、
２つの撮像系間のわずかな位置ずれやピントのずれ、ま
たわずかな照明状態の違い、レンズ系の歪状況の違いな
どが映像信号の大きな違いとして現われ、そのため誤り
検出（虚報）が避けられず、検査装置として使えない、
という問題点があった。
【０００６】この種の技術に関する従来例としては、特
開昭５４−１９６６４号公報に記載されている。
開昭５４−１９６６４号公報に記載されている。
【０００７】また、被検査物には繰返しパターン以外の
箇所が存在する場合もある。例えば、被検査物がウエハ
の場合には、個々のチップに分割するための切り代の部
分がこれにあたる。この場合、繰返しパターン以外の箇
所を比較して不一致部分から欠陥部を推定する必要はな
い。なぜなら、繰返しパターン以外の箇所は繰返しパタ
ーンが配列されていないので、その箇所不一致部分も欠
陥としてしまうと、誤り検出（虚報）を生ずる結果にな
るからである。
箇所が存在する場合もある。例えば、被検査物がウエハ
の場合には、個々のチップに分割するための切り代の部
分がこれにあたる。この場合、繰返しパターン以外の箇
所を比較して不一致部分から欠陥部を推定する必要はな
い。なぜなら、繰返しパターン以外の箇所は繰返しパタ
ーンが配列されていないので、その箇所不一致部分も欠
陥としてしまうと、誤り検出（虚報）を生ずる結果にな
るからである。
【０００８】
【発明が解決しようとする課題】本発明は、上記実情に
かんがみてなされたものであり、その目的とするところ
は、極めて微細なパターン同士を比較するために、撮像
装置に電子線を利用し、そのために比較すべき２つの映
像信号の撮像条件をできるだけ完全に一致させることで
ある。
かんがみてなされたものであり、その目的とするところ
は、極めて微細なパターン同士を比較するために、撮像
装置に電子線を利用し、そのために比較すべき２つの映
像信号の撮像条件をできるだけ完全に一致させることで
ある。
【０００９】
【課題を解決するための手段】本発明では、検査の対象
を半導体メモリのウエハのように微細な繰返しパターン
を含む部分が所定ピッチにて繰返し配列される繰返しパ
ターンを有する被検査物とし、次のような構成をとるこ
とで上記の目的を達成する。
を半導体メモリのウエハのように微細な繰返しパターン
を含む部分が所定ピッチにて繰返し配列される繰返しパ
ターンを有する被検査物とし、次のような構成をとるこ
とで上記の目的を達成する。
【００１０】本願第１の発明は、繰返しパターンを含む
部分が所定ピッチにて配列された被検査物の外観を検査
する繰返しパターンの欠陥検査装置において、被検査物
を固定し、繰返しパターンを含む部分が配列された方向
に移動させる移動台と、被検査物を電子線により移動台
の移動方向と直交する方向に走査して、電子線の照射に
より発生する電子量（二次的に発生する電子量、たとえ
ば反射電子量）を検知することにより映像信号を得る撮
像手段と、撮像手段により得た映像信号を多値のディジ
タル信号に変換する変換手段と、被検査物を撮像手段で
走査して得た映像信号を変換手段により変換した第１の
多値のディジタル信号と、第１の多値のディジタル信号
を得た走査位置から少なくとも所定ピッチ移動した位置
で被検査物を撮像手段で走査して得た映像信号を変換手
段により変換した第２の多値のディジタル信号とを比較
する比較手段とを備え、繰返しパターンの欠陥を検査す
ることを特徴とする。
部分が所定ピッチにて配列された被検査物の外観を検査
する繰返しパターンの欠陥検査装置において、被検査物
を固定し、繰返しパターンを含む部分が配列された方向
に移動させる移動台と、被検査物を電子線により移動台
の移動方向と直交する方向に走査して、電子線の照射に
より発生する電子量（二次的に発生する電子量、たとえ
ば反射電子量）を検知することにより映像信号を得る撮
像手段と、撮像手段により得た映像信号を多値のディジ
タル信号に変換する変換手段と、被検査物を撮像手段で
走査して得た映像信号を変換手段により変換した第１の
多値のディジタル信号と、第１の多値のディジタル信号
を得た走査位置から少なくとも所定ピッチ移動した位置
で被検査物を撮像手段で走査して得た映像信号を変換手
段により変換した第２の多値のディジタル信号とを比較
する比較手段とを備え、繰返しパターンの欠陥を検査す
ることを特徴とする。
【００１１】さらに、本願第２の発明は、繰返しパター
ンを含む部分が所定ピッチにて配列された被検査物の外
観を検査する繰返しパターンの欠陥検査装置において、
被検査物を固定し、繰返しパターンを含む部分が配列さ
れた方向に移動させる移動台と、被検査物を電子線によ
り移動台の移動方向と直交する方向に走査して、電子線
の照射により発生する電子量を検知することにより映像
信号を得る撮像手段と、撮像手段により得た映像信号を
多値のディジタル信号に変換する変換手段と、変換手段
により変換された多値のディジタル信号を移動台が所定
ピッチ分移動する時間だけ遅らせる遅延手段と、被検査
物を撮像手段で走査して得た映像信号を変換手段により
変換し遅延手段により遅延させた第１の多値のディジタ
ル信号と、第１の多値のディジタル信号を得た走査位置
から所定ピッチ移動した位置で被検査物を撮像手段で走
査して得た映像信号を変換手段により変換した第２の多
値のディジタル信号とを比較する比較手段とを備え、繰
返しパターンの欠陥を検査することを特徴とする。
ンを含む部分が所定ピッチにて配列された被検査物の外
観を検査する繰返しパターンの欠陥検査装置において、
被検査物を固定し、繰返しパターンを含む部分が配列さ
れた方向に移動させる移動台と、被検査物を電子線によ
り移動台の移動方向と直交する方向に走査して、電子線
の照射により発生する電子量を検知することにより映像
信号を得る撮像手段と、撮像手段により得た映像信号を
多値のディジタル信号に変換する変換手段と、変換手段
により変換された多値のディジタル信号を移動台が所定
ピッチ分移動する時間だけ遅らせる遅延手段と、被検査
物を撮像手段で走査して得た映像信号を変換手段により
変換し遅延手段により遅延させた第１の多値のディジタ
ル信号と、第１の多値のディジタル信号を得た走査位置
から所定ピッチ移動した位置で被検査物を撮像手段で走
査して得た映像信号を変換手段により変換した第２の多
値のディジタル信号とを比較する比較手段とを備え、繰
返しパターンの欠陥を検査することを特徴とする。
【００１２】
【作用】本発明によれば、撮像装置に電子線を利用し、
全く同一の撮像条件下での２つの映像を比較することが
可能になることで、従来技術よりもはるかに精密に２つ
の繰返しパターンを実効的に比較することが可能にな
り、超ＬＳＩなどの微細なパターンの欠陥を抽出するこ
とが可能になる。
全く同一の撮像条件下での２つの映像を比較することが
可能になることで、従来技術よりもはるかに精密に２つ
の繰返しパターンを実効的に比較することが可能にな
り、超ＬＳＩなどの微細なパターンの欠陥を抽出するこ
とが可能になる。
【００１３】
【実施例】以下、本発明の一実施例を図２〜図８によっ
て説明する。
て説明する。
【００１４】図２は、本実施例の全体構成図である。４
〜１０は被検査物を撮像して電気信号に変えるための撮
像系であり、４は被検査物、５ａ，５ｂは被検査物上の
繰返しパターン、６は被検査物を固定し移動させる移動
台、７は位置検出器、８は移動台制御回路、９は照明
器、１０は被検査物の像を１次元的に走査して電気信号
に変換するラインセンサを示す。すなわち、被検査物４
は移動台６上に固定され、移動台は移動台制御回路８に
よってＸ方向に等速に移動される。繰返しパターン５ａ
は照明器９によって照明され、その像はラインセンサ１
０上に結像する。したがって、ラインセンサを繰返し駆
動することにより、繰返しパターン５ａの像が映像信号
Ｓ１０として出力されることになる。この時、５ａと同
一の繰返しパターン５ｂがＸ方向に配置されているとす
れば、全く同じ映像信号が５ａと５ｂの位置の差分だけ
遅れて映像信号Ｓ１０として出力されることになる。一
般に、半導体メモリでは、同一の繰返しパターンを含む
部分が所定ピッチにて配列されているので、前記の所定
ピッチ分の時間遅らせた映像信号とその時点での映像信
号を比較すれば、不一致部分として繰返しパターンの欠
陥が検出できることになる。図２に示された回路ブロッ
クはこのような機能を実現するためのものである。
〜１０は被検査物を撮像して電気信号に変えるための撮
像系であり、４は被検査物、５ａ，５ｂは被検査物上の
繰返しパターン、６は被検査物を固定し移動させる移動
台、７は位置検出器、８は移動台制御回路、９は照明
器、１０は被検査物の像を１次元的に走査して電気信号
に変換するラインセンサを示す。すなわち、被検査物４
は移動台６上に固定され、移動台は移動台制御回路８に
よってＸ方向に等速に移動される。繰返しパターン５ａ
は照明器９によって照明され、その像はラインセンサ１
０上に結像する。したがって、ラインセンサを繰返し駆
動することにより、繰返しパターン５ａの像が映像信号
Ｓ１０として出力されることになる。この時、５ａと同
一の繰返しパターン５ｂがＸ方向に配置されているとす
れば、全く同じ映像信号が５ａと５ｂの位置の差分だけ
遅れて映像信号Ｓ１０として出力されることになる。一
般に、半導体メモリでは、同一の繰返しパターンを含む
部分が所定ピッチにて配列されているので、前記の所定
ピッチ分の時間遅らせた映像信号とその時点での映像信
号を比較すれば、不一致部分として繰返しパターンの欠
陥が検出できることになる。図２に示された回路ブロッ
クはこのような機能を実現するためのものである。
【００１５】ラインセンサ１０の出力信号Ｓ１０はＡＤ
変換器１１によってディジタル信号Ｓ１１に変換され
る。これは、アナログ信号よりもディジタル信号の方が
以下の処理が容易になるためである。ディジタル映像信
号１１は遅れ回路１２によって繰返しパターンの所定ピ
ッチ分だけ電気的に遅らされ、もとの信号Ｓ１１と比較
回路１３によって比較される。比較回路１３は信号Ｓ１
１とＳ１２の差をとりその差がある閾値よりも大きい時
に“１”、小さい時に“０”となる２値映像信号Ｓ１３
を出力する回路である。すなわち、映像信号Ｓ１３は欠
陥候補領域だけが“１”となる欠陥映像信号である。
変換器１１によってディジタル信号Ｓ１１に変換され
る。これは、アナログ信号よりもディジタル信号の方が
以下の処理が容易になるためである。ディジタル映像信
号１１は遅れ回路１２によって繰返しパターンの所定ピ
ッチ分だけ電気的に遅らされ、もとの信号Ｓ１１と比較
回路１３によって比較される。比較回路１３は信号Ｓ１
１とＳ１２の差をとりその差がある閾値よりも大きい時
に“１”、小さい時に“０”となる２値映像信号Ｓ１３
を出力する回路である。すなわち、映像信号Ｓ１３は欠
陥候補領域だけが“１”となる欠陥映像信号である。
【００１６】欠陥映像信号Ｓ１３には、実際には繰返し
パターンの微小な形状バラツキや、位置合わせ誤差など
により、ノイズの含まれることが多い。欠陥判定回路１
４はこのようなノイズを含む欠陥映像Ｓ１３の中から信
頼すべき欠陥部のみを抽出する回路である。この機能は
例えば後に詳述するように欠陥の面積がある閾値以上あ
ることを判定することによって実現できる。
パターンの微小な形状バラツキや、位置合わせ誤差など
により、ノイズの含まれることが多い。欠陥判定回路１
４はこのようなノイズを含む欠陥映像Ｓ１３の中から信
頼すべき欠陥部のみを抽出する回路である。この機能は
例えば後に詳述するように欠陥の面積がある閾値以上あ
ることを判定することによって実現できる。
【００１７】１５は欠陥データ記憶回路であり、欠陥判
定回路からの欠陥検知信号Ｓ１４を受け、その時点の移
動台位置及びラインセンサ内での走査座標ｙを各々位置
検出器７、タイミング回路１６から入力して記憶回路に
記憶する回路である。この記憶データは、被検査物の映
像入力が終了した後に、計算機１９に読み込まれて、欠
陥位置データとしてオペレータに表示するなどの利用が
なされる。
定回路からの欠陥検知信号Ｓ１４を受け、その時点の移
動台位置及びラインセンサ内での走査座標ｙを各々位置
検出器７、タイミング回路１６から入力して記憶回路に
記憶する回路である。この記憶データは、被検査物の映
像入力が終了した後に、計算機１９に読み込まれて、欠
陥位置データとしてオペレータに表示するなどの利用が
なされる。
【００１８】１６はタイミング発生回路であって、ライ
ンセンサ１０の同期信号など、装置各回路に必要な種種
のタイミングパルス、及びラインセンサ上の信号走査座
標ｙを作り出し、各回路に供給する回路である。
ンセンサ１０の同期信号など、装置各回路に必要な種種
のタイミングパルス、及びラインセンサ上の信号走査座
標ｙを作り出し、各回路に供給する回路である。
【００１９】１７は起動制御回路であり、あらかじめ計
算機１９からセットされた検査開始座標と検査終了座標
を記憶し、位置検出器７からの移動台位置Ｘが開始座標
に一致したとき“１”、終了座標に一致した時“０”に
なる検査起動信号をタイミング発生回路に与え、検査時
刻を知らせる機能をもっている。
算機１９からセットされた検査開始座標と検査終了座標
を記憶し、位置検出器７からの移動台位置Ｘが開始座標
に一致したとき“１”、終了座標に一致した時“０”に
なる検査起動信号をタイミング発生回路に与え、検査時
刻を知らせる機能をもっている。
【００２０】以上の構成によれば、被検査物上の繰返し
パターン５ａ，５ｂは次のように検査を実行することが
可能である。まず、計算機１９は繰返しパターンの位置
から移動台の移動位置と検査の開始、終了座標を計算
し、移動台制御回路８によって移動台を動作させるとと
もに、起動制御回路１７に検査開始座標、終了座標をセ
ットする。タイミング発生回路１６は常時各回路に必要
なタイミング信号を送り回路を駆動させているが、起動
制御回路１７から検査起動信号Ｓ１７を受けると欠陥デ
ータ記憶回路に対して欠陥データの記憶を開始させる。
起動制御回路１７は検査終了を検知すると、計算機１９
に対して割り込みをかけ、検査が終了したことを通知す
る。計算機１９は、検査終了を検知すると、欠陥データ
記憶回路１５から欠陥座標を読出し、記録またはオペレ
ータに対する表示を行ない、１単位の検査動作を終了す
る。この一連の動作を必要回数くり返せば、被検査物全
面の検査を行なうことが可能である。
パターン５ａ，５ｂは次のように検査を実行することが
可能である。まず、計算機１９は繰返しパターンの位置
から移動台の移動位置と検査の開始、終了座標を計算
し、移動台制御回路８によって移動台を動作させるとと
もに、起動制御回路１７に検査開始座標、終了座標をセ
ットする。タイミング発生回路１６は常時各回路に必要
なタイミング信号を送り回路を駆動させているが、起動
制御回路１７から検査起動信号Ｓ１７を受けると欠陥デ
ータ記憶回路に対して欠陥データの記憶を開始させる。
起動制御回路１７は検査終了を検知すると、計算機１９
に対して割り込みをかけ、検査が終了したことを通知す
る。計算機１９は、検査終了を検知すると、欠陥データ
記憶回路１５から欠陥座標を読出し、記録またはオペレ
ータに対する表示を行ない、１単位の検査動作を終了す
る。この一連の動作を必要回数くり返せば、被検査物全
面の検査を行なうことが可能である。
【００２１】以上の説明においては、ディジタル映像信
号Ｓ１１と、遅れ回路１２を通過した信号Ｓ１２とが、
位置的に完全に一致していると理想的に仮定したが、現
実には移動台の速度変動や、移動方向の傾きなどによっ
て一致しない場合が多い。位置ずれ検出回路１８は、そ
のような場合に有効な付加回路である。すなわち、位置
にわずかの差があるときは、遅れ回路の遅れ時間を調節
することで補正が可能なので、後にさらに詳述する位置
ずれ検出回路によって２つの映像の位置ずれ量を検出
し、遅れ回路１２の遅れ量を補正すればよい。
号Ｓ１１と、遅れ回路１２を通過した信号Ｓ１２とが、
位置的に完全に一致していると理想的に仮定したが、現
実には移動台の速度変動や、移動方向の傾きなどによっ
て一致しない場合が多い。位置ずれ検出回路１８は、そ
のような場合に有効な付加回路である。すなわち、位置
にわずかの差があるときは、遅れ回路の遅れ時間を調節
することで補正が可能なので、後にさらに詳述する位置
ずれ検出回路によって２つの映像の位置ずれ量を検出
し、遅れ回路１２の遅れ量を補正すればよい。
【００２２】以下、遅れ回路１２、位置ずれ検出回路１
８、起動制御回路１７、欠陥判定回路１４、欠陥データ
記憶回路１５の詳しい実施例を説明し、本発明が実施可
能であることを明らかにする。
８、起動制御回路１７、欠陥判定回路１４、欠陥データ
記憶回路１５の詳しい実施例を説明し、本発明が実施可
能であることを明らかにする。
【００２３】まず、図３と図４を用いて遅れ回路１２の
詳しい実施例を説明する。
詳しい実施例を説明する。
【００２４】ディジタル映像信号Ｓ１１はシフトレジス
タ２１ａ〜２１ｂに図示していないクロック信号ＣＬＫ
によって１データずつ入力される。この各シフトレジス
タの出力信号はタイミングパルスＳ１２４によって、４
クロック毎にレジスタ２２ａ〜２２ｄにセットされ、さ
らにそれに引きつづくタイミング信号Ｓ１２２によっ
て、記憶回路２３に書き込まれる。この時の書込み番地
は信号Ｓ１２３で与えられるが、Ｓ１２３はタイミング
信号Ｓ１２０と選択回路２７の動作によりカウンタ２９
の内容と一致する。カウンタ２９はタイミング信号Ｓ１
２１によって、４クロックに１回の割で＋１される。す
なわち、これらの動作により、入力信号Ｓ１１のデータ
は連続する４個ずつにまとめられ、並列的に記憶回路２
３に順次書込まれることになる。
タ２１ａ〜２１ｂに図示していないクロック信号ＣＬＫ
によって１データずつ入力される。この各シフトレジス
タの出力信号はタイミングパルスＳ１２４によって、４
クロック毎にレジスタ２２ａ〜２２ｄにセットされ、さ
らにそれに引きつづくタイミング信号Ｓ１２２によっ
て、記憶回路２３に書き込まれる。この時の書込み番地
は信号Ｓ１２３で与えられるが、Ｓ１２３はタイミング
信号Ｓ１２０と選択回路２７の動作によりカウンタ２９
の内容と一致する。カウンタ２９はタイミング信号Ｓ１
２１によって、４クロックに１回の割で＋１される。す
なわち、これらの動作により、入力信号Ｓ１１のデータ
は連続する４個ずつにまとめられ、並列的に記憶回路２
３に順次書込まれることになる。
【００２５】データの読出しは、記憶回路からの読出し
データがタイミング信号Ｓ１２４の立上り時にシフトレ
ジスタ２４ａ〜２４ｄに並列にセットされ、図示してい
ないクロック信号ＣＬＫによってシフトされながら、信
号Ｓ１２５として出力され、別のシフトレジスタ２５ａ
〜２５ｄへと入力される。記憶回路２３からシフトレジ
スタへの読出しはタイミングパルスＳ１２４により４ク
ロックに１回なので、ちょうどシフトレジスタが密にな
ると同時に４データが入力されることになる。シフトレ
ジスタ２５ａ〜２５ｄからの並列出力は、選択回路２６
により選択され遅れ回路出力信号Ｓ１２として出力され
る。読出し時の記憶回路のアドレスＳ１２３は、外部か
らの遅れ量指定データＳ１８の下位２bitを除く上位ビ
ットのデータをカウンタ２９の内容から減算して得られ
る。下位２bitを除く上位ビットのデータとは、遅れ量
を４で割って、その余りを切り捨てた数であり、カウン
タ内容から減算することによりちょうど記憶回路内で遅
れ時間分だけ先行して書かれたデータのアドレスを示す
ことになる。下位２bitは選択回路２６の選択信号とし
て入力することにより、３クロック以下のデータ遅れ量
の補正に用いる。このようにすれば、入力信号Ｓ１１は
遅れ量指定データＳ１８に８クロック分加えた量だけ正
確に遅れて出力信号Ｓ１２として出力される。８クロッ
ク分の余分な遅れは、使用時に８クロック少ない量を指
定することにすれば全く問題にならない。この実施例に
おいては、データを４クロック分ずつまとめて並列に読
出し書込みするようにしたが、このようにすると記憶回
路の速度がデータのクロックよりも遅くて済む利点があ
り、より実際的である。もちろん，データクロックがよ
り速い場合には、並列データ数を増加すれば対処できる
ことは明らかである。
データがタイミング信号Ｓ１２４の立上り時にシフトレ
ジスタ２４ａ〜２４ｄに並列にセットされ、図示してい
ないクロック信号ＣＬＫによってシフトされながら、信
号Ｓ１２５として出力され、別のシフトレジスタ２５ａ
〜２５ｄへと入力される。記憶回路２３からシフトレジ
スタへの読出しはタイミングパルスＳ１２４により４ク
ロックに１回なので、ちょうどシフトレジスタが密にな
ると同時に４データが入力されることになる。シフトレ
ジスタ２５ａ〜２５ｄからの並列出力は、選択回路２６
により選択され遅れ回路出力信号Ｓ１２として出力され
る。読出し時の記憶回路のアドレスＳ１２３は、外部か
らの遅れ量指定データＳ１８の下位２bitを除く上位ビ
ットのデータをカウンタ２９の内容から減算して得られ
る。下位２bitを除く上位ビットのデータとは、遅れ量
を４で割って、その余りを切り捨てた数であり、カウン
タ内容から減算することによりちょうど記憶回路内で遅
れ時間分だけ先行して書かれたデータのアドレスを示す
ことになる。下位２bitは選択回路２６の選択信号とし
て入力することにより、３クロック以下のデータ遅れ量
の補正に用いる。このようにすれば、入力信号Ｓ１１は
遅れ量指定データＳ１８に８クロック分加えた量だけ正
確に遅れて出力信号Ｓ１２として出力される。８クロッ
ク分の余分な遅れは、使用時に８クロック少ない量を指
定することにすれば全く問題にならない。この実施例に
おいては、データを４クロック分ずつまとめて並列に読
出し書込みするようにしたが、このようにすると記憶回
路の速度がデータのクロックよりも遅くて済む利点があ
り、より実際的である。もちろん，データクロックがよ
り速い場合には、並列データ数を増加すれば対処できる
ことは明らかである。
【００２６】次に、図５と図６によって、位置ずれ検出
回路１８のより詳細な実施例を説明する。図５において
左側に２系統の空間微分回路があり、右側に位置ずれ検
出回路がある。まず空間微分回路から説明する。ブロッ
ク３１ａ〜３１ｃはラインセンサの１走査分の画素数を
持つ１ラインシフトレジスタを、３２ａ〜３２ｃ，３３
ａ〜３３ｃは各々１画素分のシフトレジスタを示す。１
画素分のシフトレジスタは、入力信号が多値のディジタ
ル信号であるので入力信号のビット数分のフリップフロ
ップから構成される。この回路に入力映像信号Ｓ１１を
入力し、各シフトレジスタを図示していないラインセン
サのサンプリングクロックで駆動すると、各シフトレジ
スタの出力である９個の信号は映像面内の３×３画素か
らなる２次元局所映像の各画素の信号に相当する。しか
も、この３×３画素の局所領域は入力映像信号と同期し
て全映像面を走査する。したがって、この３×３画素の
周辺８画素のデータを加算回路３４で全加算し、中心画
素のデータを８倍回路３５を通して得た信号Ｓ３５と減
算回路３６で差をとることにより、空間微分すなわち明
暗変化点の強調を行うことができる。この空間微分信号
Ｓ３６を閾値θと比較回路３７で比較し、信号Ｓ３６が
閾値θよりも大のとき“１”となるように２値化すれ
ば、信号Ｓ３７は映像中の明暗境界部分だけが“１”と
なる微分２値化信号になる。一方、もうひとつの入力映
像信号Ｓ１２も全く同様な回路によって微分２値化映像
信号Ｓ５７に変換される。位置ずれ検出はこの一方の微
分２値化信号の画面上の位置を少しずらせたものと一致
度を調べ、最も良く一致している映像のずらし量を検出
することで行なわれる。
回路１８のより詳細な実施例を説明する。図５において
左側に２系統の空間微分回路があり、右側に位置ずれ検
出回路がある。まず空間微分回路から説明する。ブロッ
ク３１ａ〜３１ｃはラインセンサの１走査分の画素数を
持つ１ラインシフトレジスタを、３２ａ〜３２ｃ，３３
ａ〜３３ｃは各々１画素分のシフトレジスタを示す。１
画素分のシフトレジスタは、入力信号が多値のディジタ
ル信号であるので入力信号のビット数分のフリップフロ
ップから構成される。この回路に入力映像信号Ｓ１１を
入力し、各シフトレジスタを図示していないラインセン
サのサンプリングクロックで駆動すると、各シフトレジ
スタの出力である９個の信号は映像面内の３×３画素か
らなる２次元局所映像の各画素の信号に相当する。しか
も、この３×３画素の局所領域は入力映像信号と同期し
て全映像面を走査する。したがって、この３×３画素の
周辺８画素のデータを加算回路３４で全加算し、中心画
素のデータを８倍回路３５を通して得た信号Ｓ３５と減
算回路３６で差をとることにより、空間微分すなわち明
暗変化点の強調を行うことができる。この空間微分信号
Ｓ３６を閾値θと比較回路３７で比較し、信号Ｓ３６が
閾値θよりも大のとき“１”となるように２値化すれ
ば、信号Ｓ３７は映像中の明暗境界部分だけが“１”と
なる微分２値化信号になる。一方、もうひとつの入力映
像信号Ｓ１２も全く同様な回路によって微分２値化映像
信号Ｓ５７に変換される。位置ずれ検出はこの一方の微
分２値化信号の画面上の位置を少しずらせたものと一致
度を調べ、最も良く一致している映像のずらし量を検出
することで行なわれる。
【００２７】次に右側の位置ずれ検出回路について説明
する。図において３８ａ〜３８ｃ，５８ａ，５８ｂは１
ラインシフトレジスタ、３９ａ〜３９ｃ，４０ａ，５９
ａは１画素シフトレジスタである。また４１ａ〜４１ｆ
はＥＯＲ（排他的論理和）ゲート、４２ａ〜４２ｆはＡ
ＮＤゲート、４３ａ〜４３ｆはカウンタである。このよ
うにすると、空間微分回路の説明で述べたと同じ理由に
より信号Ｓ３９ａ，Ｓ３９ｃ，Ｓ３８ｂ，Ｓ４０ａはＳ
３９ｂを中心として映像上で４方向に隣接する画素信号
を表わす。ここで、Ｓ３９ｂとＳ５９ａとは、シフトレ
ジスタによって時間的に全く同じだけ遅らされているの
で、入力信号Ｓ１１とＳ１２が全く同じものであれば全
く同じ信号となり、またＳ３９ａ，Ｓ３９ｃ，Ｓ３８
ａ，Ｓ４０ａはそれぞれＳ３９ｂを空間的に１画素ずら
した映像の出力信号になる。したがって、ＥＯＲゲート
４１ａ〜４１ｆによって各々Ｓ５９ａと一致をとり不一
致の画素すなわち“１”の数をある一定時間カウンタ４
３ａ〜４３ｆで計数すれば計数値の最も小さいパターン
が最もよく一致したパターンであるので、計数値最小の
カウンタの位置を調べることにより、信号Ｓ１１とＳ１
２の最ももっともらしいずれ量を知ることができる。制
御信号Ｓ１８１，Ｓ１８２はカウンタを一定周期で動か
すための制御信号であり、たとえば図６にあるような信
号である。すなわち、Ｓ１８２によってカウンタをリセ
ットし、次にＳ１８１によってある一定時間ゲート４２
ａ〜４２ｆをあけてＥＯＲゲート４１ａ〜４１ｆの出力
の“１”の数を計数する。Ｓ１８３は次にのべるレジス
タ４８への結果のセット信号であり、位置ずれ検出の最
終結果をセットする。
する。図において３８ａ〜３８ｃ，５８ａ，５８ｂは１
ラインシフトレジスタ、３９ａ〜３９ｃ，４０ａ，５９
ａは１画素シフトレジスタである。また４１ａ〜４１ｆ
はＥＯＲ（排他的論理和）ゲート、４２ａ〜４２ｆはＡ
ＮＤゲート、４３ａ〜４３ｆはカウンタである。このよ
うにすると、空間微分回路の説明で述べたと同じ理由に
より信号Ｓ３９ａ，Ｓ３９ｃ，Ｓ３８ｂ，Ｓ４０ａはＳ
３９ｂを中心として映像上で４方向に隣接する画素信号
を表わす。ここで、Ｓ３９ｂとＳ５９ａとは、シフトレ
ジスタによって時間的に全く同じだけ遅らされているの
で、入力信号Ｓ１１とＳ１２が全く同じものであれば全
く同じ信号となり、またＳ３９ａ，Ｓ３９ｃ，Ｓ３８
ａ，Ｓ４０ａはそれぞれＳ３９ｂを空間的に１画素ずら
した映像の出力信号になる。したがって、ＥＯＲゲート
４１ａ〜４１ｆによって各々Ｓ５９ａと一致をとり不一
致の画素すなわち“１”の数をある一定時間カウンタ４
３ａ〜４３ｆで計数すれば計数値の最も小さいパターン
が最もよく一致したパターンであるので、計数値最小の
カウンタの位置を調べることにより、信号Ｓ１１とＳ１
２の最ももっともらしいずれ量を知ることができる。制
御信号Ｓ１８１，Ｓ１８２はカウンタを一定周期で動か
すための制御信号であり、たとえば図６にあるような信
号である。すなわち、Ｓ１８２によってカウンタをリセ
ットし、次にＳ１８１によってある一定時間ゲート４２
ａ〜４２ｆをあけてＥＯＲゲート４１ａ〜４１ｆの出力
の“１”の数を計数する。Ｓ１８３は次にのべるレジス
タ４８への結果のセット信号であり、位置ずれ検出の最
終結果をセットする。
【００２８】ブロック４４ａ，４４ｂは最小位置検出回
路でありカウンタの中で最小の値を示すカウンタの位置
を検出して出力する回路である。たとえば最小位置検出
回路４４ａはカウンタ４３ａの値が最も小さければ“−
１”を、４３ｂならば“０”を、４３ｃならば“＋１”
をそれぞれ信号Ｓ４４ａとして出力するもので、その結
果はたて方向への位置ずれ量を示している。同様に４４
ｂはよこ方向の位置ずれ量を信号Ｓ４４ｂとして“−
１”，“０”，“＋１”で出力する。ブロック４５と４
６は、たてよこ２次元位置ずれ量を１次元位置ずれ量に
換算する回路であり、たて方向位置ずれ量に１ラスタ分
の画素数を定数倍回路４５によって乗算し、さらによこ
方向位置ずれ量をカウンタ回路４６によって加算する。
ブロック４７と４８は各々加算回路とレジスタであり、
レジスタ４８に記憶されている現時点での位置ずれ量に
新たに検出された位置ずれ量を加算して新しい位置ずれ
量をレジスタ４８にセットする回路である。レジスタ４
８は制御信号Ｓ１８３によってセットされ、その内容は
Ｓ１８として前述のごとく遅れ回路１２へ入力される。
以上の回路により、一定時間毎に２つの映像Ｓ１１とＳ
１２の間の位置ずれ量が検出され、Ｓ１１とＳ１２が一
致するように遅れ量を調整することが可能になる。
路でありカウンタの中で最小の値を示すカウンタの位置
を検出して出力する回路である。たとえば最小位置検出
回路４４ａはカウンタ４３ａの値が最も小さければ“−
１”を、４３ｂならば“０”を、４３ｃならば“＋１”
をそれぞれ信号Ｓ４４ａとして出力するもので、その結
果はたて方向への位置ずれ量を示している。同様に４４
ｂはよこ方向の位置ずれ量を信号Ｓ４４ｂとして“−
１”，“０”，“＋１”で出力する。ブロック４５と４
６は、たてよこ２次元位置ずれ量を１次元位置ずれ量に
換算する回路であり、たて方向位置ずれ量に１ラスタ分
の画素数を定数倍回路４５によって乗算し、さらによこ
方向位置ずれ量をカウンタ回路４６によって加算する。
ブロック４７と４８は各々加算回路とレジスタであり、
レジスタ４８に記憶されている現時点での位置ずれ量に
新たに検出された位置ずれ量を加算して新しい位置ずれ
量をレジスタ４８にセットする回路である。レジスタ４
８は制御信号Ｓ１８３によってセットされ、その内容は
Ｓ１８として前述のごとく遅れ回路１２へ入力される。
以上の回路により、一定時間毎に２つの映像Ｓ１１とＳ
１２の間の位置ずれ量が検出され、Ｓ１１とＳ１２が一
致するように遅れ量を調整することが可能になる。
【００２９】図７は起動制御回路１７のより詳細な実施
例である。ブロック６３，６４はレジスタであり、検査
に先立って計算機１９から信号Ｓ１９１として、検査ス
タート座標ＸS、検査ストップ座標ＸEが書込まれる。Ｓ
７は位置検出器の出力信号であり、移動台の現在位置Ｘ
が常時Ｓ７として一致回路６１，６２に入力されてい
る。ブロック６５は一致回路の出力信号Ｓ６１，Ｓ６２
によってセット，リセットされるフリップフロップであ
る。検査開始とともに移動台がＸ方向に移動を開始し、
Ｓ７の位置Ｘがレジスタ６３の検査スタート座標ＸSに
一致すると、フリップフロップ６５がセットされ出力信
号Ｓ１７が“１”となりタイミング発生回路１６に検査
中であることを知らせる。移動台がさらに移動しレジス
タ６４の検査ストップ座標ＸEに一致するとフリップフ
ロップ６５がリセットされＳ１７が“０”となりタイミ
ング発生回路に検査停止中であることを通知する。この
ようにして全体検査回路の起動が制御される。
例である。ブロック６３，６４はレジスタであり、検査
に先立って計算機１９から信号Ｓ１９１として、検査ス
タート座標ＸS、検査ストップ座標ＸEが書込まれる。Ｓ
７は位置検出器の出力信号であり、移動台の現在位置Ｘ
が常時Ｓ７として一致回路６１，６２に入力されてい
る。ブロック６５は一致回路の出力信号Ｓ６１，Ｓ６２
によってセット，リセットされるフリップフロップであ
る。検査開始とともに移動台がＸ方向に移動を開始し、
Ｓ７の位置Ｘがレジスタ６３の検査スタート座標ＸSに
一致すると、フリップフロップ６５がセットされ出力信
号Ｓ１７が“１”となりタイミング発生回路１６に検査
中であることを知らせる。移動台がさらに移動しレジス
タ６４の検査ストップ座標ＸEに一致するとフリップフ
ロップ６５がリセットされＳ１７が“０”となりタイミ
ング発生回路に検査停止中であることを通知する。この
ようにして全体検査回路の起動が制御される。
【００３０】図８は欠陥判定回路１４と欠陥データ記憶
回路１５のより詳細な実施例である。図において、７１
ａ〜７１ｅは１ラインシフトレジスタを、７２ａ〜７２
ｅ、７３ａ〜７３ｅ，７４ａ〜７４ｅ，７５ａ〜７５ｅ
は１画素シフトレジスタである。この回路をラインセン
ササンプリングクロックで起動すれば、“欠陥”映像信
号Ｓ１３を入力して５×５局所領域映像信号を並列に出
力することができる。ブロック７６ａ〜７６ｅ及び７７
は加算器であり、並列出力された５×５画素の局所映像
の中から“１”の数を総和する。入力信号Ｓ１３は欠陥
部分が“１”となる“欠陥”映像であるので“１”の数
は５×５局所映像内の欠陥面積を示す。そこで、欠陥面
積信号Ｓ７７を閾値Ｓ７８１と比較器７８で比較すれ
ば、検知信号Ｓ７８はある程度以上欠陥が大きい場合の
み“１”、他は“０”になりわずかなノイズによって生
じる“欠陥信号”を欠陥と誤まることもなく、安定した
欠陥判定ができることになる。欠陥判定回路によって
“１”が出力されるとその時点での移動台座標信号Ｓ７
（Ｘ，Ｙ）とラインセンサの走査位置信号ｙがレジスタ
７９にセットされ、さらにワンショット回路８０によっ
てタイミングがとられて記憶回路８１に記憶される。ワ
ンショット回路８０によってＳ７８の立上がり時のみ記
憶回路８１に記憶されるため、大きな欠陥の各画素座標
が連続して記憶回路８１に書込まれることは防止され
る。記憶回路の内容は信号Ｓ１９１として計算機１９に
よって読みとられる。
回路１５のより詳細な実施例である。図において、７１
ａ〜７１ｅは１ラインシフトレジスタを、７２ａ〜７２
ｅ、７３ａ〜７３ｅ，７４ａ〜７４ｅ，７５ａ〜７５ｅ
は１画素シフトレジスタである。この回路をラインセン
ササンプリングクロックで起動すれば、“欠陥”映像信
号Ｓ１３を入力して５×５局所領域映像信号を並列に出
力することができる。ブロック７６ａ〜７６ｅ及び７７
は加算器であり、並列出力された５×５画素の局所映像
の中から“１”の数を総和する。入力信号Ｓ１３は欠陥
部分が“１”となる“欠陥”映像であるので“１”の数
は５×５局所映像内の欠陥面積を示す。そこで、欠陥面
積信号Ｓ７７を閾値Ｓ７８１と比較器７８で比較すれ
ば、検知信号Ｓ７８はある程度以上欠陥が大きい場合の
み“１”、他は“０”になりわずかなノイズによって生
じる“欠陥信号”を欠陥と誤まることもなく、安定した
欠陥判定ができることになる。欠陥判定回路によって
“１”が出力されるとその時点での移動台座標信号Ｓ７
（Ｘ，Ｙ）とラインセンサの走査位置信号ｙがレジスタ
７９にセットされ、さらにワンショット回路８０によっ
てタイミングがとられて記憶回路８１に記憶される。ワ
ンショット回路８０によってＳ７８の立上がり時のみ記
憶回路８１に記憶されるため、大きな欠陥の各画素座標
が連続して記憶回路８１に書込まれることは防止され
る。記憶回路の内容は信号Ｓ１９１として計算機１９に
よって読みとられる。
【００３１】以上の説明により、本発明が具体的に実施
可能であることは明示された。
可能であることは明示された。
【００３２】なお、本発明には前記実施例の他に種々変
形例が考えられる。たとえば、図２における遅れ回路を
単なる記憶回路とし、事前に繰返しパターンを記憶して
検査時にそれをくり返し読出す方式でも実現できる。ま
た、繰返しパターンの間に別のパターンがはさまれてい
る場合には、設計データから計算される移動台座標によ
ってシフトレジスタのクロックを一時停止する機能を付
加し、別パターンの入力を無視して検査できるようにす
ることもできる。また、撮像装置としてラインセンサを
用いる代わりに、細く絞った光または電子線を被検査物
上に１次元的に走査し、その反射光量あるいは反射電子
量を検知するようにしても同じ効果が得られる。
形例が考えられる。たとえば、図２における遅れ回路を
単なる記憶回路とし、事前に繰返しパターンを記憶して
検査時にそれをくり返し読出す方式でも実現できる。ま
た、繰返しパターンの間に別のパターンがはさまれてい
る場合には、設計データから計算される移動台座標によ
ってシフトレジスタのクロックを一時停止する機能を付
加し、別パターンの入力を無視して検査できるようにす
ることもできる。また、撮像装置としてラインセンサを
用いる代わりに、細く絞った光または電子線を被検査物
上に１次元的に走査し、その反射光量あるいは反射電子
量を検知するようにしても同じ効果が得られる。
【００３３】
【発明の効果】本発明によれば、撮像装置に電子線を利
用し、全く同一の撮像条件下での２つの映像を比較する
ことが可能になることで、従来技術よりもはるかに精密
に２つの繰返しパターンを実効的に比較することが可能
になり、超ＬＳＩなどの微細なパターンの欠陥を抽出す
ることが可能になる。
用し、全く同一の撮像条件下での２つの映像を比較する
ことが可能になることで、従来技術よりもはるかに精密
に２つの繰返しパターンを実効的に比較することが可能
になり、超ＬＳＩなどの微細なパターンの欠陥を抽出す
ることが可能になる。
【図１】従来技術の説明図。
【図２】本発明の実施例を示す全体構成図。
【図３】遅れ回路１２の説明図。
【図４】制御信号のタイミングを示す図。
【図５】位置ずれ検出回路１８の詳細説明図。
【図６】制御信号のタイミングを示す図。
【図７】起動制御回路１７の詳細説明図。
【図８】欠陥判定回路１４と欠陥データ記憶回路１５の
詳細説明図。
詳細説明図。
１ａ，１ｂ…撮像装置、３…比較回路、４…被検査物、
５ａ，５ｂ…繰返しパターン、６…移動台、７…位置検
出器、９…照明器、１０…ラインセンサ、Ｓ１０…映像
信号、１１…ＡＤ変換器、１２…遅れ回路、１３…比較
回路、１４…欠陥判定回路、１５…欠陥データ記憶回
路、１６…タイミング発生回路、１７…起動制御回路、
１８…位置ずれ検出回路、１９…計算機。
５ａ，５ｂ…繰返しパターン、６…移動台、７…位置検
出器、９…照明器、１０…ラインセンサ、Ｓ１０…映像
信号、１１…ＡＤ変換器、１２…遅れ回路、１３…比較
回路、１４…欠陥判定回路、１５…欠陥データ記憶回
路、１６…タイミング発生回路、１７…起動制御回路、
１８…位置ずれ検出回路、１９…計算機。
Claims (8)
- 【請求項１】繰返しパターンを含む部分が所定ピッチに
て配列された被検査物の外観を検査する繰返しパターン
の欠陥検査装置において、 上記被検査物を固定し、上記繰返しパターンを含む部分
が配列された方向に移動させる移動台と、 上記被検査物を電子線により上記移動台の移動方向と直
交する方向に走査して、上記電子線の照射により発生す
る電子量を検知することにより映像信号を得る撮像手段
と、 上記撮像手段により得た映像信号を多値のディジタル信
号に変換する変換手段と、 上記被検査物を上記撮像手段で走査して得た映像信号を
上記変換手段により変換した第１の多値のディジタル信
号と、上記第１の多値のディジタル信号を得た走査位置
から少なくとも上記所定ピッチ移動した位置で上記被検
査物を上記撮像手段で走査して得た映像信号を上記変換
手段により変換した第２の多値のディジタル信号とを比
較する比較手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
繰返しパターンの欠陥検査装置。 - 【請求項２】上記比較手段により比較した結果として得
られる欠陥データを記憶する記憶手段と、 上記繰返しパターンの検査開始座標および検査終了座標
を記憶し、上記移動台に固定された上記被検査物が移動
して、上記繰返しパターンの検査開始座標になったとき
に、上記記憶手段における記憶を開始させ、上記繰返し
パターンの検査終了座標になったときに上記記憶手段で
の記憶を終了させる起動制御手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項１記載の繰返しパターンの欠陥検査装置。 - 【請求項３】上記繰返しパターンの検査開始座標および
検査終了座標を記憶し、上記移動台に固定された上記被
検査物が移動して、上記繰返しパターンの検査開始座標
になったときに上記撮像手段からの映像信号の取り込み
を開始し、上記繰返しパターンの検査終了座標になった
ときに上記撮像手段からの映像信号の取り込みを終了さ
せる起動制御手段を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項１記載の繰返しパターンの欠陥検査装置。 - 【請求項４】上記繰返しパターンは、規則的に配列され
た半導体メモリのパターンであることを特徴とする請求
項１記載の繰返しパターンの欠陥検査装置。 - 【請求項５】繰返しパターンを含む部分が所定ピッチに
て配列された被検査物の外観を検査する繰返しパターン
の欠陥検査装置において、 上記被検査物を固定し、上記繰返しパターンを含む部分
が配列された方向に移動させる移動台と、 上記被検査物を電子線により上記移動台の移動方向と直
交する方向に走査して、上記電子線の照射により発生す
る電子量を検知することにより映像信号を得る撮像手段
と、 上記撮像手段により得た映像信号を多値のディジタル信
号に変換する変換手段と、 上記変換手段により変換された多値のディジタル信号を
上記移動台が上記所定ピッチ分移動する時間だけ遅らせ
る遅延手段と、 上記被検査物を上記撮像手段で走査して得た映像信号を
上記変換手段により変換し上記遅延手段により遅延させ
た第１の多値のディジタル信号と、上記第１の多値のデ
ィジタル信号を得た走査位置から上記所定ピッチ移動し
た位置で上記被検査物を上記撮像手段で走査して得た映
像信号を上記変換手段により変換した第２の多値のディ
ジタル信号とを比較する比較手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
繰返しパターンの欠陥検査装置。 - 【請求項６】上記比較手段により比較した結果として得
られる欠陥データを記憶する記憶手段と、 上記繰返しパターンの検査開始座標および検査終了座標
を記憶し、上記移動台に固定された上記被検査物が移動
して、上記繰返しパターンの検査開始座標になったとき
に、上記記憶手段における記憶を開始させ、上記繰返し
パターンの検査終了座標になったときに上記記憶手段で
の記憶を終了させる起動制御手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項５記載の繰返しパターンの欠陥検査装置。 - 【請求項７】上記繰返しパターンの検査開始座標および
検査終了座標を記憶し、上記移動台に固定された上記被
検査物が移動して、上記繰返しパターンの検査開始座標
になったときに上記撮像手段からの映像信号の取り込み
を開始し、上記繰返しパターンの検査終了座標になった
ときに上記撮像手段からの映像信号の取り込みを終了さ
せる起動制御手段を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項５記載の繰返しパターンの欠陥検査装置。 - 【請求項８】上記繰返しパターンは、規則的に配列され
た半導体メモリのパターンであることを特徴とする請求
項５記載の繰返しパターンの欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231022A JP2561050B2 (ja) | 1995-09-08 | 1995-09-08 | 繰返しパターンの欠陥検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231022A JP2561050B2 (ja) | 1995-09-08 | 1995-09-08 | 繰返しパターンの欠陥検査装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58065420A Division JPS59192943A (ja) | 1983-04-15 | 1983-04-15 | 繰返しパタ−ンの欠陥検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08128976A true JPH08128976A (ja) | 1996-05-21 |
| JP2561050B2 JP2561050B2 (ja) | 1996-12-04 |
Family
ID=16917042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7231022A Expired - Lifetime JP2561050B2 (ja) | 1995-09-08 | 1995-09-08 | 繰返しパターンの欠陥検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561050B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10185847A (ja) * | 1996-12-25 | 1998-07-14 | Hitachi Ltd | パターン検査装置並びに電子線によるパターン検査装置及びその方法 |
| JPH10340347A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | パターン検査方法及びその装置並びに半導体ウエハの製造方法 |
| JP2005158780A (ja) * | 2003-11-20 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0526136A (ja) * | 1991-07-17 | 1993-02-02 | Nippondenso Co Ltd | スタータ用ブレーキ装置 |
-
1995
- 1995-09-08 JP JP7231022A patent/JP2561050B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0526136A (ja) * | 1991-07-17 | 1993-02-02 | Nippondenso Co Ltd | スタータ用ブレーキ装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10185847A (ja) * | 1996-12-25 | 1998-07-14 | Hitachi Ltd | パターン検査装置並びに電子線によるパターン検査装置及びその方法 |
| JPH10340347A (ja) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | パターン検査方法及びその装置並びに半導体ウエハの製造方法 |
| JP2005158780A (ja) * | 2003-11-20 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
| US7388979B2 (en) | 2003-11-20 | 2008-06-17 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
| US7792352B2 (en) | 2003-11-20 | 2010-09-07 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
| US8005292B2 (en) | 2003-11-20 | 2011-08-23 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
| US8275190B2 (en) | 2003-11-20 | 2012-09-25 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
| US8639019B2 (en) | 2003-11-20 | 2014-01-28 | Hitachi High-Technologies Corporation | Method and apparatus for inspecting pattern defects |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561050B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317512B1 (en) | Pattern checking method and checking apparatus | |
| JPH0526136B2 (ja) | ||
| US7457455B2 (en) | Pattern defect inspection method and apparatus | |
| US6141038A (en) | Alignment correction prior to image sampling in inspection systems | |
| JPH05264467A (ja) | 繰返しパターンの欠陥検査装置 | |
| KR20030023846A (ko) | 패턴검사방법 및 검사장치 | |
| JP5175600B2 (ja) | 検査装置 | |
| JP3409670B2 (ja) | 外観検査方法およびその装置 | |
| JPH06284421A (ja) | ３次元カメラ画像データ・プロセッサ | |
| JP2561050B2 (ja) | 繰返しパターンの欠陥検査装置 | |
| JPH02210249A (ja) | 外観検査方法および装置 | |
| JPH05264466A (ja) | 繰返しパターンの欠陥検査装置 | |
| JP2954381B2 (ja) | パターン検査方法及び装置 | |
| JPH05264465A (ja) | 繰返しパターンの欠陥検査装置 | |
| JPH05264464A (ja) | 繰返しパターンの欠陥検査装置 | |
| JP3189796B2 (ja) | 欠陥検査方法及び装置 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JP2720935B2 (ja) | 検査装置及び検査方法 | |
| JPH04316346A (ja) | パターン認識方法 | |
| JP2001281164A (ja) | パターン検査方法および装置 | |
| JP3626353B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JPH0774787B2 (ja) | 多層パタ−ン欠陥検出方法及びその装置 | |
| JPS628722B2 (ja) | ||
| JPH0334001B2 (ja) | ||
| JPH0750504B2 (ja) | パタ−ン認識装置 |