JPH08130413A - 逓倍回路 - Google Patents

Abstract

(57)【要約】 【目的】 構成が簡単な逓倍回路を提供する。 【構成】 入力端子１１〜１４へ、互いに位相が９０゜
ずつ異なる、周期Ｔの４つの正弦波あるいは三角波を入
力する。これらの入力信号から２つの信号を選択してそ
れぞれ差動アンプ１ａ〜１ｄへ入力する。差動アンプ１
ａ〜１ｄは、それぞれ「１／２」Ｔ時間だけ”Ｈ”（ハ
イ）レベルとなる信号を「１／８」Ｔ時間間隔で順次出
力する。ＥＯＲゲート２ａは、差動アンプ１ａ、１ｂの
出力の排他的論理和をとり、ＥＯＲゲート２ｂは、差動
アンプ１ｃ、１ｄの出力の排他的論理和をとる。ＯＲゲ
ート３はＥＯＲゲート２ａ、２ｂの出力の論理和をと
り、出力端子ＯＵＴへ周期「１／４」Ｔの４逓倍された
信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は低周波の信号を高周波
の信号に変換する逓倍回路に関する。

【０００２】

【従来の技術】従来、周波数を逓倍する逓倍回路は純粋
なアナログ技術によって実現されていた。そして、回路
の構成部品としては、たとえば抵抗・コンデンサ・コイ
ルなどの簡単な部品を多数使用して組み上げられてい
た。したがってその回路構成は非常に複雑なものとなっ
ていた。

【０００３】

【発明が解決しようとする課題】ところで、たとえば２
５０ＭＨｚのクロック信号で動作する装置から、１ＧＨ
ｚで動作させたい装置へクロック信号を伝送する場合、
従来は、送信側の装置で２５０ＭＨｚの周波数を１ＧＨ
ｚに４逓倍し、その１ＧＨｚのクロック信号を受信装置
側に伝送していた。

【０００４】このように、従来は逓倍された後の高周波
信号をそのまま伝送する必要があったために、高周波の
信号の伝送に耐えうる高価なケーブルが必要であった。
また、高周波ではクロックのパルス幅が狭いなどの理由
から、送信・受信の各装置に高速の、したがって高価な
デバイスを使用して信号の授受を行う必要があった。さ
らに、ゲートアレイ等に逓倍回路を組み込もうとした場
合に、バッファの精度などの制限からこれを実現するこ
とができなかった。この発明は上記の点に鑑みてなされ
たものであり、その目的は、ゲートアレイなどにも容易
に組み込み可能な、簡単な構成の逓倍回路を提供するこ
とにある。

【０００５】

【課題を解決するための手段】以上の課題を解決するた
めに、この発明は、周期Ｔで位相が各々［Ｔ／ｎ］づつ
ずれたｎ個の周期信号を入力として、ｎ逓倍した周期信
号を出力する逓倍回路において、前記ｎ個の入力信号を
もとに周期Ｔで位相が各々［Ｔ／｛２・ｎ｝］づつずれ
たｎ個のデジタル信号を出力する複数個の差動アンプ
と、前記複数個の差動アンプの出力を合成して周期［Ｔ
／ｎ］の周期信号を出力する論理ゲート回路とから構成
したものである。

【０００６】

【作用】 この発明によれば、周期Ｔで位相が各々［Ｔ
／ｎ］づつずれたｎ個の周期信号を入力して、複数個の
差動アンプが、これらの入力信号をもとに周期Ｔで位相
が各々［Ｔ／｛２・ｎ｝］づつずれたｎ個のデジタル信
号を出力し、論理ゲート回路が上記の複数個の差動アン
プの出力を合成して周期［Ｔ／ｎ］の周期信号を出力す
るようにしたので、簡単な回路構成で逓倍回路を構成す
ることができる。

【０００７】

【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１は、同実施例による逓倍回路の
回路図である。入力端子１１〜１４には、図２（ａ）に
示すような９０゜ずつ位相の異なる周期Ｔの正弦波が入
力される。たとえば、周波数２５０ＭＨｚの正弦波の場
合に周期Ｔは４ｎｓとなる。なお、これらの正弦波信号
の最大振幅はすべて同じ値に設定されている。ここで、
正弦波の作り方としては様々な実現方法が考えられる。
たとえば、水晶発振器を使用すれば特別な回路を組むこ
となく、自然と正弦波に近似した信号波形が得られる。

【０００８】また、図１において、１ａ〜１ｄは差動ア
ンプである。これらの差動アンプとしては、たとえばＨ
Ｄ１００１１４などの市販のＥＣＬロジックＩＣを流用
することができる。この差動アンプを使用した場合、同
図の差動アンプ１ａの出力端子ｚの出力レベルは、入力
端子ｘと入力端子ｙとの電位差に応じて決定される。す
なわち、入力端子ｘの電圧が入力端子ｙの電圧に対して
＋０．１５Ｖ（ボルト）以上であれば出力端子ｚを”
Ｈ”（ハイ）レベルとし、入力端子ｘの電圧が入力端子
ｙ以下の電圧であれば出力端子ｚを”Ｌ”（ロー）レベ
ルとするように動作する。

【０００９】したがって、差動アンプ１ａ〜１ｄは、そ
れぞれ「入力端子１１−入力端子１３」、「入力端子１
２−入力端子１３」、「入力端子１２−入力端子１
４」、「入力端子１３−入力端子１４」の電位差に応じ
てそれぞれの出力（Ａ）〜（Ｄ）のレベルが制御され
る。また、ゲート２ａ、２ｂは一般的なＥＯＲ（排他的
論理和）ゲートであり、ゲート３は一般的なＯＲゲート
である。以上からわかるように、差動アンプ１ａ〜１ｄ
の入力端子まではアナログの信号であり、差動アンプ１
ａ〜１ｄの出力段以降の信号はすべてデジタル信号にな
っている。

【００１０】次に、上記構成による逓倍回路の動作を説
明する。図２（ｂ）は、入力端子１１〜１４に図２
（ａ）の正弦波が各々入力された場合における差動アン
プ１ａ〜１ｄの出力（Ａ）〜（Ｄ）の波形を表してい
る。いま、時刻「０」における各入力端子間の電圧の関
係は、「入力端子１１＝入力端子１３」、「入力端子１
２＜入力端子１３」、「入力端子１２＜入力端子１
４」、「入力端子１３＜入力端子１４」であるから、出
力（Ａ）〜（Ｄ）はいずれも”Ｌ”レベルとなる。

【００１１】入力端子１１の電圧が上昇し入力端子１３
の電圧が下降することにより、時刻ｔ1 （≒０）におい
て、入力端子１１の電圧が入力端子１３の電圧より前述
した「０．１５Ｖ」だけ高くなると、出力（Ａ）が”
Ｌ”レベルから”Ｈ”レベルへと変化する。以後、時間
が経過するにつれて、時刻ｔ2 （≒０．５ｎｓ後）、ｔ
3 （≒１ｎｓ後）、ｔ4 （≒１．５ｎｓ後）において出
力（Ｂ）、出力（Ｃ）、出力（Ｄ）が順次”Ｈ”レベル
へと変化する。

【００１２】次に、入力端子１１の電圧が下降し入力端
子１３の電圧が上昇することにより、時刻ｔ5 （＝２ｎ
ｓ後）において両入力端子の電圧が等しくなると、出力
（Ａ）は”Ｈ”レベルから再び”Ｌ”レベルへと変化す
る。以後、時間が経過するにつれて、時刻ｔ6 （＝２．
５ｎｓ後）、ｔ7 （＝３ｎｓ後）、ｔ8 （＝３．５ｎｓ
後）において出力（Ｂ）、出力（Ｃ）、出力（Ｄ）が順
次”Ｌ”レベルへと変化する。その後、時刻ｔ9 （＝４
ｎｓ後）に至るまで、出力（Ａ）〜（Ｄ）はすべて”
Ｌ”レベルに保持されて、１周期の動作が終了する。そ
して、これ以後は、４ｎｓを周期として上記の動作が繰
り返される。以上から明らかなように、出力（Ａ）〜
（Ｄ）には、正弦波の４５゜の位相に相当する［１／
８］Ｔ時間（＝０．５ｎｓ）だけ遅れて順次立ち上がる
［４／８］Ｔ（＝２ｎｓ）幅のパルスが出力される。

【００１３】差動アンプ１ａ〜１ｄが上記のように変化
するのにしたがって、ＥＯＲゲート２ａ、２ｂの出力
（Ｅ）、（Ｆ）ならびにＯＲゲート３の出力である出力
端子ＯＵＴは図２（ｃ）に示すように変化する。すなわ
ち、出力（Ａ）〜（Ｄ）の波形からわかるように、出力
（Ｅ）は「ｔ1〜ｔ2」と「ｔ5〜ｔ6」の間だけ”Ｈ”レ
ベルとなり、出力（Ｆ）は「ｔ3〜ｔ4」と「ｔ7〜ｔ8」
の間だけ”Ｈ”レベルとなる。これにより、出力端子Ｏ
ＵＴには１ｎｓ（［１／４］Ｔ）周期の信号が得られ
る。つまり、周波数が２５０ＭＨｚから１ＧＨｚへと４
逓倍されたことになる。

【００１４】ここで、図１の入力端子１１〜１４には、
上記で説明した正弦波の代わりに三角波を入力しても良
い。図３（ａ）は三角波を入力とする場合に、入力端子
１１〜１４に与える信号のタイミングを示している。同
図の三角波は図１の正弦波と同様に、１ｎｓ（［１／
４］Ｔ）ずつ位相がずれている。このような信号を入力
することにより、図１の出力（Ａ）〜（Ｄ）には図２
（ｂ）と同等の信号出力が、図３（ｂ）に示すように得
られる。したがって、出力端子ＯＵＴにも図２（ｃ）に
示すような１ｎｓ（［１／４］Ｔ）周期の４逓倍の信号
出力が得られる。なお、三角波を入力した場合の逓倍回
路の動作は、正弦波を入力した場合の説明から容易に理
解できるものであり、その説明を省略する。

【００１５】また、図１の入力端子１１〜１４には、矩
形波を入力することもできる。この場合、入力された信
号が理想的な矩形波であると、差動アンプ１ａ〜１ｄを
使用したことによる効果が出ないため、上記に示したよ
うな４逓倍の周波数の信号出力を得ることはできない。
しかし、実際の回路を伝搬する信号の波形はこのような
理想的な波形ではなく、図４（ａ）に示すような立ち上
がり、立ち下がりとも傾斜を持った波形となる。

【００１６】図４（ａ）は、図１に示す逓倍回路へ入力
する矩形波の波形を示している。同図において一点鎖線
部分は上述の理想的な矩形波を意味している。そして、
実線部分が実際に逓倍回路へ入力される波形であり、そ
の周期Ｔは上記と同じく４ｎｓである。また、矩形波の
立ち上がり、立ち下がり時間はともに１．５ｎｓとなっ
ている。このような信号を入力することで、図４（ｂ）
に示したように、図１の出力（Ａ）〜（Ｄ）には図２
（ｂ）と同等の信号が得られ、その結果出力端子ＯＵＴ
にも図２（ｃ）と同じ信号出力が得られる。

【００１７】なお、本実施例においては４つの入力端子
１１〜１４を、図１に示すように差動アンプ１ａ〜１ｄ
の入力端へ接続した。しかし、たとえば入力端子１１と
入力端子１４とを差動アンプに入力すれば、入力端子１
２と入力端子１３とを入力した場合に得られる出力
（Ｂ）と同じ出力が得られる。また、入力端子１１と入
力端子１２とを差動アンプに入力すれば、入力端子１３
と入力端子１４とを入力した場合に得られる出力（Ｄ）
と同じ出力が得られる。したがって、入力端子１１〜１
４と差動アンプ１ａ〜１ｄとの接続関係は必ずしも図１
に示したものである必要性はなく、様々な接続とするこ
とができる。

【００１８】また、本実施例においては、正弦波、三角
波あるいは矩形波の位相をそれぞれ９０゜（［１／４］
周期）ずつずらしていった４つの信号を入力させてい
る。しかし、本実施例の趣旨は互いに［１／４］周期だ
け位相差を持つ４つの信号を入力することにある。その
ため、たとえば位相を２７０゜ずつずらした信号を入力
としても上記と同様の信号出力を得ることができる。

【００１９】また、本実施例においては、出力（Ａ）〜
（Ｄ）に基づいて出力端子ＯＵＴの出力を得るために２
つのＥＯＲゲート２ａ、２ｂとＯＲゲート３を使用して
実現した。しかし、この他にもＡＮＤ、ＮＡＮＤ、Ｏ
Ｒ、ＮＯＲあるいはＮＯＴゲートなどを組み合わせるこ
とにより、あるいは前述したように差動アンプの反転出
力を使用することにより、様々な回路構成をとることが
できる。

【００２０】また、本実施例においては、４逓倍の逓倍
回路について説明した。これを一般化して、［１／ｎ］
周期の時間ずつ位相が遅れてゆくｎ個の信号を入力とす
る。そして、このｎ個の入力信号から２つの入力信号を
適切に選択して差動アンプ群へ接続し、各差動アンプの
出力に適切な論理を施して逓倍回路の出力とすることに
より、ｎ逓倍された周波数信号を得ることができる。

【００２１】

【発明の効果】以上説明したように、この発明によれ
ば、周期Ｔで位相が各々［Ｔ／ｎ］づつずれたｎ個の周
期信号を入力し、複数個の差動アンプが、これらの入力
信号をもとに周期Ｔで位相が各々［Ｔ／｛２・ｎ｝］づ
つずれたｎ個のデジタル信号を出力し、論理ゲート回路
が上記の複数個の差動アンプの出力を合成して周期［Ｔ
／ｎ］の周期信号を出力するようにしたので、簡単な回
路構成で逓倍回路を構成することができ、信号の伝送に
際して安価なケーブルやデバイスを使用することがで
き、また、ゲートアレイに逓倍回路を容易に組み込み可
能となる、という効果が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例による逓倍回路の回路図で
ある。

【図２】（ａ）は同実施例による逓倍回路に入力する正
弦波のタイミングチャートである。また（ｂ）は、同実
施例による逓倍回路における差動アンプ１ａ〜１ｄの出
力（Ａ）〜（Ｄ）のタイミングチャートである。また
（ｃ）は、同実施例による逓倍回路におけるＥＯＲゲー
ト２ａ、２ｂとＯＲゲート３の出力である出力（Ｅ）、
（Ｆ）、出力端子ＯＵＴのタイミングチャートである。

【図３】（ａ）は同実施例による逓倍回路に入力する三
角波のタイミングチャートである。また（ｂ）は、同実
施例による逓倍回路における差動アンプ１ａ〜１ｄ
（Ａ）〜（Ｄ）の出力のタイミングチャートである。

【図４】（ａ）は同実施例による逓倍回路に入力する矩
形波のタイミングチャートである。また（ｂ）は、同実
施例による逓倍回路における差動アンプ１ａ〜１ｄの出
力（Ａ）〜（Ｄ）のタイミングチャートである。

【符号の説明】

１ａ・１ｂ・１ｃ・１ｄ…差動アンプ、２ａ・２ｂ…Ｅ
ＯＲゲート、３…ＯＲゲート、１１・１２・１３・１４
…入力端子、ＯＵＴ…出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 周期Ｔで位相が各々［Ｔ／ｎ］づつずれ
   たｎ個の周期信号を入力として、ｎ逓倍した周期信号を
   出力する逓倍回路において、 前記ｎ個の入力信号をもとに周期Ｔで位相が各々［Ｔ／
   ｛２・ｎ｝］づつずれたｎ個のデジタル信号を出力する
   複数個の差動アンプと、 前記複数個の差動アンプの出力を合成して周期［Ｔ／
   ｎ］の周期信号を出力する論理ゲート回路と、 を具備してなる逓倍回路。