JPH0813087B2 - 画像読取り装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、画像読取り対象の画像情報を複数ライン
に分解して読み取る画像読取り装置に関し、さらに詳し
くは複数個並べられた光電変換部を備え、そのうち２個
以上の光電変換部から並行して読取りデータを出力する
画像読取り装置に関する。

（従来の技術） 多数のCCD素子（電荷結合素子）を直線的に配列して
なる一次元光電変換部は、製造上の理由などからあまり
長いものは一般的でなく、B5・A4サイズなどの原稿の幅
に比較してかなり短いチップ状のものが普通である。そ
こで、このような短い光電変換部を用いて原稿幅分の画
像を読取るために、複数個の光電変換部が原稿幅だけ並
べられてイメージセンサが構成されている。

ところで、従来、このように複数個の光電変換部から
成るイメージセンサの画像読取りは、一端の光電変換部
から１個づつ順次読取り、そのデータを出力するもので
ある。しかし、画像の読み取り時間は各CCD素子のデー
タ転送レートで決まるため、これでは、画像読取りに長
時間かかる。

そこで、複数個の光電変換部の読取りを並行して行う
ことにより画像読取りの高速化を図る技術が提案され、
特許出願公開昭和62年第39961号公報に開示されてい
る。

この従来例は、複数個の光電変換部からの読取りデー
タを並行して書込む複数の記憶部を有するバッファが２
個設けられ、データの書込みと読出しとを２個のバッフ
ァの間で交互に行うことにより、１ラインの画像読取り
に要する時間を１個の光電変換部が画像を読取るのに要
する時間で済ませるようにしている。

さらに、この従来例を第15図に基づいて具体的に説明
する。

複数個の光電変換部41a、41b、41c、41dが並べられて
イメージセンサが構成されている。、 まず、複数個の光電変換部41a〜41dからの読取りデー
タが、スイッチ42を介して第一のバッファ43の対応する
各エリア43a、43b、43c、43dにそれぞれ並行に書込まれ
る。

次に、スイッチ42が切換えられて今度は第２のバッフ
ァ44の各エリア44a、44b、44c、44dにデータが書込ま
れ、それと同時に、前回第１のバッファ43に書込まれた
データがマルチプレクサ45により読出され、読出された
データは、ミキサ46を介してホストコンピュータ（図示
略）に伝送される。

次に、またスイッチ42が切換えられ、第１のバッファ
43にデータが書込まれ、それと同時に、前回第２のバッ
ファ44に書込まれたデータがマルチプレクサ47により読
出される。

（発明が解決しようとする課題） しかし、上記従来例では、次のような課題がある。

一方の、バッファに全ての光電変換部のデータを書込
んでいると同時に他方のバッファから読出しているか
ら、バッファ43、44が２個必要であり、また２個のバッ
ファ43、44の書込みと読出しとを交互に切換えるための
装置が必要である。

したがって、装置が複雑・大型化し、製造コストを高
騰させ、故障率を高めている。

この発明の目的は、高速読取りを簡素かつ小型の構造
により実現し、もって製造コストの低減と故障率の低減
を図った画像読取り装置を提供することにある。

この発明の他の目的は、光電変換部が前後間隔をおい
て配列されているものにおいて、同一ラインのすべての
データをまとめて記憶し、もって同一ラインのデータを
光電変換部の配列順に読出し易いようにした画像読取り
装置を提供することにある。

（課題を解決するための手段） 上記目的を達成するため、この発明は、複数の光電変
換素子を直線的に配列して構成した光電変換部を、副走
査方向に２段又は多段の形で主走査方向に千鳥状に配列
して成るラインイメージセンサを有し、画像読取り対象
の画像情報を複数ラインに分解して読み取る画像読取り
装置において、 前記ラインイメージセンサの光電変換部を同一段目に
属する光電変換部毎にブロック分けすると共に、 前記各ブロックにそれぞれ対応した記憶エリアを有
し、それぞれの記憶エリアに対応ブロックからの読取り
データが書き込まれる記憶手段と、 前記各記憶エリアに対する書込みを前記ブロック相互
間のライン間隔分だけ順次遅らせて開始して前記各記憶
エリアに前記対応ブロックからの読取りデータを同時に
書き込んで行き、画像の同一ラインのすべてのデータを
前記記憶手段の同一バンクに記憶させる書込み手段と、 この書込み手段によりｎライン目のデータの書込みを
行う際、ｎラインより前の書込み済みラインのバンクデ
ータを、前記書込みの速さに前記ブロックの数を乗じた
値以上の速さで、前記光電変換部の配列順に読出して外
部に伝送する読出し出力手段とを設けた構成のものであ
る（請求項１）。

前記ラインイメージセンサの光電変換部を同一段目に
属する光電変換部毎にブロック分けする代わりに、前記
光電変換部のうち、同一段目に属する光電変換部を複数
のブロックに分けることもできる（請求項２）。

また請求項３は、複数の光電変換素子を直線的に配列
して構成した光電変換部を、副走査方向に所定ライン数
の前後間隔を置いた２段の形で主走査方向に千鳥状に配
列して成るラインイメージセンサを有し、画像読取り対
象の画像情報を複数ラインに分解して読み取る画像読取
り装置において、 前記ラインイメージセンサの光電変換部を同一段目に
属する光電変換部毎にブロック分けして先行・後行のブ
ロックに分けると共に、 前記各ブロックにそれぞれ対応した記憶エリアを有
し、それぞれの記憶エリアに対応ブロックからの読取り
データが書き込まれるバッファと、 前記各記憶エリアに対する書込みに際し、後行のブロ
ックからのデータの書込みを、先行のブロックの書込み
より前記所定ライン数分だけ遅らせて開始して前記各記
憶エリアに前記対応ブロックからの読取りデータを同時
に書き込んで行き、画像の同一ラインのすべてのデータ
を前記バッファの同一バンクに記憶させる書込み手段
と、 この書込み手段によりｎライン目のデータの書込みを
行う際、ｎラインより前の書込み済みラインのバンクデ
ータを、前記書込みの速さの２倍以上の速さで、前記光
電変換部の配列順に読出して外部に伝送する読出し出力
手段とを設けた構成のものである。

（作用） 請求項１においては、光電変換部を副走査方向に２段
又は多段の形で主走査方向に千鳥状に配列して成るライ
ンイメージセンサを前提とし、その副走査方向の同一段
目に属する光電変換部毎にブロックに分ける。そして、
それぞれのブロックの光電変換部からの読取りデータ
を、記憶手段の対応した各記憶エリアに同時に書き込
む。但し、書込み手段は、各記憶エリアに対する書込み
をブロック相互間のライン間隔分だけ順次遅らせて開始
して各記憶エリアに対応ブロックからの読取りデータを
同時に書き込んで行くことにより、結果的に、画像の同
一ラインのすべてのデータを記憶手段の同一バンクに記
憶させる。

対応ブロックからの読取りデータが同時に各記憶エリ
アに書き込まれるので、その書込みに要する時間は、１
ラインを直列に画像読取りする場合よりも短い。

読出し出力手段は、この記憶手段に記憶された１ライ
ンのデータを、光電変換部の配列順に読出して外部に伝
送する。このときの読出しデータは、現在、記憶手段に
ｎライン目のデータの書込みを行っているものとする
と、ｎラインより前の書込み済みラインのデータであ
り、このときの読出し速度は、前記書込みの速さに前記
ブロックの数を乗じた値以上の速さで行われる。これに
より、書込みが平行処理で、読出しが直列処理であるこ
との時間的ずれが解消される。

また、この記憶手段からの読み出しは、既に画像の同
一ラインのすべてのデータが記憶手段の同一バンクに記
憶されているため、容易に行われる。

かかる作用効果は請求項２においても得られる。

請求項３は、副走査方向に２段の形で光電変換部を主
走査方向に千鳥状に配列して成るラインイメージセンサ
を前提とする。そして、その副走査方向の同一段目に属
する光電変換部毎にブロック分けして、先行・後行のブ
ロックに分け、それぞれのブロックの光電変換部からの
読取りデータを、バッファの対応した記憶エリアに書き
込む。但し、書込み手段は、各記憶エリアに対する書込
みをブロック相互間のライン間隔分だけ遅らせて開始し
て各記憶エリアに対応ブロックからの読取りデータを同
時に書き込んで行き、結果的に、画像の同一ラインのす
べてのデータをバッファの同一バンクに記憶させる。つ
まり、後行のブロックを書込むバンク位置が、先行のブ
ロックのものと一致する。対応ブロックからの読取りデ
ータは各記憶エリアに同時に書き込まれるので、その書
込みに要する時間は、請求項１の形態と同じく、１ライ
ンを直列に画像読取りする場合よりも短い。

読出し出力手段は、バッファに記憶された１ラインの
バンクデータを、光電変換部の配列順に読出して外部に
伝送する。このときの読出し速度は、書込みの速さの２
倍以上の速さで行われるため、書込みが平行処理で、読
出しが直列処理であることの時間的ずれが解消される。
また、このバッファからの読み出しは、既に先行・後行
のブロックのデータがが同じバンク位置に書込まれてい
るため、容易に行われる。

（実施例） 以下に、この発明の一実施例を第１図ないし第10図を
参照して説明する。

まず、この実施例の装置を第２図を参照して説明す
る。

センサユニット駆動用のモータ１が設けられ、このモ
ータ１により減速ギヤ２を介して回動される駆動ベルト
３が設けられ、この駆動ベルト３にセンサユニット４が
結合され、このセンサユニット４が前記駆動ベルト３に
よりスライド台５に沿って往復移動されるようになって
いる。

装置の上面には透明ガラスからなる原稿面６が設けら
れ、前記センサユニット４には画像読取り対象たる原稿
に向けて照射する光源７が設けられ、その反射光をセン
サユニット４が受けて画像読取りを行うようになってい
る。

また、前記センサユニット４の位置がホームポジショ
ンにあることを検出するためのホームポジションセンサ
８が前記スライド台５の端部付近に設けられ、このホー
ムポジションセンサ８近傍には読取り開始基準板９が設
けられ、この読取り開始基準板９の読取り開始基準デー
タをセンサユニット４が読み、読取り開始基準データの
所定ステップ数センサユニット４が移動して原稿の画像
読取りを開始するようになっている。

次に、上記装置の回路の概略を第１図を参照して説明
する。

前記センサユニット（前記第２図参照）には、多数の
CCD素子（電荷結合素子）を直線的に配列してなるチッ
プ状の光電変換部10a、10b、10c、10dが４個、原稿の幅
方向（主走査方向）に千鳥状に並べられている。光電変
換部10は原稿からの光を電気信号に変換するものであ
る。先行の光電変換部10b、10dと後行の光電変換部10
a、10cとは、第３図にも示されているように所定ライン
の間隔ｇ（この例では４ラインの間隔）がある。

ここで複数の光電変換部を直線状に一列に接合しない
で前後２段の千鳥状に配列した理由は、画像読取り機能
をまったく損なわずに光電変換部どうしを完全に接合す
ることは困難なためである。

そして、前記主走査方向に直交する副走査方向に光電
変換部10a〜10dを移動させて、原稿の画像情報を複数ラ
インに分解して読取るようになっている。

先行の２個の光電変換部10b、10dと後行の２個の光電
変換部10a、10cとは、それぞれ別のブロック11a、11bに
区分されている。先行のブロック11aは、信号増幅用の
アンプ12aとアナログ−デジタル変換用のA/Dコンバータ
13aとを介して、緩衝用記憶手段たるバッファ14の先行
ブロック用エリア14aに接続されている。一方、後行の
ブロック11bは、アンプ12bとA/Dコンバータ13bを介して
前記バッファ14の後行ブロック用エリア14bに接続され
ている。

バッファ14は16個のバンクからなり、１バンクごとに
１ラインのデータが順次書込まれるようになっており
（後記第７図参照）、また１バンクには両エリア14a、1
4bそれぞれ０〜1763番地のアドレスがある。

両エリア14a、14bは１個の合成回路15に接続され、こ
の合成回路15によりデータを光電変換部の配列順に読出
して合成するようになっている。この合成回路15は２個
の並列のRAM16a、16bに接続され、一方のRAMにｎライン
のデータを書込むと同時に、他方のRAMから（ｎ−１）
ラインの書込み済みデータを読出し、この動作をRAM相
互に交替して行うようになっている。このRAM16a、16b
にはインターフェイス17を介してホストコンピュータに
接続されている。

また、前記A/Dコンバータ13a、13bの変換タイミン
グ、先行・後行ブロック用エリア14a、14bへの書込み・
読出しタイミングを制御するためのタイミングデータを
記憶しているタイミングROM18が設けられている。

次に、第４図を参照して、バッファの書込み・読出し
制御手段を詳しく説明する。 まず書込み手段が次のよ
うに構成されている。

両エリア14a、14bの前にそれぞれ書込み−読出し切換え
用のゲート19a、19bが設けられ、このゲート19a、19bの
開時にエリア14a、14bに書込まれ、閉時にエリア14a、1
4bから読出され、開閉は交互に行なわれて、書込み動作
と読出し動作とが時分割制御されるようになっている。
そして、後述のように２つのデータが同時にバッファ14
に書込まれるが、バッファ14からのデータの読出しは１
つのデータずつ行われるため、１つのデータが書込まれ
る時間に２つのデータが読み出されるようになってい
る。

先行・後行ブロックそれぞれ１個の光電変換部10b、1
0aの読取りデータが同時に両エリア14a、14bの０〜881
番地に書込まれ、次に先行・後行ブロックそれぞれ他の
１個の光電変換部10d、10cの読取りデータが同時に両エ
リア14a、14bの882から1763番地に書込まれるようにな
っている。

そして、上記０〜881番地と882〜1763番地をカウント
し、データ入力する光電変換部を交互に交替するための
書込み用アドレスカウンタ20が１個とそのゲート21とが
設けられている。

また、両エリア14a、14bそれぞれに、書込みバンクを
カウントする書込み用バンクカウンタ22a、22bとそのゲ
ート23a、23bが設けられている。そして、先行ブロック
用の書込み用バンクカウンタ22aによるバンクカウント
開始より前記４ライン間隔分、つまり４バンク遅れて後
行ブロック用の書込み用バンクカウンタ22bのカウント
を開始するように制御され、同一ラインのすべてのデー
タは同一バンクに書込むようになっている。

上記したタイミングROM、書込み読み出し切換え用の
ゲート19a,19b、書込み用アドレスカウンタ20とそのゲ
ート21、書込み用バンクカウンタ22a,22bとそのゲート2
3a,23bにより、書込み手段が構成される。

また、ｎライン目のデータの書込みと同時に、（ｎ−
１）ライン目の書込み完了済みのデータを読出すように
なっており、両エリア14a、14bに１個の読出し用バンク
カウンタ24とそのゲート25が設けられている。

また、１バンクに記憶された１ラインのデータを光電
変換部10a〜10dの配列順に読出して外部に伝送する読出
し出力手段が次のように構成されている。すなわち、両
エリア14a、14bそれぞれに読出し時のアドレスカウント
を行う読出し用アドレスカウンタ26a、26bとそのゲート
27a,27bとが設けられ、また両エリア14a、14bの後段は
それぞれデータ選択用ゲート28a、28bに接続され、２個
のデータ選択用ゲート28a、28bが交互に開閉して後行ブ
ロック用エリア14bの０〜881番地、先行ブロック用エリ
ア14aの０〜881番地、後行ブロック用エリア14bの882〜
1763番地、先行ブロック用エリア14aの882〜1763番地の
順に読出すようになっており、このデータ選択用ゲート
28a、28bはレジスタ29に接続され、このレジスタ29に１
ラインのデータごとに記憶されるようになっている。こ
のデータ選択用ゲート28a、28bとレジスタ29とにより前
記合成回路15（前記第１図参照）が構成されている。な
お、前述のように１つのデータが書込まれる時間に２つ
のデータが読み出されるようにするため、読出しクロッ
クは書込みクロックの２倍の速度（例えばbyte/Sec）に
設定されている。

上述のように構成された実施例は次のように作動す
る。

第２図を参照して、モータ１の回転が減速ギヤ２を介
して駆動ベルト３に伝達され、この駆動ベルト３に結合
されたセンサユニット４がスライド台５に沿って移動さ
れる。センサユニット４がホームポジションから移動
し、センサユニット４が読取り開始基準板９の読取り開
始基準データ９を読んでその基準データの所定ステップ
数移動したところから原稿の画像読取りを開始する。す
なわち、第１図を参照して、副走査方向に光電変換部10
a〜10dを移動させて、光源７から原稿に向けて照射し、
（第２図参照）、反射光を光電変換部10a〜10dが電気信
号に変換する。

第４図を参照して、書込み−読出し切換え用のゲート
19a、19bの開時にエリア14a、14bに書込まれ、閉時にエ
リア14a、14bから読出される時分割制御が行われる。と
ころで、２つのデータが同時に書込まれるのに対して読
出しは１つのデータずつ行われるため、読出し動作を書
込み動作の２倍以上の速度で行う必要がある。そこで、
第５図に示されているように、読出しクロックを書込み
クロックの２倍の速度とし、１つのデータを書込む時間
に２つのデータを読出している。

第１図を参照して、先行・後行のブロック11a、11bか
らのそれぞれの信号は、アンプ12a、12bにより増幅さ
れ、A/Dコンバータ13a、13bによりアナログ−デジタル
変換されてから、バッファ14の両エリア14a、14bに入力
される。

また、第４図を参照して、両エリア14a、14bそれぞれ
に書込むバンクを書込み用バンクカウンタ22a、22bがカ
ウントする。ただし、先行ブロック用の書込み用バンク
カウンタ22aによるバンクカウント開始より後行ブロッ
ク用の書込み用バンクカウンタ22bによるバンクカウン
トを４ライン間隔分、つまり４バンク遅れて開始してい
る。

このことを第６図を併せて参照して説明すると、RDEN
D信号（読出し終了）のパルス立たち下がり時に次の書
込みバンク（ライン）をカウントし、このRDEND信号
（読出し終了）とE1信号（カウント可能信号）とのAND
をとって後行ブロック用エリアの書込み用バンクカウン
タ22bがカウントを開始する。そして、先行ブロック用
エリアの書込み用バンクカウンタ22aが５ライン目をカ
ウントする時に、後行ブロック用エリアの書込み用バン
クカウンタ22bが１ライン目のカウントを開始するよう
に、E1信号（カウント可能信号）が出力される。また、
第７図を参照して、先行ブロック用エリア14aに５ライ
ン目を書込むと同時に後行ブロック用エリア14bに１ラ
イン目を書込み開始し、以後順次同一ラインのすべての
データは同一バンクに書込むようになっている。

第４図を参照して、先行・後行ブロックそれぞれ１個
の光電変換部10b、10aの読取りデータが同時に両エリア
の０〜881番地に書込まれ、881番地を書込み用アドレス
カウンタ20がカウントすると入力する光電変換部を交替
し、先行・後行ブロックそれぞれ他の光電変換部10d、1
0cの読取りデータが同時に両エリアの882〜1763番地に
書込まれる。

そして、ｎラインのデータの書込みと同時に、（ｎ−
１）ライン目の書込み完了済みのデータを時分割的に読
出すものである。読出しバンクを読出し用バンクウンタ
24がカウントする。

このことを前記第６図を併せ参照して説明すると、立
ち下がり時に次の読出しバンク（ライン）をカウントす
るRDEND信号（読出し終了）とE2信号（カウント可能信
号）のANDをとって、読出し用バンクカウンタ24がカウ
ント開始する。そして、後行ブロック用書込み用バンク
カウンタ22bが２ライン目のカウントする時に読出し用
バンクカウンタ24が１ライン目をカウント開始するよう
に、E2信号（カウント可能信号）を出力する。

次に、第４図を参照して、２個のデータ選択用ゲート
28a、28bにより、１バンクに記憶された１ラインのデー
タを光電変換部10a〜10dの配列順に、つまり第８図に示
されているように後行ブロック用エリアの０〜881番
地、先行ブロック用エリアの０〜881番地、後行ブロッ
ク用エリアの882〜1763番地、先行ブロック用エリアの8
82〜1763番地の順に読出し、レジスタ29によりこの光電
変換部の配列順の１ラインごとのデータを合成する（第
９図参照）。

この読出し時のアドレスカウントを読出し用アドレス
カウンタ26a、26bが行うものである（第４図参照）。

前記第１図を参照して、この合成回路15の次に、一方
のRAM16a（16b）にｎライン目のデータを書込むと同時
に、他方のRAM16b（16a）から（ｎ−１）ライン目の書
込み済みデータを読出し、この動作をRAM相互に交替し
て行い、このRAMから読出したデータをインターフェイ
ス17を介してホストコンピュータにデータ伝送してい
る。

以上述べた作動を第10図を参照してまとめて説明す
る。

イメージデータ１個ごとにWTGATE信号（書込み信号）
を出力し、このWTGATE信号（書込み信号）の２倍のMCLK
信号（読出し信号）を出力し、１つのデータを書込む時
間に２つのデータを読み出すものである。

DENBL信号（データ可能信号）の最初のハイの間に２
つの読取りデータを同時に両エリアの０〜881番地に書
込み、DENBL信号（データ可能信号）の次のハイの間に
２つの読取りデータを同時に両エリアの882〜1763番地
に書込み、その書込みアドレスを書込み用アドレスカウ
ンタがカウントする。

また、先行ブロック用エリアの書込み用バンクカウン
タが（ｎ＋４）ライン目の書込みをカウントしている時
に、後行ブロック用エリアの書込み用バンクカウンタが
ｎライン目の書込みをカウントしており、同時に読出し
用バンクカウンタが（ｎ−１）ラインの読出しをカウン
トしている。

DENBL信号（データ可能信号）のハイの間に、RBSLCT
信号（アドレス選択信号）がハイになっていると読出し
用アドレスカウンタがそれぞれ０〜881番地の読出しを
カウントし、RBSLCT信号がロウになっていると読出し用
アドレスカウンタがそれぞれ882〜1763番地の読出しを
カウントすものである。

DENBL信号（データ可能信号）の２つのパルスが出力
終了すると、RDEND信号（読出し終了）が出力される。

上記のように、この実施例では、４個の光電変換部が
先行・後行２個ごとに２つのブロックに区分され、この
２つのブロックからの読取りデータを１個のバッファに
同時に書き込み、次にｎライン目のデータ書込みと（ｎ
−１）ライン目の書込み済みラインのデータの読出しを
書込みの２倍の速度で光電変換部の配列順に行うもので
ある。したがって、１個のバッファで高速読取りを実現
でき、装置を簡素化かつ小型化でき、もって製造コスト
の低減と故障率の低減を達成できる。

また、後行のブロックからの書込みを先行のブロック
より両ブロック間の４ライン間隔だけ遅れて開始するの
で、同一ラインのすべてのデータを同一バンクに書込む
ことができ、同一バンクのデータを光電変換部の配列順
に読出すことが容易にできる。

上記実施例にこの発明が限定されるものではないこと
は勿論であり、たとえば第11図ないし第14図に示されて
いるような例もこの発明に包含される。この第11図ない
し第14図において、符号31は光電変換部、32はバッフ
ァ、33は合成回路をそれぞれ示している。

上記実施例では２個のブロックから２つのデータが同
時に書込まれるため、読出し速度を書込みの２倍として
いるが、読出し速度は（書込み速さ×ブロックの数）以
上ならばよい。たとえば、第11図のものでは、８個の光
電変換部31を４つのブロックに区画し、４個のブロック
から４つのデータが同時に書込まれるため、読出し速度
は（書込み速さ×４）以上にする。

また、光電変換部の数は４個に限定されず、複数個な
らよく、前記第11図には８個、第12図と第13図には６
個、第14図には４個のものがそれぞれ例示されている。

また、１ブロックの光電変換部の数は２個に限定され
ず、複数または単数でもよく、たとえば第13図のものは
１ブロックの光電変換部の数は３個であり、第14図のも
のは１個である。

また、光電変換部の配列も前後２段の千鳥状に限定さ
れず、たとえば前記第14図のものは直線状に一列であ
り、前記第12図のものは前後３段に並べてある。

また、上記実施例では光電変換部の配列が前後２段で
あるので、後行のブロックからのデータの書込みを先行
のブロックより遅れて開始しているが、前記第12図に示
されているように前後３段に並べられたものでは、前段
ブロック、中段ブロック、後段ブロックと順次遅れて書
込みを開始する。

また、上記実施例ではｎライン目のデータの書込みと
同時に（ｎ−１）ライン目の書込み完了済みのデータを
読出すものであるが、ｎライン目のデータ書込みの際、
ｎラインより前の書込み済みラインのデータを読出すよ
うにすればよい。

（発明の効果） 上に説明したこの発明によれば、次の効果を奏する。

それぞれのブロックの光電変換部からの読取りデー
タを、同時に、記憶手段の対応した各記憶エリアに書き
込み、ｎライン目のデータの書込みを行う際、ｎライン
より前の書込み済みラインのバンクデータを、前記書込
みの速さに前記ブロックの数を乗じた値以上の速さで光
電変換部の配列順に読出すので、１個の記憶手段で高速
読取りを実現でき、装置を簡素化かつ小型化でき、もっ
て製造コストの低減と故障率の低減を達成できる。

各記憶エリアに対する書込みをブロック相互間のラ
イン間隔分だけ順次遅らせて開始して各記憶エリアに対
応ブロックからの読取りデータを各記憶エリアに同時に
書き込んで行き、結果的に、画像の同一ラインのすべて
のデータを記憶手段の同一バンクに記憶させる。従っ
て、同一ラインのすべてのデータをまとめて書き込むこ
とができ、同一ラインのデータを光電変換部の配列順に
読み出すことが容易にできる。

【図面の簡単な説明】

第１図は、この発明の一実施例の回路の概略を示す図で
ある。 第２図は、上記実施例の装置の縦断面図である。 第３図は、第１図の一部拡大図である。 第４図は、上記実施例の書込み・読出し制御手段の回路
図である。 第５図は、上記実施例の書込みと読出しの速度を示すタ
イムチャートである。 第６図は、上記実施例の書込みと読出しの開始を説明す
るタイムチャートである。 第７図は値、上記実施例の書込みの説明図である。 第８図は、上記実施例の読出しを説明するタイムチャー
トである。 第９図は、上記実施例の読出しを説明するタイムチャー
トである。 第10図は、上記実施例の作動の全体を説明するあタイム
チャートである。 第11図は、他の実施例の回路図である。 第12図は、さらに他の実施例の回路図である。 第13図は、さらに他の実施例の回路図である。 第14図は、さらに他の実施例の回路図である。 第15図は、従来例を示す図である。 10a〜10d:光電変換部 11a:先行ブロック 11b:後行ブロック 14:バッファ（記憶手段） 14a:先行ブロック用エリア 14b:後行ブロック用エリア 15:合成回路 19a、19b:書込み読出し切換え用ゲート 20:書込み用アドレスカウンタ 22a:書込み用バンクカウンタ（先行） 22b:書込み用バンクカウンタ（後行） 24:読出し用バンクカウンタ 26a:読出し用アドレスカウンタ（先行） 26b:読出し用アドレスカウンタ（後行） 28:データ選択用ゲート 29:レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数の光電変換素子を直線的に配列して構
   成した光電変換部を、副走査方向に２段又は多段の形で
   主走査方向に千鳥状に配列して成るラインイメージセン
   サを有し、画像読取り対象の画像情報を複数ラインに分
   解して読み取る画像読取り装置において、 前記ラインイメージセンサの光電変換部を同一段目に属
   する光電変換部毎にブロック分けすると共に、 前記各ブロックにそれぞれ対応した記憶エリアを有し、
   それぞれの記憶エリアに対応ブロックからの読取りデー
   タが書き込まれる記憶手段と、 前記各記憶エリアに対する書込みを前記ブロック相互間
   のライン間隔分だけ順次遅らせて開始して前記各記憶エ
   リアに前記対応ブロックからの読取りデータを同時に書
   き込んで行き、画像の同一ラインのすべてのデータを前
   記記憶手段の同一バンクに記憶させる書込み手段と、 この書込み手段によりｎライン目のデータの書込みを行
   う際、ｎラインより前の書込み済みラインのバンクデー
   タを、前記書込みの速さに前記ブロックの数を乗じた値
   以上の速さで、前記光電変換部の配列順に読出して外部
   に伝送する読出し出力手段と を設けたことを特徴とする画像読取り装置。
2. 【請求項２】前記ラインイメージセンサの光電変換部を
   同一段目に属する光電変換部毎にブロック分けする代わ
   りに、前記光電変換部のうち、同一段目に属する光電変
   換部を複数のブロックに分けたことを特徴とする請求項
   １記載の画像読取り装置。
3. 【請求項３】複数の光電変換素子を直線的に配列して構
   成した光電変換部を、副走査方向に所定ライン数の前後
   間隔を置いた２段の形で主走査方向に千鳥状に配列して
   成るラインイメージセンサを有し、画像読取り対象の画
   像情報を複数ラインに分解して読み取る画像読取り装置
   において、 前記ラインイメージセンサの光電変換部を同一段目に属
   する光電変換部毎にブロック分けして先行・後行のブロ
   ックに分けると共に、 前記各ブロックにそれぞれ対応した記憶エリアを有し、
   それぞれの記憶エリアに対応ブロックからの読取りデー
   タが書き込まれるバッファと、 前記各記憶エリアに対する書込みに際し、後行のブロッ
   クからのデータの書込みを、先行のブロックの書込みよ
   り前記所定ライン数分だけ遅らせて開始して前記各記憶
   エリアに前記対応ブロックからの読取りデータを同時に
   書き込んで行き、画像の同一ラインのすべてのデータを
   前記バッファの同一バンクに記憶させる書込み手段と、 この書込み手段によりｎライン目のデータの書込みを行
   う際、ｎラインより前の書込み済みラインのバンクデー
   タを、前記書込みの速さの２倍以上の速さで、前記光電
   変換部の配列順に読出して外部に伝送する読出し出力手
   段と を設けたことを特徴とする画像読取り装置。