JPH08136563A - 速度検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 サンプリング期間を短くしても、低速度の速
度領域まで速度、加速度，減速度、加速度の変化量，減
速度の変化量を検出できる速度検出装置を提供する。 【構成】 車輪の回転に伴って出力される速度パルス数
をカウントするカウンタ回路２と、基準クロック発生回
路４が出力するクロック信号数をカウントするカウンタ
回路１２と、所定のサンプリング期間毎にカウンタ回路
２のカウント値をラッチするラッチ回路３と、速度パル
スの一周期毎にカウンタ回路１２のカウント値をラッチ
するラッチ回路１３と、所定のサンプリング期間毎にラ
ッチ回路１３内の値をラッチするラッチ回路１５と、該
サンプリング期間毎にラッチ回路３がラッチした値の差
によって得られる速度パルス計数値とラッチ回路１５が
ラッチした値の差によって得られる計時値とに基づき、
速度、加速度，減速度、加速度の変化量，減速度の変化
量を算出するＣＰＵとを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば鉄道車両の速
度、加速度または減速度、加速度の変化量または減速度
の変化量を検出する速度検出装置に関する。

【０００２】

【従来の技術】鉄道車両等においては、制動時における
車輪およびレール間の擦傷を防止するとともに、制動距
離の延伸を極力短く抑える必要がある。この場合、制動
時に車輪およびレール間に発生する相対的な滑りを少な
くするため、車両の速度と減速時の減速度とを短時間か
つ高精度に検出し、これにより制動力を随時制御するこ
とが必要になる。

【０００３】従来よりこのような目的から、鉄道車両等
の車輪の回転に対応して歯車を回転させてパルス（以
下、速度パルスと称する。）を発生させる速度発電機を
設置し、そのパルス数を所定のサンプリング期間毎に計
数することにより車両等の速度や加速度・減速度を検出
する装置が開発されている。出願人は、この種の装置の
一例として特願平４−２０２９２号を既に提案してい
る。

【０００４】図４は、特願平４−２０２９２号に開示し
た速度検出装置の検出回路の構成を示すブロック図であ
る。この図において、１は波形整形回路であり、図示し
ない速度発電機から出力される速度パルスＰＬＳを波形
整形し、これを図５に示すように基準クロック発生回路
４より入力される同期信号ＣＫＰに同期させ、速度パル
スＰＬＳ１として出力する。２はカウンタ回路であり、
波形整形回路１から出力される速度パルスＰＬＳ１をカ
ウントし、このカウント値ＣＮＴを出力する。３はラッ
チ回路であり、基準クロック発生回路４から出力される
ラッチ信号ＬＡＴを受けてカウンタ回路２から出力され
るカウント値ＣＮＴをラッチする。

【０００５】基準クロック発生回路４は、図示しないＣ
ＰＵ（中央処理装置）に対して一定周期τ（以下、サン
プリング期間τと称する。）毎に割込み信号ＩＮＴを出
力する。ＣＰＵは、この割込み信号ＩＮＴを受けてラッ
チ回路３へ読み取り指令ＲＣＶを出力する。ラッチ回路
３は、この読み取り指令ＲＣＶに応じ、ラッチしている
カウント値ＣＮＴを速度発電機の速度パルス計数値とし
てＣＰＵへ出力する。また、カウンタ回路２は、基準ク
ロック発生回路４から出力されるクリア信号ＣＬＲによ
ってクリアされる。

【０００６】１１はＤフリップフロップである。このＤ
フリップフロップ１１には、波形整形回路１から出力さ
れる速度パルスＰＬＳ１がクロックＣＫとして入力され
るとともに、常にＨｉｇｈレベルの信号がデータＤとし
て入力される。クロックＣＫの立ち上がりでデータＤの
入力値をとらえて出力信号Ｑとする。また、Ｄフリップ
フロップ１１は、基準クロック発生回路４から出力され
るクリア信号ＣＬＲによってクリアされる。１４はＡＮ
Ｄゲートであり、Ｄフリップフロップ１１の出力信号Ｑ
と基準クロック発生回路４から出力されるクロック信号
ＣＬＫとのＡＮＤをとり、この結果をクロック信号ＣＬ
Ｋ２として出力する。

【０００７】１２はカウンタ回路である。このカウンタ
回路１２は、ＡＮＤゲート１４から出力されるクロック
信号ＣＬＫ２をカウントし、このカウント値ＣＮＴ１２
を出力するとともに、基準クロック発生回路４から出力
されるクリア信号ＣＬＲによってクリアされる。１３は
ラッチ回路であり、基準クロック発生回路４が速度パル
スＰＬＳ１に基づいて出力するラッチ信号ＬＡＴ１３に
応じてカウンタ回路１２のカウント値ＣＮＴ１２をラッ
チする。また、ラッチ回路１３は、ＣＰＵから供給され
る読み取り指令ＲＣＶ２に応じ、ラッチしているカウン
ト値ＣＮＴ１２をＣＰＵへ出力する。

【０００８】なお、カウンタ回路１２は、車両の速度が
所定速度以下になってそのカウント値が所定値を越える
と、オーバーフロー信号ＯＦＬをＣＰＵへ出力する。こ
れにより、ＣＰＵは、現在の速度以下では速度、加速度
または減速度、加速度の変化量または減速度の変化量の
検出が不可能であることを識別する。

【０００９】次に、図５に示す各信号のタイミング・チ
ャートを参照し、この速度検出装置の動作を説明する。
まず、基準クロック発生回路４が割込み信号ＩＮＴを立
ち上げると、ＣＰＵは後述する割り込み処理を行う。こ
の割込み信号ＩＮＴが立ち上げられると、基準クロック
発生回路４は所定のパルス幅のラッチ信号ＬＡＴをラッ
チ回路３へ出力する。このラッチ信号ＬＡＴによりラッ
チ回路３はカウンタ回路２のカウント値ＣＮＴをラッチ
する。ラッチ信号ＬＡＴが出力されると、基準クロック
発生回路４は所定のパルス幅のクリア信号ＣＬＲを出力
し、カウンタ回路２、１２およびＤフリップフロップ１
１をクリアする。

【００１０】その後、速度パルスＰＬＳ１が１回目に立
ち上がると、カウンタ回路２は速度パルスＰＬＳ１のカ
ウントを開始し、以後、速度パルスＰＬＳ１が立ち上が
る毎にカウントアップを行う。一方、カウンタ回路１２
は、速度パルスＰＬＳ１の１回目の立ち上がりを基点と
してクロック信号ＣＬＫのクロック数のカウントを開始
する。そして、速度パルスＰＬＳ１が立ち上がる毎に、
基準クロック発生回路４は所定のパルス幅のラッチ信号
ＬＡＴ１３をラッチ回路１３へ出力し、このラッチ信号
ＬＡＴ１３により、この時点のカウンタ回路１２のカウ
ント値ＣＮＴ１２がラッチ回路１３によりラッチされ
る。

【００１１】そして、再び基準クロック発生回路４が割
込み信号ＩＮＴを立ち上げると、基準クロック発生回路
４はラッチ信号ＬＡＴを出力し、ラッチ回路３は、この
時点のカウンタ回路２のカウント値ＣＮＴをラッチす
る。また、ラッチ信号ＬＡＴが出力された直後に、基準
クロック発生回路４はクリア信号ＣＬＲを出力し、これ
によりカウンタ回路２、１２およびＤフリップフロップ
１１がクリアされる。こうして、割込み信号ＩＮＴの立
ち上がり直後においては、ラッチ回路３には図示Ａの値
がラッチされ、ラッチ回路１３には図示Ｂの値がラッチ
されることになる。

【００１２】一方、ＣＰＵは、割込み信号ＩＮＴが立ち
上がると、読み取り指令ＲＣＶをラッチ回路３へ出力す
る。これにより、ラッチ回路３はラッチしているカウン
ト値ＣＮＴをＣＰＵへ供給する。ＣＰＵは、このカウン
ト値ＣＮＴから“１”を差し引いて速度パルス計数値を
得る。また、ＣＰＵは、割込み信号ＩＮＴの立ち上がり
に応じて読み取り指令ＲＣＶ２をラッチ回路１３へ出力
する。これにより、ラッチ回路１３にラッチされている
カウント値ＣＮＴ１２、すなわち、速度パルスＰＬＳ１
のクリア直後の立ち上がりから最新の立ち上がりまでの
期間におけるクロック信号ＣＬＫのクロック数がＣＰＵ
へ供給される。

【００１３】さらに、ＣＰＵは、上述のようにして得ら
れた速度パルス計数値とこの速度パルス計数値に対応す
る期間のクロック計数値とを用いて、以下に示す数式に
基づいて速度および減速度を算出する。まず、図６に示
すように、サンプリング期間τにおける速度パルス計数
値をｎ_t、この速度パルス計数値ｎ_tに対応する期間のク
ロック計数値をＮ_tとする。クロック計数値Ｎ_tを時間
（秒）に換算した速度パルス計数期間ｔ_tは ｔ_t ＝ １／Ｆ₀×Ｎ_t ……………………………………………（１） Ｆ₀：基準クロック発生回路４のクロック周波数（Ｈ_Z） によって与えられる。また、速度パルス計数値ｎ_tは、 ｎ_t ＝ （Ｐ×１０³）／（３．６×π×Ｄ）×Ｖ×ｔ_t ……（２） Ｐ：速度発電機１回転当たりの発生パルス数 Ｄ：車輪径（ｍｍ） π：円周率 Ｖ：車両の速度（ｋｍ／時） によって与えられる。そして、（Ｐ×１０³）／（３．
６×π×Ｄ）＝Ｋと置いて、（２）式を変形すると、速
度Ｖは、 Ｖ ＝ ｎ_t／（Ｋ×ｔ_t） …………………………………………（３） によって与えられる。

【００１４】さらに、図６に示すように、速度パルス計
数値ｎ_tおよび速度パルス計数期間ｔ_tが得られた期間の
次のサンプリング期間τにおける速度パルス計数値がｎ
_t+1、速度パルス計数期間がｔ_t+1である場合、減速時の
減速度βは、 β ＝ １／（Ｋ×τ）×（ｎ_t／ｔ_t−ｎ_t+1／ｔ_t+1） ………（４） によって与えられる。

【００１５】こうして、サンプリング期間τ内に、速度
発電機から出力される速度パルスのうち１周期分のパル
ス波形が出力された速度パルスの計数値ｎ_tと、この計
数された速度パルスの出力に要した時間の計時値Ｎ_tと
に基づき、車両の速度および減速度が算出される。

【００１６】

【発明が解決しようとする課題】ところで、上述した従
来の速度検出装置においては、サンプリング期間τを速
度パルスＰＬＳ１が２周期出力される時間間隔より短く
すると、速度検出ができなくなる。すなわち、図７に示
すように、サンプリング期間τ内に速度パルスＰＬＳ１
の立ち上がりが２回以上現れる場合（図示Ｔ１）、速度
パルス計数値ｎ_tがｎ_t＝１となるので速度検出が可能で
あるが、サンプリング期間τ内に速度パルスＰＬＳ１の
立ち上がりが１回しか現れない場合（図示Ｔ２）には、
速度パルス計数値ｎ_tがｎ_t＝０となって速度検出が不可
能になる。したがって、速度検出が可能な最短のサンプ
リング期間τは、速度パルスＰＬＳ１が２周期出力され
る時間間隔となる。このとき、速度検出が可能な車両の
最低速度Ｖは、 Ｖ ＝ （２×３．６×π×Ｄ）／（Ｐ×１０³×τ） ………（５） によって与えられるため、短時間で速度を検出するため
にサンプリング期間τを短くすると、速度検出が可能な
最低速度Ｖが高くなり、低速度の速度領域の検出ができ
なくなってしまう。

【００１７】また、従来の速度検出装置においては、割
込み信号ＩＮＴの立ち上がりによってＣＰＵが読み取り
指令ＲＣＶ２を出力し、ラッチ回路１３からの読み取り
を開始する。このとき、ラッチ回路１３からの読み取り
開始とラッチ信号ＬＡＴ１３が供給されることによるラ
ッチ回路１３の次の値のラッチ開始との時間が短いと、
ＣＰＵは次の値を読み込んでしまう恐れがある。そこ
で、ＣＰＵによる読み込みが終了するまでは、ラッチ回
路１３のラッチ動作を禁止しておかなくてはならない。
このとき、ラッチ信号ＬＡＴ１３は速度パルスＰＬＳ１
に基づいて出力されるため、速度パルスＰＬＳを割込み
信号ＩＮＴに同期させるための同期信号ＣＫＰの同期化
周波数を制限してしまう。

【００１８】この発明は、このような背景の下になされ
たもので、短時間で速度を検出するために速度検出のサ
ンプリング期間を短くしても、低速度の速度領域まで速
度、加速度または減速度、加速度の変化量または減速度
の変化量を検出することができる速度検出装置を提供す
ることを目的としている。

【００１９】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の発明は、輸送装置の車輪の回転
に伴って出力される速度パルスのパルス数を計数する計
数手段と、所定のクロックパルスのクロック数を計数す
る計時手段と、所定のサンプリング期間毎に前記計数手
段の計数値を保持する第１の保持手段と、前記速度パル
スの一周期毎に前記計時手段の計時値を保持する第２の
保持手段と、前記所定のサンプリング期間毎に前記第２
の保持手段内の計時値を保持する第３の保持手段と、前
記サンプリング期間の開始時点における前記第１の保持
手段内の計数値と、前記サンプリング期間の終了時点に
おける前記第１の保持手段内の計数値との差を算出し、
この結果を該サンプリング期間における速度パルス計数
値として出力する第１の減算手段と、前記サンプリング
期間の開始時点における前記第３の保持手段内の計時値
と、前記サンプリング期間の終了時点における前記第３
の保持手段内の計時値との差を算出し、この結果を該サ
ンプリング期間におけるクロックパルス計時値として出
力する第２の減算手段と、前記第１の減算手段が算出し
た速度パルス計数値と、前記第２の減算手段が算出した
クロックパルス計時値とから、前記輸送装置の走行速度
を算出する第１の演算手段と、所定のサンプリング期間
において前記第１の演算手段が算出した走行速度と、該
サンプリング期間の直後のサンプリング期間において前
記第１の演算手段が算出した走行速度とから、前記輸送
装置の加速度または減速度を算出する第２の演算手段
と、所定の隣接する２つのサンプリング期間において前
記第２の演算手段が算出した加速度または減速度と、隣
接する２つの該サンプリング期間の直後の隣接する２つ
のサンプリング期間において前記第２の演算手段が算出
した加速度または減速度とから、前記輸送装置の加速度
の変化量または減速度の変化量を算出する第３の演算手
段とを具備することを特徴としている。

【００２０】また、請求項２記載の発明は、請求項１記
載の発明において、前記サンプリング期間毎に前記第１
の減算手段が算出した速度パルス計数値と前記第２の減
算手段が算出したクロックパルスの計数値を記憶する記
憶手段を備え、前記サンプリング期間の整数倍の所定の
演算期間について前記第１および第２の減算手段の計数
値の和を算出し、当該の算出結果に基づき、前記演算期
間について走行速度を算出し、前記第２の演算手段は、
前記第１の演算手段によって算出された隣接する２つの
演算期間における走行速度に基づき、前記加速度または
減速度を算出し、前記第３の演算手段は、前記第２の演
算手段によって算出された隣接する２つの演算期間にお
ける加速度または減速度に基づき、前記加速度の変化量
または減速度の変化量を算出することを特徴としてい
る。

【００２１】

【作用】請求項１記載の発明によれば、計数手段が、速
度パルスの出力パルス数を計数し、計時手段が、所定の
クロックパルスのクロック数を計数し、第１の保持手段
が、所定のサンプリング期間毎に計数手段の計数値を保
持し、第２の保持手段が、前記速度パルスの一周期毎に
計時手段の計時値を保持し、第３の保持手段が、前記所
定のサンプリング期間毎に前記第２の保持手段内の計時
値を保持する。そして、第１の減算手段が、第１の保持
手段によって保持された前記サンプリング期間の開始時
点と終了時点の計数値の差を算出し、この結果を該サン
プリング期間における速度パルス計数値として出力し、
第２の減算手段が、第３の保持手段によって保持された
前記サンプリング期間の開始時点と終了時点の計時値の
差を算出し、この結果を前記速度パルス計数値に対応す
る期間の計時値として出力する。さらに、第１の演算手
段が、前記速度パルス計数値と前記計時値とに基づき、
輸送装置の走行速度を算出し、第２の演算手段が、第１
の演算装置によって算出された隣接する２つのサンプリ
ング期間における走行速度に基づき、輸送装置の加速度
または減速度を算出し、第３の演算手段が、第２の演算
装置によって算出された隣接する２つのサンプリング期
間における加速度または減速度に基づき、輸送装置の加
速度の変化量または減速度の変化量を算出する。これに
より、サンプリング期間内に速度パルスの立ち上がり
（または立ち下がり）が２回以上現れない場合であって
も、速度、加速度または減速度、加速度の変化量または
減速度の変化量の検出が可能になる。

【００２２】また、ＣＰＵが割込み信号を受けてから、
クロックパルスのクロック数の計時計数値を読み込むま
での区間、速度パルスの計数を防止する必要がなく、速
度パルスの同期化周波数を高くすることができ、短いサ
ンプリング時間で高精度の速度、加速度または減速度、
加速度の変化量または減速度の変化量の検出が可能にな
る。

【００２３】また、請求項２記載の発明によれば、記憶
手段が、サンプリング期間毎に第１の減算手段が算出し
た速度パルス計数値と第２の減算手段が算出したクロッ
クパルスの計数値を記憶し、第１および第２の減算手段
が、サンプリング期間の整数倍の所定の演算期間につい
て第１および第２の減算手段の数値の和を算出し、当該
の算出結果に基づき、前記演算期間について走行速度を
算出し、第２の演算手段が、第１の演算手段によって算
出された隣接する２つの演算期間における走行速度に基
づき、加速度または減速度を算出し、第３の演算手段
が、第２の演算手段によって算出された隣接する２つの
演算期間における加速度または減速度に基づき、加速度
の変化量または減速度の変化量を算出する。これによ
り、請求項１記載の発明による作用に加え、サンプリン
グ期間毎に値がクリアされない計数値に基づいて、サン
プリング期間の整数倍の期間について速度が算出され、
速度、加速度または減速度、加速度の変化量または減速
度の変化量の演算精度が向上する。

【００２４】

【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。図１は、この発明の一実施例による速
度検出装置の検出回路の構成を示すブロック図である。
この図において、図４に示した各部と共通する部分につ
いては、同一の符号を付し、その説明を省略する。図１
に示す実施例が、図４に示した従来例と異なる点は以下
の点である。まず、Ｄフリップフロップ１１とＡＮＤゲ
ート１４とを省略して、基準クロック発生回路４から出
力されるクロック信号ＣＬＫを直接カウンタ回路１２へ
供給している点である。２つ目として、新たにラッチ回
路１５を追加し、ラッチ回路３へ供給されているラッチ
信号ＬＡＴをラッチ回路１５にも入力し、その信号でラ
ッチ回路１３の値をラッチしている点である。そのた
め、ラッチ回路１３に入力していた読み取り指令ＲＣＶ
２はラッチ回路１３には入れずにラッチ回路１５へ供給
している。また、カウンタ回路２、１２はクリア信号Ｃ
ＬＲによってクリアされることなく、それぞれの入力パ
ルスＰＬＳ１、ＣＬＫをフリーランカウントするように
している。なお、この場合、カウンタ回路１２の容量Ｎ
は、 Ｎ ＞ τ／（１／Ｆ₀） …………………………………………（６） τ：サンプリング期間 Ｆ₀：基準クロック発生回路４のクロック周波数 を満たすように設定される。また、ＣＰＵ（図示略）の
割り込み処理による速度および減速度の算出方法も前述
の従来例と異なるが、その詳細については後述する。

【００２５】次に、図２に示す各信号のタイミング・チ
ャートを参照し、この検出回路の動作を説明する。な
お、この図に示すＰＬＳ１は図５に示したＰＬＳ１と同
様に同期信号ＣＫＰで同期化された信号である。まず、
基準クロック発生回路４から出力される割込み信号ＩＮ
Ｔが立ち上がると、ＣＰＵが後述する割り込み処理を行
うとともに、所定のパルス幅のラッチ信号ＬＡＴが基準
クロック発生回路４からラッチ回路３およびラッチ回路
１５へ出力される。このとき、カウンタ回路２による速
度パルスＰＬＳ１のカウント値ＣＮＴがラッチ回路３に
よりラッチされる。また、ラッチ回路１３に保持されて
いるカウント値ＬＣＮＴ１３がラッチ回路１５にラッチ
される。以後、割込み信号ＩＮＴが立ち上がる毎に、上
記動作が繰り返される。

【００２６】一方、速度パルスＰＬＳ１が立ち上がる
と、カウンタ回路２がカウントアップを行うとともに、
所定のパルス幅のラッチ信号ＬＡＴ１３が基準クロック
発生回路４からラッチ回路１３へ出力される。このと
き、カウンタ回路１２によるクロック信号ＣＬＫのカウ
ント値ＣＮＴ１２がラッチ回路１３によりラッチされ
る。以後、速度パルスＰＬＳ１が立ち上がる毎に、上記
動作が繰り返される。

【００２７】また、ＣＰＵは、割込み信号ＩＮＴが立ち
上がると、ラッチ回路３へ読み取り指令ＲＣＶを出力す
る一方、ラッチ回路１５へ読み取り指令ＲＣＶ２を出力
する。これにより、ラッチ回路３、１５にそれぞれラッ
チされているカウント値ＣＮＴ、ＬＣＮＴ１３がＣＰＵ
へ供給される。

【００２８】これにより、例えばサンプリング期間τk
の始まりに対応する割込み信号ＩＮＴの立ち上がり直後
においては、このときラッチ回路３にラッチされている
図示Ａ′の値と、ラッチ回路１５にラッチされている図
示Ｂ′の値とがＣＰＵへ供給される。また、このサンプ
リング期間τkの終わりに対応する割込み信号ＩＮＴの
立ち上がり直後においては、このときラッチ回路３にラ
ッチされている図示Ａの値と、ラッチ回路１５にラッチ
されている図示Ｂの値とがＣＰＵへ供給される。

【００２９】こうして、例えば図３に示すように、各サ
ンプリング期間τ１，τ２，τ３，τ４，……毎に、速
度パルス計数値（ｎ３−ｎ１），（ｎ６−ｎ３），（ｎ
８−ｎ６），（ｎ１１−ｎ８），……と、これらに対応
する期間のクロック計数値（Ｎ３−Ｎ１），（Ｎ６−Ｎ
３），（Ｎ８−Ｎ６），（Ｎ１１−Ｎ８），……とが、
ＣＰＵへ供給される。

【００３０】そして、ＣＰＵは、以下に示す数式に基づ
いて速度および減速度を算出する。例えば、サンプリン
グ期間τ１における速度Ｖ１は、

【数１】 （ただし、Ｋ＝（Ｐ×１０³）／（３．６×π×Ｄ）と
する）によって与えられる。このとき、サンプリング期
間τ２における速度をＶ２とすると、サンプリング期間
τ１、τ２における減速度βは、

【数２】 によって与えられる。同様にして、サンプリング期間τ
１、τ２に対する減速度β１、サンプリング期間τ３、
τ４に対する減速度β２を用いて、τ１、τ２とτ３、
τ４との間の減速度の変化量を算出することができる。

【００３１】このように、本実施例によれば、サンプリ
ング期間τ内に速度パルスＰＬＳ１の立ち上がりが２回
以上現れない場合であっても、速度、加速度または減速
度、加速度の変化量または減速度の変化量が検出可能と
なる。したがって、短時間で速度を検出するために速度
検出のサンプリング期間を短くしても、低速度の速度領
域まで速度、加速度または減速度、加速度の変化量また
は減速度の変化量を検出することができる。

【００３２】さらに、ラッチ回路１５を設けたことによ
り、ラッチ回路１３からＣＰＵへの読み出し信号ＲＣＶ
２と、ラッチ回路１３へのラッチ信号ＬＡＴ１３との間
隔が短く、ＣＰＵへの読み出し時間が確保できない場合
であっても、ラッチ回路１３の保持内容は割込み信号Ｉ
ＮＴと同期したラッチ信号ＬＡＴによってラッチ回路１
５に保持されているので、ＣＰＵの読み込みタイミング
に関係なくクロックパルスの計数を行うことができる。
従って、速度パルスＰＬＳの同期信号ＣＫＰの同期化周
波数を高くすることができ、高精度の速度、加速度また
は減速度、加速度の変化量または減速度の変化量を検出
することができる。

【００３３】また、ＣＰＵが有する所定のデータ記憶領
域を利用して複数のサンプリング期間τについて得られ
た値を記憶しておき、サンプリング期間τ毎に値がクリ
アされない計数値に基づいて、サンプリング期間τの整
数倍の期間について速度を算出することにより、速度、
加速度または減速度、加速度の変化量または減速度の変
化量の演算精度を高めることも可能である。

【００３４】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、サンプリング期間内に速度パルスの立ち上
がり（または立ち下がり）が２回以上現れない場合であ
っても、速度、加速度または減速度、加速度の変化量ま
たは減速度の変化量の検出が可能になるので、短時間で
速度を検出するために速度検出のサンプリング期間を短
くしても、低速度の速度領域まで速度、加速度または減
速度、加速度の変化量または減速度の変化量を検出する
ことができるという効果が得られる。

【００３５】また、速度検出のサンプリング期間におい
て計時手段が計数したクロック数を第２の演算手段が読
み込んでいる間に速度パルスの立ち上がり（または立ち
下がり）が現れても、読み込むクロック数の計数は変化
しないため、速度パルスの同期化周波数を高くすること
ができるので、短いサンプリング期間で速度、加速度ま
たは減速度、加速度の変化量または減速度の変化量を高
精度に検出することができるという効果が得られる。

【００３６】さらに、請求項２記載の発明によれば、請
求項１記載の発明による効果に加え、サンプリング期間
毎に値がクリアされない計数値に基づいて、サンプリン
グ期間の整数倍の期間について速度が算出され、速度、
加速度または減速度、加速度の変化量または減速度の変
化量の演算精度が向上するという効果が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例による速度検出装置の検出
回路の構成を示すブロック図である。

【図２】同回路における各信号のタイミング・チャート
である。

【図３】同回路においてサンプリングされる速度パルス
計数値と速度パルス計数期間のクロック計数値を示す図
である。

【図４】従来例による速度検出装置の検出回路の構成を
示すブロック図である。

【図５】同回路における各信号のタイミング・チャート
である。

【図６】同回路においてサンプリング期間毎に計数され
る速度パルスを示す図である。

【図７】同回路においてサンプリング期間を短くしたと
きに計数される速度パルスを示す図である。

【符号の説明】

１……波形整形回路 ２、１２……カウンタ回路 ３、１３、１５……ラッチ回路 ４……基準クロック発生回路 １１……Ｄフリップフロップ １４……ＡＮＤゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 泉 東京都国分寺市光町二丁目８番地38 財団 法人鉄道総合技術研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 輸送装置の車輪の回転に伴って出力され
   る速度パルスのパルス数を計数する計数手段と、 所定のクロックパルスのクロック数を計数する計時手段
   と、 所定のサンプリング期間毎に前記計数手段の計数値を保
   持する第１の保持手段と、 前記速度パルスの一周期毎に前記計時手段の計時値を保
   持する第２の保持手段と、 前記所定のサンプリング期間毎に前記第２の保持手段内
   の計時値を保持する第３の保持手段と、 前記サンプリング期間の開始時点における前記第１の保
   持手段内の計数値と、前記サンプリング期間の終了時点
   における前記第１の保持手段内の計数値との差を算出
   し、この結果を該サンプリング期間における速度パルス
   計数値として出力する第１の減算手段と、 前記サンプリング期間の開始時点における前記第３の保
   持手段内の計時値と、前記サンプリング期間の終了時点
   における前記第３の保持手段内の計時値との差を算出
   し、この結果を該サンプリング期間におけるクロックパ
   ルス計時値として出力する第２の減算手段と、 前記第１の減算手段が算出した速度パルス計数値と、前
   記第２の減算手段が算出したクロックパルス計時値とか
   ら、前記輸送装置の走行速度を算出する第１の演算手段
   と、 所定のサンプリング期間において前記第１の演算手段が
   算出した走行速度と、該サンプリング期間の直後のサン
   プリング期間において前記第１の演算手段が算出した走
   行速度とから、前記輸送装置の加速度または減速度を算
   出する第２の演算手段と、 所定の隣接する２つのサンプリング期間において前記第
   ２の演算手段が算出した加速度または減速度と、隣接す
   る２つの該サンプリング期間の直後の隣接する２つのサ
   ンプリング期間において前記第２の演算手段が算出した
   加速度または減速度とから、前記輸送装置の加速度の変
   化量または減速度の変化量を算出する第３の演算手段と
   を具備することを特徴とする速度検出装置。
2. 【請求項２】 請求項１記載の速度検出装置において、 前記サンプリング期間毎に前記第１の減算手段が算出し
   た速度パルス計数値と前記第２の減算手段が算出したク
   ロックパルスの計数値を記憶する記憶手段を備え、 前記サンプリング期間の整数倍の所定の演算期間につい
   て前記第１および第２の減算手段の計数値の和を算出
   し、 当該の算出結果に基づき、前記演算期間について走行速
   度を算出し、 前記第２の演算手段は、前記第１の演算手段によって算
   出された隣接する２つの演算期間における走行速度に基
   づき、前記加速度または減速度を算出し、 前記第３の演算手段は、前記第２の演算手段によって算
   出された隣接する２つの演算期間における加速度または
   減速度に基づき、前記加速度の変化量または減速度の変
   化量を算出することを特徴とする速度検出装置。