JPH0845874A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0845874A JPH0845874A JP6197421A JP19742194A JPH0845874A JP H0845874 A JPH0845874 A JP H0845874A JP 6197421 A JP6197421 A JP 6197421A JP 19742194 A JP19742194 A JP 19742194A JP H0845874 A JPH0845874 A JP H0845874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor device
- metal layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、Ａｌアロイスパイクの発生が抑制さ
れ、微細化が可能になると共に、ショットキーバリアダ
イオードの低い順方向電圧が得られるようにした、半導
体装置を提供することを目的とする。 【構成】表面に酸化膜１９が形成された半導体基板１２
上に関して、酸化膜に窓部を形成して、該窓部にて酸化
膜の下方の半導体層１７ａ，１５，１６，１４’，１８
を露出させ、該窓部の上に金属層２０を形成することに
より、取出し電極２０ａ，２０ｂ，２０ｃ，２０ｅまた
は配線パターンを構成すると共に、該金属層２０ｄと半
導体層１４’との間に整流性接合Ｃを構成するようにし
た、半導体装置において、上記金属層が、シリコン含有
率１％以下のＡｌ−Ｓｉ層から成るように、半導体装置
を構成する。
れ、微細化が可能になると共に、ショットキーバリアダ
イオードの低い順方向電圧が得られるようにした、半導
体装置を提供することを目的とする。 【構成】表面に酸化膜１９が形成された半導体基板１２
上に関して、酸化膜に窓部を形成して、該窓部にて酸化
膜の下方の半導体層１７ａ，１５，１６，１４’，１８
を露出させ、該窓部の上に金属層２０を形成することに
より、取出し電極２０ａ，２０ｂ，２０ｃ，２０ｅまた
は配線パターンを構成すると共に、該金属層２０ｄと半
導体層１４’との間に整流性接合Ｃを構成するようにし
た、半導体装置において、上記金属層が、シリコン含有
率１％以下のＡｌ−Ｓｉ層から成るように、半導体装置
を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の表面に酸
化膜を介して金属層を形成して、取出し電極または配線
パターンを形成し、あるいは整流性接合を構成するよう
にした、半導体装置に関するものである。
化膜を介して金属層を形成して、取出し電極または配線
パターンを形成し、あるいは整流性接合を構成するよう
にした、半導体装置に関するものである。
【０００２】
【従来の技術】従来、バイポーラトランジスタ及びショ
ットキーバリアダイオードを含む半導体装置は、例えば
図２に示すように構成されている。即ち、図２におい
て、半導体装置１は、バイポーラトランジスタの領域Ａ
（図２の左側）においては、ｐ-型シリコン基板２の表
面に対して、熱拡散等によってｎ+型埋込層３を形成
し、該基板２の表面全体に亘ってエピタキシャル成長等
によりｎ-型層４を形成した後に、該ｎ-型層４の周囲に
ｐ+型層２ａ，２ｂを形成することにより、上記ｎ-型層
４を分離し、続いて、該ｎ-型層４の表面に、熱拡散に
よりｐ型拡散層５を形成すると共に、該ｐ型拡散層５と
ｐ+型層２ｂの間の領域に、熱拡散によりｎ+型拡散層６
を形成し、さらに該ｐ型拡散層５の表面に、熱拡散によ
りｎ+型拡散層７ａを形成することにより、バイポーラ
トランジスタが構成されている。
ットキーバリアダイオードを含む半導体装置は、例えば
図２に示すように構成されている。即ち、図２におい
て、半導体装置１は、バイポーラトランジスタの領域Ａ
（図２の左側）においては、ｐ-型シリコン基板２の表
面に対して、熱拡散等によってｎ+型埋込層３を形成
し、該基板２の表面全体に亘ってエピタキシャル成長等
によりｎ-型層４を形成した後に、該ｎ-型層４の周囲に
ｐ+型層２ａ，２ｂを形成することにより、上記ｎ-型層
４を分離し、続いて、該ｎ-型層４の表面に、熱拡散に
よりｐ型拡散層５を形成すると共に、該ｐ型拡散層５と
ｐ+型層２ｂの間の領域に、熱拡散によりｎ+型拡散層６
を形成し、さらに該ｐ型拡散層５の表面に、熱拡散によ
りｎ+型拡散層７ａを形成することにより、バイポーラ
トランジスタが構成されている。
【０００３】また、バイポーラＩＣ１の領域Ｂ（図２の
右側）においては、ｐ型シリコン基板２の表面に対し
て、熱拡散等によってｎ+型埋込層３’を形成し、該基
板２の表面全体に亘ってエピタキシャル成長等によりｎ
-型層４’を形成した後に、上記ｎ-型層４’のｎ+型埋
込層３’の上方領域の周囲に、熱拡散によりｐ型層５’
を形成すると共に、該ｐ型層５’の側方にて、該ｎ-型
層４’の表面に、熱拡散によりｎ+型層８を形成するこ
とにより、ショットキーバリアダイオードが構成されて
いる。
右側）においては、ｐ型シリコン基板２の表面に対し
て、熱拡散等によってｎ+型埋込層３’を形成し、該基
板２の表面全体に亘ってエピタキシャル成長等によりｎ
-型層４’を形成した後に、上記ｎ-型層４’のｎ+型埋
込層３’の上方領域の周囲に、熱拡散によりｐ型層５’
を形成すると共に、該ｐ型層５’の側方にて、該ｎ-型
層４’の表面に、熱拡散によりｎ+型層８を形成するこ
とにより、ショットキーバリアダイオードが構成されて
いる。
【０００４】このように構成された半導体装置１は、さ
らに、その表面に酸化膜による絶縁層９を形成した後、
該絶縁層９の電極取出し部分に窓部を形成して、下方の
半導体層、即ちバイポーラトランジスタのｎ+型拡散層
７ａ，ｐ型拡散層５及びｎ+型拡散層６と、ショットキ
ーバリアダイオードのｐ型層５’に包囲されたｎ-型層
４’及びｎ+型層８を露出させ、その上から、金属層１
０を形成する。これにより、バイポーラトランジスタに
おいては、金属層１０により、取出し電極１０ａ，１０
ｂ，１０ｃが形成されることになり、またショットキー
バリアダイオードにおいては、金属層１０により、電極
１０ｄとその下方のｎ-型層４’の間に、整流性接合が
構成されると共に、取出し電極１０ｅが形成されること
になる。さらに、その上から保護層を被せることによ
り、半導体装置１が完成するようになっている。
らに、その表面に酸化膜による絶縁層９を形成した後、
該絶縁層９の電極取出し部分に窓部を形成して、下方の
半導体層、即ちバイポーラトランジスタのｎ+型拡散層
７ａ，ｐ型拡散層５及びｎ+型拡散層６と、ショットキ
ーバリアダイオードのｐ型層５’に包囲されたｎ-型層
４’及びｎ+型層８を露出させ、その上から、金属層１
０を形成する。これにより、バイポーラトランジスタに
おいては、金属層１０により、取出し電極１０ａ，１０
ｂ，１０ｃが形成されることになり、またショットキー
バリアダイオードにおいては、金属層１０により、電極
１０ｄとその下方のｎ-型層４’の間に、整流性接合が
構成されると共に、取出し電極１０ｅが形成されること
になる。さらに、その上から保護層を被せることによ
り、半導体装置１が完成するようになっている。
【０００５】かくして、半導体装置１のうち、バイポー
ラトランジスタは、ｐ型拡散層５がベースとして、ｎ+
型拡散層６がコレクタとして、さらにｎ+型拡散層７ａ
がエミッタとして、それぞれ作用するようになってい
る。また、ショットキーバリアダイオードは、電極１０
ｄと下方のｎ-型層４’がショットキーバリアを構成
し、さらに金属層１０ｅが取出し電極として作用し、そ
の際、ｐ型層５’がガードリングとして作用することに
より、電界集中による逆方向リーク電流を緩和するする
ようになっている。
ラトランジスタは、ｐ型拡散層５がベースとして、ｎ+
型拡散層６がコレクタとして、さらにｎ+型拡散層７ａ
がエミッタとして、それぞれ作用するようになってい
る。また、ショットキーバリアダイオードは、電極１０
ｄと下方のｎ-型層４’がショットキーバリアを構成
し、さらに金属層１０ｅが取出し電極として作用し、そ
の際、ｐ型層５’がガードリングとして作用することに
より、電界集中による逆方向リーク電流を緩和するする
ようになっている。
【０００６】ここで、上記金属層１０は、一般的には、
Ｓｉを含有していない純粋アルミニウム金属（ｐｕｒｅ
−Ａｌ）から構成されている。これにより、ショットキ
ーバリアダイオードに関しては、比較的低い順方向電圧
が得られるようになっている。
Ｓｉを含有していない純粋アルミニウム金属（ｐｕｒｅ
−Ａｌ）から構成されている。これにより、ショットキ
ーバリアダイオードに関しては、比較的低い順方向電圧
が得られるようになっている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の半導体装置１においては、金属層１０として
ｐｕｒｅ−Ａｌが使用されていることから、該金属層１
０のシンタリング等の熱処理の際に、半導体層のＳｉが
Ａｌ内に吸い込まれることにより、所謂Ａｌアロイスパ
イクが発生することがある。このＡｌアロイスパイク
は、場合によっては、金属層１０の下方の半導体層を貫
通することもあり、半導体装置１全体の微細化を妨げる
ことになる。
うな構成の半導体装置１においては、金属層１０として
ｐｕｒｅ−Ａｌが使用されていることから、該金属層１
０のシンタリング等の熱処理の際に、半導体層のＳｉが
Ａｌ内に吸い込まれることにより、所謂Ａｌアロイスパ
イクが発生することがある。このＡｌアロイスパイク
は、場合によっては、金属層１０の下方の半導体層を貫
通することもあり、半導体装置１全体の微細化を妨げる
ことになる。
【０００８】さらに、バイポーラトランジスタに関して
は、金属層１０による各電極１０ａ，１０ｂ，１０ｃ
が、Ａｌアロイスパイクにより、それぞれｎ+型層７
ａ，ｎ+型層６を貫通して、その下のｐ型層５やｎ- 型層
４に直接に接触してしまうと、バイポーラトランジスタ
が構成され得なくなってしまう。また、ショットキーバ
リアダイオードに関しては、Ａｌアロイスパイクによっ
て、金属層１０ｄとｎ-型層４’の境界面が乱れること
になり、ショットキーバリアダイオードの特性が損なわ
れてしまうという問題があった。
は、金属層１０による各電極１０ａ，１０ｂ，１０ｃ
が、Ａｌアロイスパイクにより、それぞれｎ+型層７
ａ，ｎ+型層６を貫通して、その下のｐ型層５やｎ- 型層
４に直接に接触してしまうと、バイポーラトランジスタ
が構成され得なくなってしまう。また、ショットキーバ
リアダイオードに関しては、Ａｌアロイスパイクによっ
て、金属層１０ｄとｎ-型層４’の境界面が乱れること
になり、ショットキーバリアダイオードの特性が損なわ
れてしまうという問題があった。
【０００９】本発明は、以上の点に鑑み、Ａｌアロイス
パイクの発生が抑制され得るようにした、半導体装置を
提供することを目的としている。
パイクの発生が抑制され得るようにした、半導体装置を
提供することを目的としている。
【００１０】
【課題を解決するための手段】上記目的は、本発明によ
れば、表面に酸化膜が形成された半導体基板上に関し
て、酸化膜に窓部を形成して、該窓部にて酸化膜の下方
の半導体層を露出させ、該窓部の上に金属層を形成する
ことにより、取出し電極または配線パターンを構成する
ようにした、半導体装置において、上記金属層が、シリ
コン含有率１％以下のＡｌ−Ｓｉ層から構成されている
ことを特徴とする、半導体装置により、達成される。
れば、表面に酸化膜が形成された半導体基板上に関し
て、酸化膜に窓部を形成して、該窓部にて酸化膜の下方
の半導体層を露出させ、該窓部の上に金属層を形成する
ことにより、取出し電極または配線パターンを構成する
ようにした、半導体装置において、上記金属層が、シリ
コン含有率１％以下のＡｌ−Ｓｉ層から構成されている
ことを特徴とする、半導体装置により、達成される。
【００１１】また、上記目的は、本発明によれば、表面
に酸化膜が形成された半導体基板上に関して、酸化膜に
窓部を形成して、該窓部にて酸化膜の下方の半導体層を
露出させ、該窓部の上に金属層を形成することにより、
該金属層と半導体層との間に整流性接合を構成するよう
にした、半導体装置において、上記金属層が、シリコン
含有率１％以下のＡｌ−Ｓｉ層から構成されていること
を特徴とする、半導体装置により、達成される。
に酸化膜が形成された半導体基板上に関して、酸化膜に
窓部を形成して、該窓部にて酸化膜の下方の半導体層を
露出させ、該窓部の上に金属層を形成することにより、
該金属層と半導体層との間に整流性接合を構成するよう
にした、半導体装置において、上記金属層が、シリコン
含有率１％以下のＡｌ−Ｓｉ層から構成されていること
を特徴とする、半導体装置により、達成される。
【００１２】
【作用】上記構成によれば、取出し電極または配線パタ
ーンあるいは整流性接合を構成する金属層が、ｐｕｒｅ
−Ａｌではなく、シリコン含有率１％以下のＡｌ−Ｓｉ
層から構成されているので、該金属層のシンタリング等
の熱処理の際に、半導体層のシリコンが、金属層に吸い
込まれるようなことはなく、Ａｌアロイスパイクの発生
が抑止され得る。
ーンあるいは整流性接合を構成する金属層が、ｐｕｒｅ
−Ａｌではなく、シリコン含有率１％以下のＡｌ−Ｓｉ
層から構成されているので、該金属層のシンタリング等
の熱処理の際に、半導体層のシリコンが、金属層に吸い
込まれるようなことはなく、Ａｌアロイスパイクの発生
が抑止され得る。
【００１３】従って、半導体装置の微細化が可能にな
る、即ち、バイポーラトランジスタの場合には、各半導
体層が確実に構成され得ることになり、またショットキ
ーバリアダイオードの場合には、比較的低い順方向電圧
が得られることになる。
る、即ち、バイポーラトランジスタの場合には、各半導
体層が確実に構成され得ることになり、またショットキ
ーバリアダイオードの場合には、比較的低い順方向電圧
が得られることになる。
【００１４】尚、金属層が、上記条件から外れて、シリ
コン含有率１％以上のＡｌ−Ｓｉから構成されている場
合には、Ａｌアロイスパイクの発生は抑止されるもの
の、順方向電圧が高くなってしまうので、ショットキー
バリアダイオードとしての特性が劣化してしまうことに
なる。
コン含有率１％以上のＡｌ−Ｓｉから構成されている場
合には、Ａｌアロイスパイクの発生は抑止されるもの
の、順方向電圧が高くなってしまうので、ショットキー
バリアダイオードとしての特性が劣化してしまうことに
なる。
【００１５】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明を適用したバイポ
ーラトランジスタ及びショットキーバリアダイオードを
含む半導体装置の一実施例を示している。
明を詳細に説明する。図１は、本発明を適用したバイポ
ーラトランジスタ及びショットキーバリアダイオードを
含む半導体装置の一実施例を示している。
【００１６】図１において、半導体装置１１は、バイポ
ーラトランジスタの領域Ａ（図１の左側）においては、
ｐ-型シリコン基板１２の表面に対して、熱拡散等によ
ってｎ+型埋込層１３を形成し、該基板１２の表面全体
に亘ってエピタキシャル成長等によりｎ-型層１４を形
成した後に、該ｎ-型層１４の周囲にｐ+型層１２ａ，１
２ｂを形成することにより、上記ｎ-型層１４を分離
し、続いて、該ｎ-型層１４の表面に、熱拡散によりｐ
型拡散層１５を形成すると共に、該ｐ型拡散層１５とｐ
+型層１２ｂの間の領域に、熱拡散によりｎ+型拡散層１
６を形成し、さらに該ｐ型拡散層１５の表面に、熱拡散
によりｎ+型拡散層１７ａ及びｐ+型拡散層１７ｂを形成
することにより、バイポーラトランジスタが構成されて
いる。
ーラトランジスタの領域Ａ（図１の左側）においては、
ｐ-型シリコン基板１２の表面に対して、熱拡散等によ
ってｎ+型埋込層１３を形成し、該基板１２の表面全体
に亘ってエピタキシャル成長等によりｎ-型層１４を形
成した後に、該ｎ-型層１４の周囲にｐ+型層１２ａ，１
２ｂを形成することにより、上記ｎ-型層１４を分離
し、続いて、該ｎ-型層１４の表面に、熱拡散によりｐ
型拡散層１５を形成すると共に、該ｐ型拡散層１５とｐ
+型層１２ｂの間の領域に、熱拡散によりｎ+型拡散層１
６を形成し、さらに該ｐ型拡散層１５の表面に、熱拡散
によりｎ+型拡散層１７ａ及びｐ+型拡散層１７ｂを形成
することにより、バイポーラトランジスタが構成されて
いる。
【００１７】また、バイポーラＩＣ１１の領域Ｂ（図１
の右側）においては、ｐ型シリコン基板１２の表面に対
して、熱拡散等によってｎ+型埋込層１３’を形成し、
該基板１２の表面全体に亘ってエピタキシャル成長等に
よりｎ-型層１４’を形成した後に、上記ｎ-型層１４’
のｎ+型埋込層１３’の上方領域の周囲に、熱拡散によ
りｐ型層１５’を形成すると共に、該ｐ型層１５’の側
方にて、該ｎ-型層１４’の表面に、熱拡散によりｎ型
層１８を形成することにより、ショットキーバリアダイ
オードが構成されている。
の右側）においては、ｐ型シリコン基板１２の表面に対
して、熱拡散等によってｎ+型埋込層１３’を形成し、
該基板１２の表面全体に亘ってエピタキシャル成長等に
よりｎ-型層１４’を形成した後に、上記ｎ-型層１４’
のｎ+型埋込層１３’の上方領域の周囲に、熱拡散によ
りｐ型層１５’を形成すると共に、該ｐ型層１５’の側
方にて、該ｎ-型層１４’の表面に、熱拡散によりｎ型
層１８を形成することにより、ショットキーバリアダイ
オードが構成されている。
【００１８】このように構成された半導体装置１１は、
さらに、その表面に酸化膜による絶縁層１９を形成した
後、該絶縁層１９の電極取出し部分に窓部を形成して、
下方の半導体層、即ちバイポーラトランジスタのｎ+型
拡散層１７ａ，ｐ型拡散層１５及びｎ+型拡散層１６
と、ショットキーバリアダイオードのｐ型層１５’に包
囲されたｎ-型層１４’及びｎ+型層１８を露出させ、そ
の上から、金属層２０を形成する。これにより、バイポ
ーラトランジスタにおいては、金属層２０により、取出
し電極２０ａ，２０ｂ，２０ｃが形成されることにな
り、またショットキーバリアダイオードにおいては、金
属層２０により、電極２０ｄとその下方のｎ-型層１
４’の間に、整流性接合Ｃが構成されると共に、取出し
電極２０ｅが形成されることになる。さらに、その上か
ら保護層を被せることにより、半導体装置１１が完成す
るようになっている。
さらに、その表面に酸化膜による絶縁層１９を形成した
後、該絶縁層１９の電極取出し部分に窓部を形成して、
下方の半導体層、即ちバイポーラトランジスタのｎ+型
拡散層１７ａ，ｐ型拡散層１５及びｎ+型拡散層１６
と、ショットキーバリアダイオードのｐ型層１５’に包
囲されたｎ-型層１４’及びｎ+型層１８を露出させ、そ
の上から、金属層２０を形成する。これにより、バイポ
ーラトランジスタにおいては、金属層２０により、取出
し電極２０ａ，２０ｂ，２０ｃが形成されることにな
り、またショットキーバリアダイオードにおいては、金
属層２０により、電極２０ｄとその下方のｎ-型層１
４’の間に、整流性接合Ｃが構成されると共に、取出し
電極２０ｅが形成されることになる。さらに、その上か
ら保護層を被せることにより、半導体装置１１が完成す
るようになっている。
【００１９】上記構成は、図２に示した従来の半導体装
置１と同様の構成であるが、本発明実施例による半導体
装置１１においては、上記金属層２０は、ｐｕｒｅ−Ａ
ｌではなく、シリコン含有量１％以下のＡｌ−Ｓｉから
構成されている。
置１と同様の構成であるが、本発明実施例による半導体
装置１１においては、上記金属層２０は、ｐｕｒｅ−Ａ
ｌではなく、シリコン含有量１％以下のＡｌ−Ｓｉから
構成されている。
【００２０】本発明による半導体装置１０は、以上のよ
うに構成されており、半導体装置１１のうち、バイポー
ラトランジスタは、ｐ型拡散層１５がベースとして、ｎ
+型拡散層１６がコレクタとして、さらにｎ+型拡散層１
７ａがエミッタとして、それぞれ作用するようになって
いる。また、ショットキーバリアダイオードは、電極２
０ｄと下方のｎ-型層１４’の間の整流性接合Ｃがショ
ットキーバリアを構成し、さらに金属層２０ｅが取出し
電極として作用し、その際、ｐ型層１５’がガードリン
グとして作用することにより、電界集中による逆方向リ
ーク電流を緩和するするようになっている。
うに構成されており、半導体装置１１のうち、バイポー
ラトランジスタは、ｐ型拡散層１５がベースとして、ｎ
+型拡散層１６がコレクタとして、さらにｎ+型拡散層１
７ａがエミッタとして、それぞれ作用するようになって
いる。また、ショットキーバリアダイオードは、電極２
０ｄと下方のｎ-型層１４’の間の整流性接合Ｃがショ
ットキーバリアを構成し、さらに金属層２０ｅが取出し
電極として作用し、その際、ｐ型層１５’がガードリン
グとして作用することにより、電界集中による逆方向リ
ーク電流を緩和するするようになっている。
【００２１】ここで、金属層２０は、シリコン含有量１
％以下のＡｌ−Ｓｉから構成されているので、該金属層
２０のシンタリングまたはメタライズ等の熱処理の際
に、絶縁膜１９を構成するシリコン酸化膜のシリコン
が、金属層２０に吸い込まれるようなことはない。従っ
て、Ａｌアロイスパイクの発生が抑止され得る。
％以下のＡｌ−Ｓｉから構成されているので、該金属層
２０のシンタリングまたはメタライズ等の熱処理の際
に、絶縁膜１９を構成するシリコン酸化膜のシリコン
が、金属層２０に吸い込まれるようなことはない。従っ
て、Ａｌアロイスパイクの発生が抑止され得る。
【００２２】これにより、バイポーラトランジスタの場
合には、Ａｌアロイスパイクが各半導体層１７ａ，１６
（特に半導体層１７ａ）を貫通することがないので、バ
イポーラトランジスタが確実に構成され得ることにな
る。また、ショットキーバリアダイオードの場合には、
Ａｌアロイスパイクが金属層２０ｄとｎ-型層１４’の
間のショットキーバリアを乱すことがないので、比較的
低い順方向電圧が得られることになる。かくして、半導
体装置１１の微細化が可能になる。
合には、Ａｌアロイスパイクが各半導体層１７ａ，１６
（特に半導体層１７ａ）を貫通することがないので、バ
イポーラトランジスタが確実に構成され得ることにな
る。また、ショットキーバリアダイオードの場合には、
Ａｌアロイスパイクが金属層２０ｄとｎ-型層１４’の
間のショットキーバリアを乱すことがないので、比較的
低い順方向電圧が得られることになる。かくして、半導
体装置１１の微細化が可能になる。
【００２３】尚、金属層２０が、上記条件から外れて、
シリコン含有率１％以上のＡｌ−Ｓｉから構成されてい
る場合には、Ａｌアロイスパイクの発生は抑止されるも
のの、順方向電圧が高くなってしまうので、ショットキ
ーバリアダイオードとしての特性が劣化してしまうこと
になる。
シリコン含有率１％以上のＡｌ−Ｓｉから構成されてい
る場合には、Ａｌアロイスパイクの発生は抑止されるも
のの、順方向電圧が高くなってしまうので、ショットキ
ーバリアダイオードとしての特性が劣化してしまうこと
になる。
【００２４】上記実施例においては、半導体装置１１と
して、バイポーラトランジスタ及びショッキトーバリア
ダイオードの場合について説明したが、これに限らず、
Ａｌ−Ｓｉアロイスパイクの発生により、構成または動
作が損なわれるような、他の任意の構成の半導体装置に
対して、本発明を適用し得ることは明らかである。
して、バイポーラトランジスタ及びショッキトーバリア
ダイオードの場合について説明したが、これに限らず、
Ａｌ−Ｓｉアロイスパイクの発生により、構成または動
作が損なわれるような、他の任意の構成の半導体装置に
対して、本発明を適用し得ることは明らかである。
【００２５】
【発明の効果】以上述べたように、本発明によれば、取
出し電極または配線パターンあるいは整流性接合を構成
する金属層が、ｐｕｒｅ−Ａｌではなく、シリコン含有
率１％以下のＡｌ−Ｓｉ層から構成されているので、Ａ
ｌアロイスパイクの発生が抑止され得ることになり、半
導体装置の微細化が可能になる。
出し電極または配線パターンあるいは整流性接合を構成
する金属層が、ｐｕｒｅ−Ａｌではなく、シリコン含有
率１％以下のＡｌ−Ｓｉ層から構成されているので、Ａ
ｌアロイスパイクの発生が抑止され得ることになり、半
導体装置の微細化が可能になる。
【００２６】かくして、本発明によれば、Ａｌアロイス
パイクの発生が抑制され、微細化が可能になると共に、
ショットキーバリアダイオードの低い順方向電圧が得ら
れるようにした、極めて優れた半導体装置が提供され得
ることになる。
パイクの発生が抑制され、微細化が可能になると共に、
ショットキーバリアダイオードの低い順方向電圧が得ら
れるようにした、極めて優れた半導体装置が提供され得
ることになる。
【図１】本発明による半導体装置の一実施例を示す概略
断面図である。
断面図である。
【図２】従来の半導体装置の一例を示す概略断面図であ
る。
る。
１１ 半導体装置 １２ ｐ-型シリコン基板 １２ａ，１２ｂ ｐ+型分離層 １３，１３’ ｎ+型埋込層 １４，１４’ ｎ-型層（半導体層） １５，１５’ ｐ型拡散層 １６，１７ａ，１８ ｎ+型拡散層（半導体層） １９ 絶縁膜（酸化膜） ２０ 金属層（Ａｌ−Ｓｉ層） ２０ａ，２０ｂ，２０ｃ，２０ｅ 金属層（Ａｌ−
Ｓｉ層） ２０ｄ 金属層（Ａｌ−Ｓｉ層） Ｃ 整流性接合
Ｓｉ層） ２０ｄ 金属層（Ａｌ−Ｓｉ層） Ｃ 整流性接合
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/331 29/73 Ｈ０１Ｌ 29/72
Claims (2)
- 【請求項１】 表面に酸化膜が形成された半導体基板上
に関して、酸化膜に窓部を形成して、該窓部にて酸化膜
の下方の半導体層を露出させ、該窓部の上に金属層を形
成することにより、取出し電極または配線パターンを構
成するようにした、半導体装置において、 上記金属層が、シリコン含有率１％以下のＡｌ−Ｓｉ層
から構成されていることを特徴とする、半導体装置。 - 【請求項２】 表面に酸化膜が形成された半導体基板上
に関して、酸化膜に窓部を形成して、該窓部にて酸化膜
の下方の半導体層を露出させ、該窓部の上に金属層を形
成することにより、該金属層と半導体層との間に整流性
接合を構成するようにした、半導体装置において、 上記金属層が、シリコン含有率１％以下のＡｌ−Ｓｉ層
から構成されていることを特徴とする、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197421A JPH0845874A (ja) | 1994-07-30 | 1994-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6197421A JPH0845874A (ja) | 1994-07-30 | 1994-07-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845874A true JPH0845874A (ja) | 1996-02-16 |
Family
ID=16374243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6197421A Pending JPH0845874A (ja) | 1994-07-30 | 1994-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845874A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801445A (en) * | 1996-03-15 | 1998-09-01 | Denso Corporation | Semiconductor device and method of manufacturing same |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| US6946730B2 (en) | 2001-04-25 | 2005-09-20 | Denso Corporation | Semiconductor device having heat conducting plate |
| DE102015105801A1 (de) | 2014-05-09 | 2015-11-12 | Toyota Jidosha Kabushiki Kaisha | Halbleitereinrichtung |
-
1994
- 1994-07-30 JP JP6197421A patent/JPH0845874A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801445A (en) * | 1996-03-15 | 1998-09-01 | Denso Corporation | Semiconductor device and method of manufacturing same |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| US6798062B2 (en) | 1999-11-24 | 2004-09-28 | Denso Corporation | Semiconductor device having radiation structure |
| US6891265B2 (en) | 1999-11-24 | 2005-05-10 | Denso Corporation | Semiconductor device having radiation structure |
| US6960825B2 (en) | 1999-11-24 | 2005-11-01 | Denso Corporation | Semiconductor device having radiation structure |
| US6967404B2 (en) | 1999-11-24 | 2005-11-22 | Denso Corporation | Semiconductor device having radiation structure |
| US6992383B2 (en) | 1999-11-24 | 2006-01-31 | Denso Corporation | Semiconductor device having radiation structure |
| US6998707B2 (en) | 1999-11-24 | 2006-02-14 | Denso Corporation | Semiconductor device having radiation structure |
| US6946730B2 (en) | 2001-04-25 | 2005-09-20 | Denso Corporation | Semiconductor device having heat conducting plate |
| US6963133B2 (en) | 2001-04-25 | 2005-11-08 | Denso Corporation | Semiconductor device and method for manufacturing semiconductor device |
| DE102015105801A1 (de) | 2014-05-09 | 2015-11-12 | Toyota Jidosha Kabushiki Kaisha | Halbleitereinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021840A (en) | Schottky or PN diode with composite sidewall | |
| EP0526084A1 (en) | Insulated gate bipolar transistor and method of fabricating same | |
| JPH11243200A (ja) | 半導体装置 | |
| JPH0521793A (ja) | 半導体装置及びその製造方法 | |
| US6657273B2 (en) | Termination for high voltage schottky diode | |
| JPH0845874A (ja) | 半導体装置 | |
| JP3207559B2 (ja) | Ｍｏｓ駆動型半導体装置 | |
| JPH06310727A (ja) | 半導体装置 | |
| JPH06151863A (ja) | 半導体装置 | |
| JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
| CN1003334B (zh) | 双极晶体管 | |
| JP2001085689A (ja) | 電力用半導体装置 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPH06291321A (ja) | 電界効果トランジスタ | |
| JPH0521442A (ja) | 半導体装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0555553A (ja) | 半導体集積回路 | |
| JPH06163839A (ja) | 半導体装置及びその製造方法 | |
| JPH0562925A (ja) | 半導体集積回路装置 | |
| JP3249834B2 (ja) | 半導体装置 | |
| JPH0465876A (ja) | ショットキー・バリヤ半導体装置 | |
| JPH0851223A (ja) | 半導体装置 | |
| JPH06216373A (ja) | 半導体素子 | |
| JPH0120549B2 (ja) |