JPH08140268A - 無効電力補償装置の制御装置 - Google Patents
無効電力補償装置の制御装置Info
- Publication number
- JPH08140268A JPH08140268A JP6272177A JP27217794A JPH08140268A JP H08140268 A JPH08140268 A JP H08140268A JP 6272177 A JP6272177 A JP 6272177A JP 27217794 A JP27217794 A JP 27217794A JP H08140268 A JPH08140268 A JP H08140268A
- Authority
- JP
- Japan
- Prior art keywords
- reactive power
- load
- phase
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 239000004615 ingredient Substances 0.000 abstract 1
- 230000010363 phase shift Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 101100162929 Gibberella fujikuroi (strain CBS 195.34 / IMI 58289 / NRRL A-6831) apf11 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/25—Process efficiency
Landscapes
- Discharge Heating (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 無効電力補償装置の制御応答速度の高速化す
るとともに、低周波の負荷変動周波数（Δｆ）に対する
検出信号の位相ずれを小さくして、フリッカ改善率を向
上する。 【構成】 Δ−Ｙ結線の電圧変成器で得たπ／２遅れの
系統電圧ｖL′と負荷電流ｖLを乗算して瞬時無効電力検
出信号を作成する。また、オールパスフィルタを通して
得たπ／２進みの負荷電流ｉL′と系統電圧ｖLを乗算し
て仮想無効電力検出信号ＱL′を作成する。これらＱL，
ＱL′を交流瞬時加算して、交流リップル分（２ωｔ成
分）を除去し、レベルを合せるため係数倍して、負荷の
無効電力を直流検出した制御信号ＱLを得る。
るとともに、低周波の負荷変動周波数（Δｆ）に対する
検出信号の位相ずれを小さくして、フリッカ改善率を向
上する。 【構成】 Δ−Ｙ結線の電圧変成器で得たπ／２遅れの
系統電圧ｖL′と負荷電流ｖLを乗算して瞬時無効電力検
出信号を作成する。また、オールパスフィルタを通して
得たπ／２進みの負荷電流ｉL′と系統電圧ｖLを乗算し
て仮想無効電力検出信号ＱL′を作成する。これらＱL，
ＱL′を交流瞬時加算して、交流リップル分（２ωｔ成
分）を除去し、レベルを合せるため係数倍して、負荷の
無効電力を直流検出した制御信号ＱLを得る。
Description
【０００１】
【産業上の利用分野】この発明は、アーク炉等のフリッ
カ対策装置として用いられる無効電力補償装置（以下Ｓ
ＶＣという。）の制御装置に関し、特にＳＶＣを高速制
御するとともに、アーク炉等の負荷運転に伴って発生す
る負荷変動周波数（Δｆ）に起因する制御誤差を低減し
て、フリッカの抑制性能を向上できる無効電力ＱLの直
流検出方式に関する。
カ対策装置として用いられる無効電力補償装置（以下Ｓ
ＶＣという。）の制御装置に関し、特にＳＶＣを高速制
御するとともに、アーク炉等の負荷運転に伴って発生す
る負荷変動周波数（Δｆ）に起因する制御誤差を低減し
て、フリッカの抑制性能を向上できる無効電力ＱLの直
流検出方式に関する。
【０００２】
【従来の技術】アーク炉等のフリッカ対策装置として用
いられるＳＶＣは、高速制御への要求から負荷の無効電
力Ｑを検出してオープンループ制御するのが一般的であ
る。
いられるＳＶＣは、高速制御への要求から負荷の無効電
力Ｑを検出してオープンループ制御するのが一般的であ
る。
【０００３】上記無効電力Ｑは、ＳＶＣを構成するサイ
リスタ制御リアクトル（以下ＴＣＲという）の点弧位相
決定のため、直流化して検出する必要がある。
リスタ制御リアクトル（以下ＴＣＲという）の点弧位相
決定のため、直流化して検出する必要がある。
【数１】 を作成し、この乗算によって生じる交流リップル分（２
ωｔ成分）をＢＲＦ（バンドリジェクトフィルタ）によ
って取り除き、直流成分ＱDC（＝ＶL・ＩL・ｓｉｎθ）
を得ていた。
ωｔ成分）をＢＲＦ（バンドリジェクトフィルタ）によ
って取り除き、直流成分ＱDC（＝ＶL・ＩL・ｓｉｎθ）
を得ていた。
【０００４】このＢＲＦは、上記式に現れている２ω
ｔ成分の他に、負荷電流が歪むとき発生する４ωｔ成分
を取り除くため、図４に示すように、乗算器の後に２ω
ｔ成分用と４ωｔ成分用のＢＲＦを２段にカスケード接
続するのが一般的である。
ｔ成分の他に、負荷電流が歪むとき発生する４ωｔ成分
を取り除くため、図４に示すように、乗算器の後に２ω
ｔ成分用と４ωｔ成分用のＢＲＦを２段にカスケード接
続するのが一般的である。
【０００５】
【発明が解決しようとする課題】ＳＶＣは、負荷の無効
電力ＱLを検出し、その変動を打ち消すように、系統に
供給する無効電力ＱSVCを増減制御してフリッカの抑制
を行なうので、フリッカ改善率を向上するには、とにか
く制御応答速度を向上するとともに、負荷の無効電力Ｑ
Lの検出精度を上げることが必要になる。
電力ＱLを検出し、その変動を打ち消すように、系統に
供給する無効電力ＱSVCを増減制御してフリッカの抑制
を行なうので、フリッカ改善率を向上するには、とにか
く制御応答速度を向上するとともに、負荷の無効電力Ｑ
Lの検出精度を上げることが必要になる。
【０００６】この制御応答速度は、負荷の無効電力検出
回路における応答遅れが支配的である。また、アーク炉
等では、負荷の運転パターンにより、数１０ＨZの低周
波振動（Δｆ）を発生しながら、負荷電流ｉLが変動す
る性質があるため、上記無効電力検出回路におけるΔｆ
成分の位相ずれも問題となる。
回路における応答遅れが支配的である。また、アーク炉
等では、負荷の運転パターンにより、数１０ＨZの低周
波振動（Δｆ）を発生しながら、負荷電流ｉLが変動す
る性質があるため、上記無効電力検出回路におけるΔｆ
成分の位相ずれも問題となる。
【０００７】上記ＢＲＦを用いた従来構成における、制
御応答速度及び低周波振動（Δｆ）に対する位相ずれ
は、次のようになる。ＢＲＦは次のような特性を持つ。
御応答速度及び低周波振動（Δｆ）に対する位相ずれ
は、次のようになる。ＢＲＦは次のような特性を持つ。
【数２】 である。
【０００８】図４の構成で、上記特性について、商用周
波６０ＨZの地区で考える。１段目のＢＲＦで基本波の
２倍周期成分、２段目のＢＲＦで基本波の４倍周期成分
を除去するとし、１段目のＢＲＦを、ω0＝２π・１２
０，Ｑ＝１、２段目のＢＲＦを、ω0＝２π・２４０，
Ｑ＝５とすると、２つのＢＲＦの応答時間は約６msec、
Δｆa（≒２０ＨZ）における位相遅れ（φ1≒−２６
°）となる。本発明は、これらの特性をさらに向上する
ことを目的とする。
波６０ＨZの地区で考える。１段目のＢＲＦで基本波の
２倍周期成分、２段目のＢＲＦで基本波の４倍周期成分
を除去するとし、１段目のＢＲＦを、ω0＝２π・１２
０，Ｑ＝１、２段目のＢＲＦを、ω0＝２π・２４０，
Ｑ＝５とすると、２つのＢＲＦの応答時間は約６msec、
Δｆa（≒２０ＨZ）における位相遅れ（φ1≒−２６
°）となる。本発明は、これらの特性をさらに向上する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記ＢＲＦを
用いた図４の従来構成より、制御応答速度を高速化で
き、低周波振動成分に対する位相ずれを小さくできる無
効電力検出方式を提供することを目的として、次の構成
の制御装置を提供する。
用いた図４の従来構成より、制御応答速度を高速化で
き、低周波振動成分に対する位相ずれを小さくできる無
効電力検出方式を提供することを目的として、次の構成
の制御装置を提供する。
【００１０】すなわち、本発明は、変動負荷の無効電力
ＱLを直流化して検出し、これを制御信号としてオープ
ンループの補償を行ない、系統の電圧変動を抑制するＱ
検出制御方式の無効電力補償装置において、第１の乗算
器によって、相電圧ｖLのπ／２遅れ電圧ｖL′と負荷電
流ｉLを乗算して瞬時無効電力信号ＱLを算出するととも
に、第２の乗算器によって、相電圧ｖLと負荷電流ｉLの
π／２進み電流ｉL′を乗算して仮想無効電力信号ＱL′
を算出し、加算器によって、上記瞬時無効電力信号ＱL
と仮想無効電力信号ＱL′を加算合成して交流リップル
成分を瞬時に除去し、係数器によって、上記加算合成信
号を１／２倍して完全に直流化された制御信号ＱDCを求
める。
ＱLを直流化して検出し、これを制御信号としてオープ
ンループの補償を行ない、系統の電圧変動を抑制するＱ
検出制御方式の無効電力補償装置において、第１の乗算
器によって、相電圧ｖLのπ／２遅れ電圧ｖL′と負荷電
流ｉLを乗算して瞬時無効電力信号ＱLを算出するととも
に、第２の乗算器によって、相電圧ｖLと負荷電流ｉLの
π／２進み電流ｉL′を乗算して仮想無効電力信号ＱL′
を算出し、加算器によって、上記瞬時無効電力信号ＱL
と仮想無効電力信号ＱL′を加算合成して交流リップル
成分を瞬時に除去し、係数器によって、上記加算合成信
号を１／２倍して完全に直流化された制御信号ＱDCを求
める。
【００１１】上記相電圧ｖLのπ／２遅れ電圧ｖL′は、
Δ−Ｙ結線の電圧変成器によって得ることができ、上記
負荷電流ｉLのπ／２進み電流ｉL′は、ＡＰＦ（オール
パスフィルタ）によって得ることができる。
Δ−Ｙ結線の電圧変成器によって得ることができ、上記
負荷電流ｉLのπ／２進み電流ｉL′は、ＡＰＦ（オール
パスフィルタ）によって得ることができる。
【００１２】
【作用】上記構成において、第１の乗算器と第２の乗算
器が出力する瞬時無効電力信号ＱLと、仮想無効電力信
号ＱL′は、図２に示すように、交流リップル分（２ω
ｔ）に対して、１８０°の位相差を持ち、交流加算によ
って、瞬時に除去される。
器が出力する瞬時無効電力信号ＱLと、仮想無効電力信
号ＱL′は、図２に示すように、交流リップル分（２ω
ｔ）に対して、１８０°の位相差を持ち、交流加算によ
って、瞬時に除去される。
【００１３】相電圧ｖLのπ／２遅れ電圧ｖL′は、図１
に示すようにΔ−Ｙ結線した電圧変成器を用いることに
より得られ、上記乗算及び加算の演算時間は無視できる
程度に高速であるため、問題となる検出応答時間と低周
波振動に対する位相ずれは、負荷電流ｉLのπ／２進み
電流ｉL′を作成するＡＰＦで発生するもののみを考慮
すればよいことになる。
に示すようにΔ−Ｙ結線した電圧変成器を用いることに
より得られ、上記乗算及び加算の演算時間は無視できる
程度に高速であるため、問題となる検出応答時間と低周
波振動に対する位相ずれは、負荷電流ｉLのπ／２進み
電流ｉL′を作成するＡＰＦで発生するもののみを考慮
すればよいことになる。
【００１４】このＡＰＦにおける遅延特性及び位相特性
は、後述するように、ＢＲＦを用いた従来方式に比べ、
大幅に改善することができ、これによってフリッカ改善
率の向上が可能になる。
は、後述するように、ＢＲＦを用いた従来方式に比べ、
大幅に改善することができ、これによってフリッカ改善
率の向上が可能になる。
【００１５】
【実施例】本発明のＳＶＣの制御装置１を３相交流系統
に設置した一実施例を示す図１において、２は系統母線
で、変電所電源ＥSに系統インピ−ダンスＸSを介してつ
ながれ、負荷３に給電している。
に設置した一実施例を示す図１において、２は系統母線
で、変電所電源ＥSに系統インピ−ダンスＸSを介してつ
ながれ、負荷３に給電している。
【００１６】ＳＶＣは、リアクトルＸTCRとサイリスタ
スイッチＴhを直列接続したＴＣＲ（サイリスタ制御リ
アクトル）と、コンデンサＣと小容量リアクトルを直列
接続したＦＬ（フィルタ）を系統母線２に、並列接続し
たものである。
スイッチＴhを直列接続したＴＣＲ（サイリスタ制御リ
アクトル）と、コンデンサＣと小容量リアクトルを直列
接続したＦＬ（フィルタ）を系統母線２に、並列接続し
たものである。
【００１７】ＳＶＣの制御装置１は、負荷電流ｉLと系
統（負荷）電圧ｖLから負荷の無効電力ＱLを各相毎に直
流検出してＴＣＲの位相制御を行なうもので、次のよう
に構成される。
統（負荷）電圧ｖLから負荷の無効電力ＱLを各相毎に直
流検出してＴＣＲの位相制御を行なうもので、次のよう
に構成される。
【００１８】ＰＴ1はＹ−Ｙ接続の電圧変成器で、各相
の系統電圧ｖLU，ｖLV，ｖLWを検出する。ＰＴ2はΔ−
Ｙ接続の電圧変成器で、各相のπ／２遅れの系統電圧ｖ
LU′，ｖLV′，ｖLW′を検出する。ＣＴは電流変成器
で，各相の負荷電流ｉL，ｉU，ｉWを検出する。
の系統電圧ｖLU，ｖLV，ｖLWを検出する。ＰＴ2はΔ−
Ｙ接続の電圧変成器で、各相のπ／２遅れの系統電圧ｖ
LU′，ｖLV′，ｖLW′を検出する。ＣＴは電流変成器
で，各相の負荷電流ｉL，ｉU，ｉWを検出する。
【００１９】４U，４V，４Wは、各相毎に設けた無効電
力検出回路で、後に詳述するように各相毎に負荷の無効
電力ＱLU，ＱLV，ＱLWを直流検出し、ＱL出力回路５U，
５V，５Wを通して出力する。
力検出回路で、後に詳述するように各相毎に負荷の無効
電力ＱLU，ＱLV，ＱLWを直流検出し、ＱL出力回路５U，
５V，５Wを通して出力する。
【００２０】６U，６V，６Wはファンクション回路
（６V，６Wは図示省略）で、検出された各相の負荷の無
効電力ＱLU，ＱLV，ＱLWを、これに対応するＴＣＲ電流
ＩTCRを与える点弧位相角βの指示値に線形変換し、制
御信号ｖCとする。７は電源同期回路で、系統電圧ｖLか
らノコギリ波状の電源同期信号ＶPLLを発生する。
（６V，６Wは図示省略）で、検出された各相の負荷の無
効電力ＱLU，ＱLV，ＱLWを、これに対応するＴＣＲ電流
ＩTCRを与える点弧位相角βの指示値に線形変換し、制
御信号ｖCとする。７は電源同期回路で、系統電圧ｖLか
らノコギリ波状の電源同期信号ＶPLLを発生する。
【００２１】８U，８V，８Wは位相制御回路（８V，８W
は図示省略）で、線形変換された負荷の無効電力ＱLU，
ＱLV，ＱLWを上記電源同期信号ＶPLLと比較し、その交
差タイミングで正負のトリガパルスＧ1，Ｇ2を発生させ
る。この制御回路１は、図１右下の波形例に示すような
ＴＣＲの位相制御によって無効電力補償を行い、系統の
電圧変動を抑制する。
は図示省略）で、線形変換された負荷の無効電力ＱLU，
ＱLV，ＱLWを上記電源同期信号ＶPLLと比較し、その交
差タイミングで正負のトリガパルスＧ1，Ｇ2を発生させ
る。この制御回路１は、図１右下の波形例に示すような
ＴＣＲの位相制御によって無効電力補償を行い、系統の
電圧変動を抑制する。
【００２２】この波形例において、正負のゲートパルス
Ｇ1，Ｇ2は、ノコギリ波状の電源同期信号ＶPLLが立ち
上がって制御信号ｖCに達したとき発生し、この発生が
早くてβ＝０に近い程、ＴＣＲ電流ＩTCRが大きくな
る。これは、ＴＣＲ電流ＩTCRが、制御信号ＱC（負荷の
無効電力）と逆方向に変化し、系統全体の無効電力（Ｑ
L＋ＱTCR）を一定化していることになる。これによっ
て、系統インピ−ダンスＸSにおける電圧降下の変動を
取り除いている。
Ｇ1，Ｇ2は、ノコギリ波状の電源同期信号ＶPLLが立ち
上がって制御信号ｖCに達したとき発生し、この発生が
早くてβ＝０に近い程、ＴＣＲ電流ＩTCRが大きくな
る。これは、ＴＣＲ電流ＩTCRが、制御信号ＱC（負荷の
無効電力）と逆方向に変化し、系統全体の無効電力（Ｑ
L＋ＱTCR）を一定化していることになる。これによっ
て、系統インピ−ダンスＸSにおける電圧降下の変動を
取り除いている。
【００２３】次に、本発明の特徴とする無効電力検出回
路４U，４V，４Wを説明する。各相の無効電力検出回路
４U，４V，４Wは同一構成であるので、以下Ｕ相の電圧
検出回路４Uについて述べることにする。
路４U，４V，４Wを説明する。各相の無効電力検出回路
４U，４V，４Wは同一構成であるので、以下Ｕ相の電圧
検出回路４Uについて述べることにする。
【００２４】無効電力検出回路４Uは、第１乗算器９、
第２の乗算器１０、オールパスフィルタ１１（以下ＡＰ
Ｆという）、加算器１２、係数器１３を組み合わせて構
成される。この回路の各部分を図２に示す動作波形図に
従って、次に説明する。
第２の乗算器１０、オールパスフィルタ１１（以下ＡＰ
Ｆという）、加算器１２、係数器１３を組み合わせて構
成される。この回路の各部分を図２に示す動作波形図に
従って、次に説明する。
【００２５】第１乗算器８は、Δ−Ｙ接続の電圧変成器
ＰＴ2で得た、Ｕ相のπ／２遅れの系統電圧ｖLU′と、
電流変成器ＣＴで得たＵ相の負荷電流ｉLUを乗算して、
瞬時無効電力信号ＱLUを求める。この演算は次式に示さ
れる。
ＰＴ2で得た、Ｕ相のπ／２遅れの系統電圧ｖLU′と、
電流変成器ＣＴで得たＵ相の負荷電流ｉLUを乗算して、
瞬時無効電力信号ＱLUを求める。この演算は次式に示さ
れる。
【数３】 となる。これらを第１の乗算器８で乗算すると、瞬
時無効電力信号として、 ＱL＝ｖLU′・ｉLU ＝ＶLU・ＩLU・｛ｓｉｎθ1＋ｓｉｎ（２ωｔ−θ1）｝……… が得られる。
時無効電力信号として、 ＱL＝ｖLU′・ｉLU ＝ＶLU・ＩLU・｛ｓｉｎθ1＋ｓｉｎ（２ωｔ−θ1）｝……… が得られる。
【００２６】第２の乗算器１０は、Ｙ−Ｙ接続の電圧変
成器ＰＴ1で得た、Ｕ相の系統電圧ｖLU（進み遅れな
し）と、Ｕ相の負荷電流ｉLUをＡＰＦ１１でπ／２進ま
せた負荷電流ｉLU′を乗算して仮想無効電力信号ＱLU′
を求める。この演算は次式に示される。
成器ＰＴ1で得た、Ｕ相の系統電圧ｖLU（進み遅れな
し）と、Ｕ相の負荷電流ｉLUをＡＰＦ１１でπ／２進ま
せた負荷電流ｉLU′を乗算して仮想無効電力信号ＱLU′
を求める。この演算は次式に示される。
【数４】 これらを、第２の乗算器１０で乗算すると、仮想無
効電力信号として、 ＱLU′＝ｖLU・ｉLU′ ＝ＶLU・ＩLU・｛ｓｉｎθ1−ｃｏｓ（２ωｔ＋π／２−θ1）｝… が得られる。
効電力信号として、 ＱLU′＝ｖLU・ｉLU′ ＝ＶLU・ＩLU・｛ｓｉｎθ1−ｃｏｓ（２ωｔ＋π／２−θ1）｝… が得られる。
【００２７】加算器１２は、これら瞬時無効電力信号Ｑ
LUと仮想無効電力信号ＱLU′を加算合成する。図２に示
すように、ＱLUとＱLU′は、交流リップル分（２ωｔ成
分）の位相が１８０°ずれているため、加算すると、こ
の交流リップル分が相殺されて瞬時に除去され、直流成
分２ＱLが得られる。
LUと仮想無効電力信号ＱLU′を加算合成する。図２に示
すように、ＱLUとＱLU′は、交流リップル分（２ωｔ成
分）の位相が１８０°ずれているため、加算すると、こ
の交流リップル分が相殺されて瞬時に除去され、直流成
分２ＱLが得られる。
【００２８】この加算によって検出しようとする直流成
分は２倍になっているので、係数器１３で、これを１／
２倍し、完全に直流化された無効電力検出信号ＱLUを求
める。この演算は次式に示される。 ＱLU＝１／２・（ＱLU＋ＱLU′）＝ＶLU・ＩLU・ｓｉｎθ1…… この無効電力検出信号ＱLUは、ＱL出力回路５Uを通して
ファンクション回路７Uに出力される。
分は２倍になっているので、係数器１３で、これを１／
２倍し、完全に直流化された無効電力検出信号ＱLUを求
める。この演算は次式に示される。 ＱLU＝１／２・（ＱLU＋ＱLU′）＝ＶLU・ＩLU・ｓｉｎθ1…… この無効電力検出信号ＱLUは、ＱL出力回路５Uを通して
ファンクション回路７Uに出力される。
【００２９】上記本発明の制御回路１において、π／２
遅れの系統電圧ｖ′のΔ−Ｙ接続の電圧変成器ＰＴ2に
よる取出しの時間遅れ等はなく、乗算器９，１０による
瞬時無効電力ＱLと仮想無効電力ＱL′の算出、加算器１
２によるＱLとＱL′の加算、係数器１３による係数倍の
演算にかかる時間は無視できる程度に小さい。したがっ
て、検出応答時間及び位相ずれは、ＡＰＦ１１における
負荷電流ｉLの通過時間のみが問題となる。
遅れの系統電圧ｖ′のΔ−Ｙ接続の電圧変成器ＰＴ2に
よる取出しの時間遅れ等はなく、乗算器９，１０による
瞬時無効電力ＱLと仮想無効電力ＱL′の算出、加算器１
２によるＱLとＱL′の加算、係数器１３による係数倍の
演算にかかる時間は無視できる程度に小さい。したがっ
て、検出応答時間及び位相ずれは、ＡＰＦ１１における
負荷電流ｉLの通過時間のみが問題となる。
【００３０】そこで、ＡＰＦ１１における検出応答時間
及び位相ずれを検討する。ＡＰＦ１１は、例えば図３に
示すように構成され、その伝達関数は、Ｇ(Ｓ)＝Ｋ（Ｓ
−ωa）／（Ｓ＋ωa）≒１となる。但し、Ｔ1＝Ｃ・Ｒ
Ｋ＝Ｒf／ＲGその遅延特性は、ω＝ωa＝６０ＨZ（６
０ＨZ地区）とするとτ（ω）＝２ωa／（ω2＋ωa 2）
≒２.６５msecとなる。また２０ＨZ成分に対する位相特
性は、ω＝６０ＨZ、Δｆ＝２０ＨZとして、 位相特性φ（ω）＝２ｔａｎ-1（Δｆω／ｆa）×（１／２）≒＋１８° この特性を、図４で説明した従来例と比較すると、応答
速度は１／２程度となり、位相ずれも−２７°であった
ものが＋１８°と小さくなっていることがわかり、フリ
ッカ抑制の性能向上が図れる。
及び位相ずれを検討する。ＡＰＦ１１は、例えば図３に
示すように構成され、その伝達関数は、Ｇ(Ｓ)＝Ｋ（Ｓ
−ωa）／（Ｓ＋ωa）≒１となる。但し、Ｔ1＝Ｃ・Ｒ
Ｋ＝Ｒf／ＲGその遅延特性は、ω＝ωa＝６０ＨZ（６
０ＨZ地区）とするとτ（ω）＝２ωa／（ω2＋ωa 2）
≒２.６５msecとなる。また２０ＨZ成分に対する位相特
性は、ω＝６０ＨZ、Δｆ＝２０ＨZとして、 位相特性φ（ω）＝２ｔａｎ-1（Δｆω／ｆa）×（１／２）≒＋１８° この特性を、図４で説明した従来例と比較すると、応答
速度は１／２程度となり、位相ずれも−２７°であった
ものが＋１８°と小さくなっていることがわかり、フリ
ッカ抑制の性能向上が図れる。
【００３１】
【発明の効果】本発明は、瞬時無効電力信号ＱLと仮想
無効電力信号ＱL′を瞬時加算し交流リップル分を除去
して、負荷の無効電力を直流検出する。この場合の検出
応答時間と低周波振動成分に対する位相ずれは、π／２
進みの負荷電流ｉL′を作成するＡＰＦにおけるものの
みを考慮すればよく、実施例では、仮想無効電力検出信
号の応答時間はＴ（ω）≒２.６５msecで、従来の約１
／２応答となり、又低周波振動成分（２０ＨZ）に対す
る位相ずれは＋１８°進みとなり、図４に示すようＢＲ
Ｆを用いた従来装置に比べ、遅延特性、位相特性共に大
幅に改善され、フリッカ抑制性能の向上が可能になる。
無効電力信号ＱL′を瞬時加算し交流リップル分を除去
して、負荷の無効電力を直流検出する。この場合の検出
応答時間と低周波振動成分に対する位相ずれは、π／２
進みの負荷電流ｉL′を作成するＡＰＦにおけるものの
みを考慮すればよく、実施例では、仮想無効電力検出信
号の応答時間はＴ（ω）≒２.６５msecで、従来の約１
／２応答となり、又低周波振動成分（２０ＨZ）に対す
る位相ずれは＋１８°進みとなり、図４に示すようＢＲ
Ｆを用いた従来装置に比べ、遅延特性、位相特性共に大
幅に改善され、フリッカ抑制性能の向上が可能になる。
【図１】 この発明の無効電力補償装置の制御装置の実
施例を示す回路ブロック図
施例を示す回路ブロック図
【図２】 図１の無効電力検出回路の直流検出の原理を
説明する波形図
説明する波形図
【図３】 π／２進みの負荷電流を作成するＡＰＦの回
路例を示す図
路例を示す図
【図４】 負荷の無効電力検出を行なう従来構成を示す
ブロック図
ブロック図
１ 無効電力補償装置の制御装置 ２ 系統母線 ３ 変動負荷（アーク炉） ４U，４V，４W 無効電力検出回路 ６U，６V，６W ファンクション回路 ７ 電源同期回路 ８U，８V，８W 位相制御回路 ９ 第１乗算器 １０ 第２の乗算器 １１ オールパスフィルタ（ＡＰＦ） １２ 加算器 １３ 係数器 ＥS 変電所電源 ＸS 系統インピ−ダンス ＳＶＣ 無効電力補償装置 ＴＣＲ サイリスタ制御リアクトル ＦＬ フィルタ ＰＴ1 Ｙ−Ｙ接続の電圧変成器 ＰＴ2 Δ−Ｙ接続の電圧変成器 ＣＴ 電流変成器 ｖLU，ｖLV，ｖLW 系統電圧 ｖLU′，ｖLV′，ｖLW′ π／２遅れの系統電圧 ｉL，ｉU，ｉW 負荷電流 ｉL′，ｉU′，ｉW′ π／２進みの負荷電流 ＱLU，ＱLV，ＱLW 各相の負荷の無効電力
Claims (1)
- 【請求項１】 変動負荷の無効電力ＱLを直流化して検
出し、これを制御信号としてオープンループの補償を行
ない、系統の電圧変動を抑制するＱ検出制御方式の無効
電力補償装置において、 相電圧ｖLのπ／２遅れ電圧ｖL′と負荷電流ｉLを乗算
して瞬時無効電力信号ＱLを求める第１の乗算器と、 相電圧ｖLと負荷電流ｉLのπ／２進み電流ｉL′を乗算
して仮想無効電力信号ＱL′を求める第２の乗算器と、 上記瞬時無効電力信号ＱLと仮想無効電力信号ＱL′を加
算合成して交流リップル成分を瞬時に除去する加算器
と、 この加算値を１／２倍して完全に直流化された制御信号
ＱDCを求める係数器とを具備したことを特徴とする無効
電力補償装置の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272177A JPH08140268A (ja) | 1994-11-07 | 1994-11-07 | 無効電力補償装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272177A JPH08140268A (ja) | 1994-11-07 | 1994-11-07 | 無効電力補償装置の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08140268A true JPH08140268A (ja) | 1996-05-31 |
Family
ID=17510158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272177A Withdrawn JPH08140268A (ja) | 1994-11-07 | 1994-11-07 | 無効電力補償装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08140268A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269369A (ja) * | 2007-04-23 | 2008-11-06 | Fuji Electric Systems Co Ltd | 無効電力補償装置における演算方式 |
| JP2009050112A (ja) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | 無効電力補償装置の制御方式 |
| JP2009050111A (ja) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | 無効電力補償装置の制御方式 |
| US9912230B2 (en) | 2015-09-08 | 2018-03-06 | Lsis Co., Ltd. | Static VAR compensator apparatus and operating method thereof |
| US9948176B2 (en) | 2015-08-19 | 2018-04-17 | Lsis Co., Ltd. | Static VAR compensator apparatus and operating method thereof |
-
1994
- 1994-11-07 JP JP6272177A patent/JPH08140268A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008269369A (ja) * | 2007-04-23 | 2008-11-06 | Fuji Electric Systems Co Ltd | 無効電力補償装置における演算方式 |
| JP2009050112A (ja) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | 無効電力補償装置の制御方式 |
| JP2009050111A (ja) * | 2007-08-21 | 2009-03-05 | Fuji Electric Systems Co Ltd | 無効電力補償装置の制御方式 |
| US9948176B2 (en) | 2015-08-19 | 2018-04-17 | Lsis Co., Ltd. | Static VAR compensator apparatus and operating method thereof |
| US9912230B2 (en) | 2015-09-08 | 2018-03-06 | Lsis Co., Ltd. | Static VAR compensator apparatus and operating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000802B1 (ko) | 3상 교류 출력 변환기의 병렬 운전 제어장치 | |
| US20050207190A1 (en) | Power system having a phase locked loop with a notch filter | |
| JP2714195B2 (ja) | 電圧変動及び高調波の抑制装置 | |
| CN104578172A (zh) | 一种带线性锁频环的光伏逆变调节器控制方法 | |
| JP3130694B2 (ja) | 電圧変動及び高調波の抑制装置 | |
| EP0083487B1 (en) | Static var generator | |
| JPH08140268A (ja) | 無効電力補償装置の制御装置 | |
| JP3661012B2 (ja) | 配電系アクティブフィルタ装置及び制御方式 | |
| CN1950999A (zh) | 采用由dc母线电压得出的相位基准的电力变换器设备和方法 | |
| CN100440678C (zh) | 电力传输网中的电压控制装置和方法 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JPS6035890B2 (ja) | 回路定数発生装置 | |
| JP2000276243A (ja) | 半導体スイッチの制御装置 | |
| JP2003324847A (ja) | 電圧フリッカ補償方法および装置 | |
| JPH07236230A (ja) | 電圧変動抑制装置の制御装置 | |
| Attuati et al. | Sliding mode current control of DSTATCOM applied to voltage regulation of induction generator based systems | |
| JP2001128364A (ja) | 直列補償装置 | |
| Dey et al. | Performance evaluation of reference current extraction methods for hybrid active power filter | |
| JP2730383B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| Zaveri et al. | Analysis of different real time reference generation techniques used for harmonic mitigation in three phase shunt active filters | |
| JP3533516B2 (ja) | 直列補償装置と電力系統の直列補償システム | |
| JPH0767321A (ja) | 無効電力補償装置の制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |