JPH08147065A - 論理回路搭載装置における消費電力低減装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、システムクロックにより動作する
論理回路搭載装置における消費電力の低減化を目的とす
る。 【構成】 システムクロックにより動作する論理回路搭
載装置において、クロックの発振器Ｘ₁₁の発振を停止さ
せる単安定マルチバイブレータ13及びスイッチング回路
14による発振停止手段と、イベントの発生に基づきクロ
ックの発振を再起動させる前記単安定マルチバイブレー
タ13に連係して設けた時定数回路抵抗Ｒ₁₁，コンデンサ
Ｃ₁₁を含む再起動手段とから構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ，
ディジタルシグナルプロセッサ、及びその他のシステム
クロックにより動作する論理回路を搭載した装置の消費
電力低減装置に関するものである。

【０００２】

【従来の技術】従来からバッテリーを電源とした携帯用
機器では、バッテリーの使用可能時間の延長を図るため
に種々の方策がとられているが、その手段としては、装
置全体あるいは個々のデバイスの電源電圧の低電圧化、
装置の動作状態によって動かす必要のない部分への給電
の停止などが知られている。しかしながら、本発明にお
いて対象としているマイクロプロセッサ，ディジタルシ
グナルプロセッサ等、システムクロックにより動作する
回路で、装置内の制御(消費電力の低減化手段の制御も
含めた)を行う回路については、それ自体を止めてしま
うことは難しく、定期的な装置内の監視を行うためのポ
ーリング動作等が必要である。このような回路の消費電
力を低減する手段としては、回路の動作クロックの速度
と消費電力とが正比例するという特性を利用し、図６に
示すような消費電力低減装置が提案されている。

【０００３】以下、図６を参照しつつ従来の消費電力低
減装置について説明する。図６(a)において、１はシス
テムクロック発生回路、２は分周回路、３はマイクロプ
ロセッサ，ディジタルシグナルプロセッサ等、システム
クロックにより動作する被制御回路、４は前記被制御回
路３の第１入力端子、５は同第２入力端子である。次に
その動作について説明するに、システムクロック発生回
路１よりのシステムクロックは、分周回路２により、被
制御回路３の通常動作に必要な高速クロックと、これよ
りも低い速度の低速クロックの２種類のクロックに分周
し、これらを被制御回路３の第１入力端子４と第２入力
端子５に印加する。被制御回路３が通常動作をするか、
定期的な装置内監視を行う第１の状態においては、前記
第１入力端子４よりの高速クロックを用い、それ以外の
高速動作が要求されない第２の状態においては、第２入
力端子５よりの低速クロックを用いるように両者を切換
使用する。このようにすれば、前記第２の状態において
消費電力の低減が図れることになる。

【０００４】図６(b)に示すものは、前記図６(a)に示し
たものの変形例であり、図中、１はシステムクロック発
生回路、３はマイクロプロセッサ，ディジタルシグナル
プロセッサ等、システムクロックにより動作する被制御
回路、６は第１分周回路、７は第２分周回路、８は第１
分周回路６の出力と第２分周回路７の出力とを切り換え
る切換スイッチ、９は切換スイッチ８を外部から切換駆
動する駆動装置、10は被制御回路３の入力端子である。
その動作は図６(a)に示したものとほとんど同一である
が、次の通りである。

【０００５】システムクロック発生回路１よりのシステ
ムクロックは、第１，第２の分周回路６，７により、被
制御回路３の通常動作に必要な高速クロックと、これよ
りも低い速度の低速クロックの２種類のクロックに分周
され、これらは切換スイッチ８を介して被制御回路３の
入力端子10に印加される。ここで、被制御回路３が通常
動作をするか、定期的な装置内監視を行う第１の状態に
おいては、前記切換スイッチ８が駆動装置９により図示
の位置に切り変えられて第１分周回路６よりの高速クロ
ックが用いられ、それ以外の高速動作が要求されない第
２の状態においては前記切換スイッチ８が駆動装置９に
より図示と反対の位置に切り変えられて第２分周回路７
よりの低速クロックが用いられる。このようにすれば、
前記第２の状態において消費電力の低減が図れることに
なる。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな消費電力低減化手段においては、マイクロプロセッ
サ，ディジタルシグナルプロセッサ等、システムクロッ
クにより動作する論理回路そのものと、クロック源その
ものは動作させておく必要があり、したがって、論理回
路の動作速度を落とすことによっての消費電力低減化効
果も十分に発揮できるものではなく、また論理回路その
ものも、低電力動作モードではあっても動作させておか
なければならないので、回路の給電を止めることができ
ないなど、十分な消費電力低減化効果が得られないとい
う課題があった。

【０００７】本発明はこのような課題を解決し、クロッ
ク源そのものの停止，動作回路への給電遮断による効率
的な回路の休止から、再起動などの消費電力低減化手段
を含む論理回路搭載装置における消費電力低減装置を提
供することを目的とする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明はシステムクロックにより動作する論理回
路搭載装置において、前記クロックの発振を停止させる
手段と、イベントの発生に基づき前記停止させたクロッ
クの発振を再起動させる手段とを備えたものである。

【０００９】

【作用】本発明によれば、システムクロックにより動作
する論理回路搭載装置のクロックの発振そのものを停止
させるので、このクロックに関連する回路動作が全て休
止し、大きな消費電力低減効果がある。

【００１０】

【実施例】以下、本発明の論理回路搭載装置における消
費電力低減装置の第１実施例について図１及び図３を参
照しながら説明する。

【００１１】図１において、11は装置内の監視，制御を
行うマイクロプロセッサ、またはその周辺回路を含む論
理回路であり、12は前記論理回路11とバス接続されたＩ
／Ｏ部、13は回路の再起動手段として用いられる単安定
マルチバイブレータ、Ｃ₁₁，Ｃ₁₂，Ｃ₁₃はコンデンサ、
Ｒ₁₁は抵抗、14はスイッチング回路、Ｘ₁₁は水晶発振
器、Ｚ₁₁は第１負荷、Ｚ₁₂は第２負荷、15はカウンタで
ある。

【００１２】次にその動作について説明する。まず、こ
の回路は全体として、装置のポーリング周期で消費電力
低減モードと、例えば装置内の監視，制御を行うイベン
トモードとを繰り返すように設定されており、前記論理
回路11が回路全体を消費電力低減モードに移行するため
の動作に入ると、その指令がＩ／Ｏ部12を介して単安定
マルチバイブレータ13にトリガ信号を与え、この単安定
マルチバイブレータ13から消費電力低減モードであるこ
とを示す非安定側の極性にて出力が得られ、この出力に
よりスイッチング回路14が動作して、水晶発振器Ｘ₁₁，
第１負荷Ｚ₁₁，第２負荷Ｚ₁₂によるクロック発振回路の
発振動作を停止させる。この状態が消費電力低減モード
であるが、この状態に連続して、前記単安定マルチバイ
ブレータ13からの出力は、コンデンサＣ₁₁，抵抗Ｒ₁₁の
時定数により安定側の極性に移行し、スイッチング回路
14が再び動作して、水晶発振器Ｘ₁₁，第１負荷Ｚ₁₁，第
２負荷Ｚ₁₂よりなるクロック発振回路を再起動させる。
したがって、コンデンサＣ₁₁，抵抗Ｒ₁₁の時定数を論理
回路11の装置内の監視，制御を行うポーリング時間に設
定しておけば、この回路は全体として、ポーリング周期
で消費電力低減モードと、装置内の監視，制御を行うイ
ベントモードとを繰り返すことになる。なお、クロック
発振回路の発振動作が再開されたとき、カウンタ15は水
晶発振器Ｘ₁₁が安定するための時間をもって、論理回路
11に割込みを発生させる。これらの動作タイミングは図
３に示す通りであり、図中、31は消費電力低減モードの
周期で、32は上記の再起動した水晶発振器Ｘ₁₁が安定す
るための時間を示している。

【００１３】次に、本発明の第２実施例について図２及
び図４を参照しながら説明する。

【００１４】図２において、21は装置内の監視，制御を
行うマイクロプロセッサまたは、その周辺回路を含む論
理回路であり、22は論理回路21とバス接続されたＩ／Ｏ
部、23は回路の再起動手段として用いられる単安定マル
チバイブレータ、Ｃ₂₁，Ｃ₂₂，Ｃ₂₃はコンデンサ、Ｒ₂₁
は抵抗、24は第１スイッチング回路、Ｘ₂₁は水晶発振
器、Ｚ₂₁は第１負荷、Ｚ₂₂は第２負荷、25はカウンタで
ある。この第２実施例は、前記第１実施例に加えて、消
費電力低減モードの期間中、論理回路21とＩ／Ｏ部22の
電源を遮断するためのスイッチングトランジスタＱ₂₁，
抵抗Ｒ₂₂，Ｒ₂₃よりなる第２スイッチング回路26を設け
たものであり、その他の部分は前記第１実施例と略同様
である。

【００１５】以下、その動作について説明する。まず、
前記論理回路21が回路全体を消費電力低減モードに移行
するための動作に入ると、その指令がＩ／Ｏ部22を介し
て単安定マルチバイブレータ23にトリガ信号を与え、こ
の単安定マルチバイブレータ23から消費電力低減モード
であることを示す非安定側の極性にて出力が得られ、こ
の出力により第１スイッチング回路24が動作して、水晶
発振器Ｘ₂₁，第１負荷Ｚ₂₁，第２負荷Ｚ₂₂によるクロッ
ク発振回路の発振動作を停止させる。同時に、この単安
定マルチバイブレータ23の出力はスイッチングトランジ
スタＱ₂₁のベースにも加えられており、このスイッチン
グトランジスタＱ₂₁はオフとなり、第２スイッチング回
路26がオフとなって論理回路21とＩ／Ｏ部22の電源が遮
断される。この状態が消費電力低減モードであるが、こ
の状態に連続して、前記単安定マルチバイブレータ23か
らの出力は、コンデンサＣ₂₁，抵抗Ｒ₂₁の時定数により
安定側の極性に移行し、スイッチング回路24が再び動作
して、水晶発振器Ｘ₂₁，第１負荷Ｚ₂₂，第２負荷Ｚ₂₂よ
りなるクロック発振回路を再起動させる。したがって、
コンデンサＣ₂₁，抵抗Ｒ₂₁の時定数を論理回路21の装置
内の監視，制御を行うポーリング時間に設定しておけ
ば、この回路は全体として、ポーリング周期で消費電力
低減モードと、装置内の監視，制御を行うイベントモー
ドとを繰り返すことになる。なお、消費電力低減モード
から装置内の監視，制御を行うイベントモードに移行す
る際、この第２実施例では、電源を遮断されていた論理
回路21とＩ／Ｏ部22への電源の供給から回路動作が始ま
るので、カウンタ25はリセット信号(ＲＳＴ)を論理回路
21へ送るようにしてある。これらの動作タイミングは図
４に示す通りであり、図中、41は消費電力低減モードの
周期で、42は上記の再起動した水晶発振器Ｘ₂₁が安定す
るための時間を示している。また、前記各実施例におい
て、イベントモードとしてポーリングによる装置内の監
視，制御を行う場合を例にとり、単安定マルチバイブレ
ータを用いて回路を再起動する装置を例示したが、これ
に限ることなく、他の再起動手段を用いても何ら差し支
えない。なお、図５に参考として本発明を適用した無線
通信装置における消費電力低減モード移行動作のフロー
チャートを示す。

【００１６】以上のように、本発明によれば、簡単な構
成で消費電力の低減化を実現することができる。

【００１７】

【発明の効果】以上のように本発明の論理回路搭載装置
における消費電力低減装置は、クロック発振回路の発振
動作の停止手段と、イベントの発生に基づくクロック発
振回路の再起動手段を連係して設けたものであり、クロ
ック発振回路の休止期間における消費電力の低減化を効
率的に行うことができる。

【図面の簡単な説明】

【図１】本発明の論理回路搭載装置における消費電力低
減装置の第１実施例の要部を示す回路図である。

【図２】本発明の論理回路搭載装置における消費電力低
減装置の第２実施例の要部を示す回路図である。

【図３】本発明の第１実施例における回路の動作タイミ
ングを示す信号波形図である。

【図４】本発明の第２実施例における回路の動作タイミ
ングを示す信号波形図である。

【図５】本発明の論理回路搭載装置における消費電力低
減装置を備えた無線通信装置の消費電力低減モード移行
動作のフローチャートである。

【図６】従来の消費電力低減装置の構成を示す回路図で
ある。

【符号の説明】

11，21…論理回路、 12，22…Ｉ／Ｏ部、 13，23…単
安定マルチバイブレータ、 14…スイッチング回路、
15…カウンタ、 24…第１スイッチング回路、25…カウ
ンタ、 26…第２スイッチング回路、 Ｃ₁₁，Ｃ₁₂，Ｃ
₁₃，Ｃ₂₁，Ｃ₂₂，Ｃ₂₃…コンデンサ、 Ｒ₁₁，Ｒ₂₁，Ｒ
₂₂，Ｒ₂₃…抵抗、 Ｘ₁₁，Ｘ₂₁…水晶発振器、 Ｚ₁₁，
Ｚ₂₁…第１負荷、 Ｚ₁₂，Ｚ₂₂…第２負荷。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 システムクロックにより動作する論理回
   路搭載装置において、前記クロックの発振を停止させる
   手段と、イベントの発生に基づき前記停止させたクロッ
   クの発振を再起動させる手段とを備えたことを特徴とす
   る論理回路搭載装置における消費電力低減装置。
2. 【請求項２】 システムクロックにより動作する論理回
   路搭載装置において、前記クロックの発振を停止させる
   手段と、前記クロックの発振停止と連動して前記論理回
   路への給電を遮断する手段と、イベントの発生に基づき
   前記停止させたクロックの発振を再起動させる手段とを
   備えたことを特徴とする論理回路搭載装置における消費
   電力低減装置。