JPH08147226A - 特定データ通過分布測定方式 - Google Patents
特定データ通過分布測定方式Info
- Publication number
- JPH08147226A JPH08147226A JP6291003A JP29100394A JPH08147226A JP H08147226 A JPH08147226 A JP H08147226A JP 6291003 A JP6291003 A JP 6291003A JP 29100394 A JP29100394 A JP 29100394A JP H08147226 A JPH08147226 A JP H08147226A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- memory
- specific data
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】固定長あるいは可変長のパケットデータが通過
しているデータ回線上で特定データの通過分布を、ハー
ドウェアによる処理だけで測定する。 【構成】パケットデータがデータ回線１上を通過する
と、カウンタ回路２が通過したデータ数をカウントす
る。特定データ識別回路３はエラーデータが通過したこ
とを認識し、その時点のカウンタ回路２の出力カウント
値４を分布メモリ５に出力すると同時にリセット回路６
によってカウンタ回路２をリセットする。カウンタ回路
２の出力カウント値４をアドレスとして分布メモリ５を
アクセスし、このアドレスのメモリデータ７を加算回路
８に出力する。加算回路８は分布メモリ５のメモリデー
タ７を１つカウントアップして分布メモリ５に出力す
る。分布メモリ５は加算回路８の出力データ９を該当ア
ドレスに書き込む。制御回路１１は分布メモリ５から出
力データ１０を読み出して外部に出力する。
しているデータ回線上で特定データの通過分布を、ハー
ドウェアによる処理だけで測定する。 【構成】パケットデータがデータ回線１上を通過する
と、カウンタ回路２が通過したデータ数をカウントす
る。特定データ識別回路３はエラーデータが通過したこ
とを認識し、その時点のカウンタ回路２の出力カウント
値４を分布メモリ５に出力すると同時にリセット回路６
によってカウンタ回路２をリセットする。カウンタ回路
２の出力カウント値４をアドレスとして分布メモリ５を
アクセスし、このアドレスのメモリデータ７を加算回路
８に出力する。加算回路８は分布メモリ５のメモリデー
タ７を１つカウントアップして分布メモリ５に出力す
る。分布メモリ５は加算回路８の出力データ９を該当ア
ドレスに書き込む。制御回路１１は分布メモリ５から出
力データ１０を読み出して外部に出力する。
Description
【０００１】
【産業上の利用分野】本発明は特定データ通過分布測定
方式に関し、特にパケット単位で通信処理を行う通信装
置においてデータ回線上を通過している固定長あるいは
可変長のパケットデータのうち特定データの分布を測定
する特定データ通過分布測定方式に関する。
方式に関し、特にパケット単位で通信処理を行う通信装
置においてデータ回線上を通過している固定長あるいは
可変長のパケットデータのうち特定データの分布を測定
する特定データ通過分布測定方式に関する。
【０００２】
【従来の技術】従来、この種の通信装置において特定デ
ータの通過分布を測定するには、データ回線上を通過し
ているデータ数と特定データ数とをそれぞれカウンタ回
路でカウントし、各カウント値をそのままメモリに書き
込み、次にこのカウント値を読み出して制御装置内のプ
ロセッサによってソフトウェア処理を行うことにより、
特定データ通過分布を求めていた。
ータの通過分布を測定するには、データ回線上を通過し
ているデータ数と特定データ数とをそれぞれカウンタ回
路でカウントし、各カウント値をそのままメモリに書き
込み、次にこのカウント値を読み出して制御装置内のプ
ロセッサによってソフトウェア処理を行うことにより、
特定データ通過分布を求めていた。
【０００３】
【発明が解決しようとする課題】この従来の特定データ
通過分布測定方式では、データ回線上を通過しているデ
ータ数と特定データ数とをそれぞれカウンタ回路でカウ
ントし、各カウント値をそのままメモリに書き込み、次
にこのカウント値を読み出して制御装置内のプロセッサ
によってソフトウェア処理を行っていた。
通過分布測定方式では、データ回線上を通過しているデ
ータ数と特定データ数とをそれぞれカウンタ回路でカウ
ントし、各カウント値をそのままメモリに書き込み、次
にこのカウント値を読み出して制御装置内のプロセッサ
によってソフトウェア処理を行っていた。
【０００４】つまり、書き込まれたデータを基にしてプ
ロセッサがソフトウェア計算をしなければ特定データの
通過分布を求めることができなかった。したがって、こ
のソフトウェア処理に時間がかかるので、高速回線にお
いては処理が追いつかないという問題点があった。
ロセッサがソフトウェア計算をしなければ特定データの
通過分布を求めることができなかった。したがって、こ
のソフトウェア処理に時間がかかるので、高速回線にお
いては処理が追いつかないという問題点があった。
【０００５】本発明の目的は、固定長あるいは可変長の
パケットデータが通過しているデータ回線上で特定デー
タの通過分布を、ハードウェアによる処理だけで測定す
る特定データ通過分布測定方式を提供することにある。
パケットデータが通過しているデータ回線上で特定デー
タの通過分布を、ハードウェアによる処理だけで測定す
る特定データ通過分布測定方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、データ
回線上を通過している固定長あるいは可変長のパケット
データのうち特定データの分布を測定する特定データ通
過分布測定方式であって、測定対象の前記特定データを
識別する特定データ識別回路と、通過しているデータ数
をカウントするカウンタ回路と、前記特定データ識別回
路により前記特定データが通過したと判断された時点の
前記カウンタ回路のカウント値をアドレスとしてアクセ
スする分布メモリと、このメモリアクセスと同時に前記
カウンタ回路をリセットするリセット回路と、前記分布
メモリをアクセスする度にカウント値で示されたアドレ
スのメモリデータに対して所定の演算を行う演算回路
と、前記分布メモリの内容の外部からの読出し制御を行
う制御回路とを備えることを特徴とする特定データ通過
分布測定方式が得られる。
回線上を通過している固定長あるいは可変長のパケット
データのうち特定データの分布を測定する特定データ通
過分布測定方式であって、測定対象の前記特定データを
識別する特定データ識別回路と、通過しているデータ数
をカウントするカウンタ回路と、前記特定データ識別回
路により前記特定データが通過したと判断された時点の
前記カウンタ回路のカウント値をアドレスとしてアクセ
スする分布メモリと、このメモリアクセスと同時に前記
カウンタ回路をリセットするリセット回路と、前記分布
メモリをアクセスする度にカウント値で示されたアドレ
スのメモリデータに対して所定の演算を行う演算回路
と、前記分布メモリの内容の外部からの読出し制御を行
う制御回路とを備えることを特徴とする特定データ通過
分布測定方式が得られる。
【０００７】また、前記演算回路は前記分布メモリをア
クセスする度に前記カウント値で示されたアドレスのメ
モリデータを＋１する加算回路であることを特徴とする
特定データ通過分布測定方式が得られる。
クセスする度に前記カウント値で示されたアドレスのメ
モリデータを＋１する加算回路であることを特徴とする
特定データ通過分布測定方式が得られる。
【０００８】さらに、前記演算回路は前記分布メモリを
アクセスする度に前記カウント値で示されたアドレスの
メモリデータを−１する減算回路であることを特徴とす
る特定データ通過分布測定方式が得られる。
アクセスする度に前記カウント値で示されたアドレスの
メモリデータを−１する減算回路であることを特徴とす
る特定データ通過分布測定方式が得られる。
【０００９】さらにまた、前記データ回線上を通過する
測定対象の前記特定データはエラーデータであってもよ
い。
測定対象の前記特定データはエラーデータであってもよ
い。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の特定データ通過分布測定方
式の一実施例を示す回路ブロック図、図２は図１におけ
る分布メモリのアクセス状態を説明するための図であ
る。
式の一実施例を示す回路ブロック図、図２は図１におけ
る分布メモリのアクセス状態を説明するための図であ
る。
【００１２】図１を参照すると、本実施例のデータ回線
１上を通過している固定長あるいは可変長のパケットデ
ータのうち特定データの分布を測定する特定データ通過
分布測定方式は、データ回線１上を通過する測定対象の
特定データ（例えばエラーデータ）を識別する特定デー
タ識別回路３と、通過しているデータ数をカウントする
カウンタ回路２と、特定データ識別回路３によりエラー
データが通過したと判断された時点のカウンタ回路２の
出力カウント値４をアドレスとしてアクセスする分布メ
モリ５と、この分布メモリ５へのアクセスと同時に特定
データ識別回路３がエラーデータを識別したときにカウ
ンタ回路２をリセットするリセット回路６と、分布メモ
リ５をアクセスする度にカウンタ回路２の出力カウント
値４で示されたアドレスのメモリデータ７を＋１してア
クセス回数を示す加算回路８と、分布メモリ５の内容の
外部からの読出・書込制御を行う制御回路１１とを備え
ている。
１上を通過している固定長あるいは可変長のパケットデ
ータのうち特定データの分布を測定する特定データ通過
分布測定方式は、データ回線１上を通過する測定対象の
特定データ（例えばエラーデータ）を識別する特定デー
タ識別回路３と、通過しているデータ数をカウントする
カウンタ回路２と、特定データ識別回路３によりエラー
データが通過したと判断された時点のカウンタ回路２の
出力カウント値４をアドレスとしてアクセスする分布メ
モリ５と、この分布メモリ５へのアクセスと同時に特定
データ識別回路３がエラーデータを識別したときにカウ
ンタ回路２をリセットするリセット回路６と、分布メモ
リ５をアクセスする度にカウンタ回路２の出力カウント
値４で示されたアドレスのメモリデータ７を＋１してア
クセス回数を示す加算回路８と、分布メモリ５の内容の
外部からの読出・書込制御を行う制御回路１１とを備え
ている。
【００１３】なお、この分布メモリ５のデータとカウン
タ回路２のカウント値の初期値は、測定開始に先立って
“０”に設定される。
タ回路２のカウント値の初期値は、測定開始に先立って
“０”に設定される。
【００１４】次に、本実施例の動作について図２を併用
して説明する。
して説明する。
【００１５】まず、パケットデータがデータ回線１上を
通過すると、カウンタ回路２が通過したデータ数をカウ
ントする。ここで特定データ（エラーデータ）が通過す
ると、特定データ識別回路３はこのエラーデータが通過
したことを認識し、その時点のカウンタ回路２の出力カ
ウント値４を分布メモリ５に出力すると同時に、リセッ
ト回路６によってカウンタ回路２をリセットする。
通過すると、カウンタ回路２が通過したデータ数をカウ
ントする。ここで特定データ（エラーデータ）が通過す
ると、特定データ識別回路３はこのエラーデータが通過
したことを認識し、その時点のカウンタ回路２の出力カ
ウント値４を分布メモリ５に出力すると同時に、リセッ
ト回路６によってカウンタ回路２をリセットする。
【００１６】次に、カウンタ回路２の出力カウント値４
をアドレスとして分布メモリ５をアクセスし、このアド
レスのメモリデータ７を加算回路８に出力する。
をアドレスとして分布メモリ５をアクセスし、このアド
レスのメモリデータ７を加算回路８に出力する。
【００１７】加算回路８が分布メモリ５のメモリデータ
７を１つカウントアップして分布メモリ５に出力する
と、分布メモリ５は加算回路８の出力データ（メモリデ
ータ＋１）９を該当アドレスに書き込む。
７を１つカウントアップして分布メモリ５に出力する
と、分布メモリ５は加算回路８の出力データ（メモリデ
ータ＋１）９を該当アドレスに書き込む。
【００１８】以上の動作を繰り返すことにより、分布メ
モリ５内のメモリデータはアドレスに等しい数のパケッ
トデータが通過したときに、エラーデータが１回通過し
たということを示すことになる。したがって、エラーデ
ータの通過頻度の分布を示すデータが分布メモリ５内に
得られ、このデータは制御回路１１からの読出制御信号
により出力データ１０として外部に読み出される。
モリ５内のメモリデータはアドレスに等しい数のパケッ
トデータが通過したときに、エラーデータが１回通過し
たということを示すことになる。したがって、エラーデ
ータの通過頻度の分布を示すデータが分布メモリ５内に
得られ、このデータは制御回路１１からの読出制御信号
により出力データ１０として外部に読み出される。
【００１９】なお、本実施例においては加算回路８によ
り＋１演算を行う例を示したが、所定の演算は−１演算
する減算回路や、その他の演算回路を用いて実施するこ
とができることは明らかである。また、測定対象の特定
データはエラーデータに限らないことは言うまでもな
い。
り＋１演算を行う例を示したが、所定の演算は−１演算
する減算回路や、その他の演算回路を用いて実施するこ
とができることは明らかである。また、測定対象の特定
データはエラーデータに限らないことは言うまでもな
い。
【００２０】
【発明の効果】以上説明したように本発明は、データ回
線上を通過している固定長あるいは可変長のパケットデ
ータのうち特定データの分布を測定する際に、測定対象
の特定データを識別する特定データ識別回路と、通過し
ているデータ数をカウントするカウンタ回路と、特定デ
ータ識別回路により特定データが通過したと判断された
時点のカウンタ回路のカウント値をアドレスとしてアク
セスする分布メモリと、このメモリアクセスと同時にカ
ウンタ回路をリセットするリセット回路と、分布メモリ
をアクセスする度にカウンタ回路のカウント値で示され
たアドレスのメモリデータに対して所定の演算を行う演
算回路と、分布メモリの内容の外部からの読出・書込制
御を行う制御回路とを備えたハードウェア処理により、
データの通過速度が非常に高速になっても、測定対象の
特定データの通過頻度がどのように分布しているかを示
すデータを分布メモリから読み出すことができるという
効果を有する。
線上を通過している固定長あるいは可変長のパケットデ
ータのうち特定データの分布を測定する際に、測定対象
の特定データを識別する特定データ識別回路と、通過し
ているデータ数をカウントするカウンタ回路と、特定デ
ータ識別回路により特定データが通過したと判断された
時点のカウンタ回路のカウント値をアドレスとしてアク
セスする分布メモリと、このメモリアクセスと同時にカ
ウンタ回路をリセットするリセット回路と、分布メモリ
をアクセスする度にカウンタ回路のカウント値で示され
たアドレスのメモリデータに対して所定の演算を行う演
算回路と、分布メモリの内容の外部からの読出・書込制
御を行う制御回路とを備えたハードウェア処理により、
データの通過速度が非常に高速になっても、測定対象の
特定データの通過頻度がどのように分布しているかを示
すデータを分布メモリから読み出すことができるという
効果を有する。
【図１】本発明の特定データ通過分布測定方式の一実施
例を示す回路ブロック図である。
例を示す回路ブロック図である。
【図２】図１における分布メモリのアクセス状態を説明
するための図である。
するための図である。
１ データ回線 ２ カウンタ回路 ３ 特定データ識別回路 ４ 出力カウント値 ５ 分布メモリ ６ リセット回路 ７ メモリデータ ８ 加算回路 ９ 加算回路８の出力データ（メモリデータ＋１） １０ 出力データ １１ 制御回路
Claims (4)
- 【請求項１】 データ回線上を通過している固定長ある
いは可変長のパケットデータのうち特定データの分布を
測定する特定データ通過分布測定方式であって、測定対
象の前記特定データを識別する特定データ識別回路と、
通過しているデータ数をカウントするカウンタ回路と、
前記特定データ識別回路により前記特定データが通過し
たと判断された時点の前記カウンタ回路のカウント値を
アドレスとしてアクセスする分布メモリと、このメモリ
アクセスと同時に前記カウンタ回路をリセットするリセ
ット回路と、前記分布メモリをアクセスする度に前記カ
ウンタ回路のカウント値で示されたアドレスのメモリデ
ータに対して所定の演算を行う演算回路と、前記分布メ
モリの内容の外部からの読出・書込制御を行う制御回路
とを備えることを特徴とする特定データ通過分布測定方
式。 - 【請求項２】 前記演算回路は前記分布メモリをアクセ
スする度に前記カウント値で示されたアドレスのメモリ
データを＋１する加算回路であることを特徴とする請求
項１記載の特定データ通過分布測定方式。 - 【請求項３】 前記演算回路は前記分布メモリをアクセ
スする度に前記カウント値で示されたアドレスのメモリ
データを−１する減算回路であることを特徴とする請求
項１記載の特定データ通過分布測定方式。 - 【請求項４】 前記データ回線上を通過する測定対象の
前記特定データはエラーデータであることを特徴とする
請求項１記載の特定データ通過分布測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291003A JPH08147226A (ja) | 1994-11-25 | 1994-11-25 | 特定データ通過分布測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291003A JPH08147226A (ja) | 1994-11-25 | 1994-11-25 | 特定データ通過分布測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147226A true JPH08147226A (ja) | 1996-06-07 |
Family
ID=17763206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6291003A Pending JPH08147226A (ja) | 1994-11-25 | 1994-11-25 | 特定データ通過分布測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08147226A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173431A (ja) * | 1987-01-12 | 1988-07-18 | Nec Corp | 回線切換装置 |
-
1994
- 1994-11-25 JP JP6291003A patent/JPH08147226A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173431A (ja) * | 1987-01-12 | 1988-07-18 | Nec Corp | 回線切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
| US20020004861A1 (en) | DMA controller in which bus access ratio can be set | |
| JP2786057B2 (ja) | トラヒック分布測定回路 | |
| JP3887059B2 (ja) | データ書き込み方法、データ読み出し方法、及びメモリ回路 | |
| JP3206559B2 (ja) | ソフトウェア評価システム | |
| JPS6411977B2 (ja) | ||
| JPH05158734A (ja) | マイクロプロセッサ | |
| JP3178445B2 (ja) | カウンタ装置 | |
| JPH03119449A (ja) | 計算装置 | |
| JPH0378051A (ja) | キャッシュメモリーのヒット率測定装置 | |
| JPS60254255A (ja) | メモリ走査方式 | |
| JPH01112346A (ja) | 性能評価データ収集装置 | |
| JPS63313237A (ja) | マイクロコンピユ−タ | |
| JPS63170744A (ja) | 情報処理装置 | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JPS63259476A (ja) | ジツタ測定回路 | |
| JPS62137644A (ja) | デ−タ処理時間測定回路 | |
| JPS58101552A (ja) | トラヒツク測定装置 | |
| JPH01183974A (ja) | 放送方式判別装置 | |
| JPH0725435U (ja) | ２ポートメモリのアービタ回路 | |
| JPS6391752A (ja) | 電子計算機の性能評価測定方式 | |
| JPS60207945A (ja) | デ−タ転送制御方式 | |
| JPH01189078A (ja) | エラーレート検出回路 | |
| JPH0142024B2 (ja) | ||
| JPH05302943A (ja) | パルス測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |