JPH08148954A - 利得可変増幅器 - Google Patents

利得可変増幅器

Info

Publication number
JPH08148954A
JPH08148954A JP28629294A JP28629294A JPH08148954A JP H08148954 A JPH08148954 A JP H08148954A JP 28629294 A JP28629294 A JP 28629294A JP 28629294 A JP28629294 A JP 28629294A JP H08148954 A JPH08148954 A JP H08148954A
Authority
JP
Japan
Prior art keywords
current
voltage
differential
control
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28629294A
Other languages
English (en)
Inventor
Takashi Yano
孝 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP28629294A priority Critical patent/JPH08148954A/ja
Publication of JPH08148954A publication Critical patent/JPH08148954A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 制御電圧に比例する増幅利得を得る可変増幅
器を提供する。 【構成】 第１の差動増幅回路12は可変の制御電圧Vcを
差動増幅して２つの電流を出力する。対数圧縮回路11は
第１の差動増幅回路12からの２つの電流を対数圧縮した
２つの信号を出力する。第２の差動増幅回路13は電流源
I2の電流に応じて対数圧縮回路11からの２つの信号を差
動増幅し、２つの信号を出力する。誤差アンプ15はオフ
セット回路14にてオフセットが加えられた信号と第２の
差動増幅回路13からの他方の信号の誤差が「0」 になるよ
うに電流源Ie,I2 をそれぞれ制御する。これにより、制
御電圧Vcに反比例する設定電流Ieを増幅系に供給して、
増幅系にて設定電流Ieに反比例して利得が設定される。
この結果、制御電圧Vcに比例した利得を増幅系にて得
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、増幅利得が制御電圧に
応じて所望の値に設定される利得可変増幅器に係り、た
とえば、ビデオ機器などの電子機器に用いられる利得可
変増幅器に関する。
【０００２】
【従来の技術】たとえば、ビデオ機器、より具体的には
電子スチルカメラなどの撮像機器では撮像して得られた
信号のホワイトバランスを所望の値に設定するために、
カメラの感度などのばらつき等に応じて増幅利得を変化
可能な可変利得増幅器が多く用いられている。このよう
な可変利得増幅器は、所定の範囲にて増幅利得を調整可
能なように形成されて、機器に組み込まれた際にそのシ
ステムコントローラから与えられた制御電圧にてコント
ロールされて所望の増幅利得に設定されるようになって
いる。
【０００３】このような可変利得増幅器としては、差動
増幅器を多段に接続してそれぞれの差動増幅器への電流
供給を制御することにより、増幅利得を設定するように
したものが知られている。たとえば、入力電圧が供給さ
れる入力側の差動増幅器と、その出力をさらに増幅して
出力を得る出力側の差動増幅器とを含み、出力側の差動
増幅器を定電流源に接続し、入力側増幅器に制御電圧を
電流変換して得られた設定電流にて制御する電圧電流変
換回路に接続したものが知られている。詳しくは、入力
側の差動増幅器は、入力電圧がベース電圧に重畳されて
印加されて、共通接続されたエミッタ側にエミッタ抵抗
を介して電圧電流変換回路からの設定電流が供給され、
コレクタからエミッタ電流に応じて入力電圧を増幅した
差動出力を得る。同様に、出力側の差動増幅器は、入力
側の差動増幅器からの差動出力がそれぞれのベース電圧
に印加されて、共通接続されたエミッタ側に定電流源が
接続され、コレクタに負荷が接続されてエミッタ電流に
応じて入力電圧を増幅した差動出力が負荷にかかる出力
電圧として出力される。この場合、増幅利得(GV)は入力
側増幅器の出力と出力側増幅器の出力との比によって表
わされる。つまり、入力側増幅器の出力は電圧電流源か
らの電流(IE)とエミッタ抵抗(RE)の積に応じて決定さ
れ、出力側増幅器の出力は定電流源からの電流(IO)と負
荷抵抗(RL)の積に応じて決定されるので、増幅利得はGV
=(IO・RL)/(IE・RE)にて表わされる。
【０００４】一方、電圧電流変換回路は、所定のトラン
スコンダクタンス(gm)を有して、その値と与えられた制
御電圧(VC)との積に比例する設定電流IEに変換して入力
側増幅器に供給する。詳しくは、２つのトランジスタの
エミッタ間を所定の抵抗(RC)にて接続して、一方のトラ
ンジスタのベースに制御電圧を印加する。他方のトラン
ジスタは、そのベースに基準電圧が印加され、コレクタ
が電源電圧に接続されている。これにより、一方のトラ
ンジスタのコレクタには制御電圧を抵抗にて割り算した
値に応じた電流が流れる。つまり、制御電流(IE)は、制
御電圧(VC)と抵抗の逆数値(1/RC)、つまりトランスコン
ダクタンスgm=1/RC との積に比例して表わされる。この
結果、従来の利得可変増幅器では、増幅利得が制御電圧
に反比例して設定されていた。
【０００５】
【発明が解決しようとする課題】上述したように従来の
技術では、増幅器の利得GVが、たとえば図９に示すよう
に与えられた制御電圧VCに反比例するように設定される
ので、これから所望の利得に設定する場合にその制御が
難しいという問題があった。特に、マイクロコンピュー
タなどのディジタル回路によって制御電圧VCを線形的に
設定して所望の利得GVを制御しようとする場合に、制御
電圧VCの設定が困難になるという問題があった。
【０００６】これを解決するために、本願の発明者は、
本願発明と同じ出願人による、たとえば、特開平4-1850
07号公報などにて出力側増幅器の後にさらに追加した出
力回路を工夫して、その利得が制御電圧に比例するよう
に構成したものを提案している。しかし、入力側にて利
得を制御電圧に比例するように設定電流を得ることがで
きる可変利得増幅器はなかった。つまり、多段の増幅器
の構成を維持したままその制御入力を工夫して、増幅利
得を制御電圧に比例して変化させる可変利得増幅器は、
いまだ知られておらず、制御系側の工夫が課題として残
されていた。
【０００７】本発明は上記従来の欠点を解決して、増幅
系の構成を維持したままにて利得が制御電圧に比例して
変化するように、増幅系への制御入力を自在に設定する
ことができる利得可変増幅器を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明による利得可変増
幅器は上記課題を解決するために、入力電圧を所望の増
幅利得にて増幅する増幅系と、増幅系の増幅利得を外部
からの制御電圧に基づいて設定する制御系とを含む利得
可変増幅器において、増幅系は、制御系からの制御電圧
に基づいた設定電流に応じて入力電圧を増幅する入力側
増幅手段と、入力側増幅手段からの増幅出力を所定の電
流源からの電流値に基づいてさらに増幅して所望の出力
電圧を得る出力側増幅手段とを含み、制御系は、設定電
流を増幅系の入力増幅手段に供給する第１の電流源と、
制御電圧を差動増幅して２つの電流を出力する第１の差
動増幅手段と、第１の差動増幅手段からの２つの電流を
対数圧縮した２つの信号を得る対数圧縮手段と、対数圧
縮手段からの２つの信号を受けてさらに差動増幅した２
つの信号を得る第２の差動増幅手段と、第２の差動増幅
手段にその利得を決定する電流を供給する第２の電流源
と、第２の差動増幅手段からの一方の出力にオフセット
信号を加えるオフセット手段と、オフセット手段にてオ
フセット信号が加えられた信号と第２の差動増幅手段か
らの他方の信号の誤差が「0」 になるように可変の制御信
号を第２の電流源に供給して第２の差動増幅手段の利得
を制御し、同制御信号にて第１の電流源からの設定電流
を制御する誤差検出手段とを有することを特徴とする。
【０００９】この場合、第１の電流源および第２の電流
源は双方ともに可変の制御電圧に応じた制御電流を発生
し、オフセット手段は第２の差動増幅手段からの一方の
信号にオフセット電圧を加え、誤差検出手段はオフセッ
ト手段からのオフセット電圧が加えられた電圧と第２の
差動増幅手段からの他方の信号の電圧の誤差が「0」 にな
るように第１の電流源および第２の電流源を制御すると
よい。
【００１０】また、第１の電流源および第２の電流源は
双方ともに可変の制御電流に応じた電流を発生し、オフ
セット手段は第２の差動増幅手段からの一方の信号にオ
フセット電流を加え、誤差検出手段はオフセット手段か
らのオフセット電流が加えられた電流と第２の差動増幅
手段からの他方の信号の電流の誤差が「0」 になるように
第１の電流源および第２の電流源を制御するようにして
もよい。
【００１１】一方、本発明の利得可変増幅器は、入力電
圧を所望の増幅利得にて増幅する増幅系と、増幅系の増
幅利得を外部からの制御電圧に基づいて設定する制御系
とを含む利得可変増幅器において、増幅系は、制御系か
らの制御電圧に基づいた設定電流に応じて入力電圧を増
幅する入力側増幅手段と、入力側増幅手段からの増幅出
力を所定の電流源からの電流値に基づいてさらに増幅し
て所望の出力電圧を得る出力側増幅手段とを含み、制御
系は、入力する電圧を差動増幅して２つの電流を出力す
る第１の差動増幅手段と、第１の差動増幅手段に入力す
る電圧を制御電流に変換して増幅系の入力側増幅手段に
供給する第１の電圧電流変換手段と、第１の差動増幅手
段からの２つの電流を対数圧縮した２つの出力を得る対
数圧縮手段と、対数圧縮手段からの２つの信号を受けて
さらに差動増幅した２つの出力を得る第２の差動増幅手
段と、第２の差動増幅手段にその利得を決定する電流を
制御電圧を電流変換して供給する第２の電圧電流変換手
段と、第２の差動増幅手段からの一方の信号にオフセッ
ト信号を加えるオフセット手段と、オフセット手段にて
オフセット信号が加えられた信号と第２の差動増幅手段
からの他方の信号の誤差が「0」 になるように可変の電圧
を第１の差動増幅手段に供給し、かつ同制御信号を第１
の電圧電流変換手段に供給する誤差検出手段とを有する
ことを特徴とする。
【００１２】この場合、オフセット手段は第２の差動増
幅手段からの一方の信号にオフセット電圧を加え、誤差
検出手段はオフセット手段にてオフセット電圧が加えら
れた電圧と第２の差動増幅手段からの他方の信号の電圧
の誤差が「0」 になるように第１の電圧電流変換手段およ
び第１の差動増幅手段に供給する電圧を制御するとよ
い。
【００１３】また、オフセット手段は第２の差動増幅手
段からの一方の信号にオフセット電流を加え、誤差検出
手段はオフセット手段にてオフセット電流が加えられた
電流と第２の差動増幅手段からの他方の信号の電流の誤
差が「0」 になるように第１の電圧電流変換手段および第
１の差動増幅手段の入力電圧を制御するようにしてもよ
い。
【００１４】
【作用】本発明に係る利得可変増幅器によれば、与えら
れた制御電圧が第１の差動増幅手段にて差動増幅されて
２つの電流が出力され、この２つの電流が対数圧縮手段
にて対数圧縮されて２つの信号が出力される。これら２
つの信号は第２の差動増幅手段にて、その第２の電流源
に応じて増幅されて２つの信号としてオフセット手段を
介して誤差検出手段に供給される。誤差検出手段では、
第２の差動増幅器からのオフセット手段にてオフセット
された一方の信号と他方の信号とを検出して、これらが
「0」 になるように第１の電流源と第２の電流源とを可変
の制御信号にて制御する。これにより、第２の差動増幅
手段での２つの信号の差が制御電圧に比例した信号とな
る。この結果、第１の電流源にて発生される制御電流が
与えられた制御電圧に反比例して制御される。増幅系で
は、入力側増幅手段にて与えられた制御電流に応じて入
力電圧を増幅し、さらに出力側増幅手段にて所定の電流
源に応じた出力電圧を得る。これにより、増幅系では制
御電流に反比例した利得で入力電圧を増幅するので、制
御系に与えらた制御電圧に比例した利得で入力電圧を増
幅することになる。
【００１５】また、本発明では、第１の差動増幅手段に
てその入力する電圧が差動増幅されて２つの電流が出力
され、この２つの電流が対数圧縮手段にて対数圧縮され
て２つの信号が出力され、また、第２の電圧電流変換手
段にて可変の制御電圧が電流に変換される。対数圧縮手
段により対数圧縮された２つの信号の差は上記と同様に
第２の差動増幅手段に供給され、これをオフセット手段
および誤差検出手段により第１の差動増幅手段へ入力す
る電圧として制御する。この入力電圧は第１の電圧電流
変換手段により制御電流に変換されて増幅系に供給され
る。この結果、制御電圧に反比例した制御電流が得ら
れ、増幅系は制御電流に反比例した利得で増幅するの
で、与えられた制御電圧に比例した利得で入力電圧を増
幅することになる。
【００１６】
【実施例】以下、図面を参照して本発明による利得可変
増幅器の実施例を説明する。図１および図２には、本発
明に係る利得可変増幅器の一実施例が示されている。本
実施例の利得可変増幅器は、図２に示すように、入力電
圧VIN を増幅して出力電圧Voutを出力する増幅回路１
と、この増幅回路１の増幅利得Gvを制御電圧VCに基づい
て制御する制御系のコントロール回路２とを含む。特
に、本実施例のコントロール回路２は、制御電圧VCに反
比例する制御電流Ieにて、制御電流Ieに反比例する利得
GVを得る増幅回路１を制御して、その結果、増幅回路１
の増幅利得GVを制御電圧VCに比例して設定可能にした回
路である。
【００１７】詳細には、図２に示すように増幅回路１
は、入力電圧VIN がベース電圧VB2 に重畳されて供給さ
れる入力側の差動増幅器と、その差動電流に応動して出
力電圧Voutを出力する出力側の差動増幅器とを含む。入
力側の差動増幅器は、トランジスタQ15,Q16 を含み、ト
ランジスタQ15,Q16 のそれぞれベースに入力電圧VIN と
ベース電圧VB2 が重畳されて印加される。この場合、入
力電圧VIN の極性はそれぞれのトランジスタQ15,Q16 の
ベースに異なった極性にて印加されている。トランジス
タQ15,Q16 の各エミッタには、それぞれ同一抵抗値の抵
抗RE,RE を介してコントロール回路２が共通接続されて
いる。トランジスタQ15,Q16 のコレクタは出力側の差動
増幅器のそれぞれのトランジスタQ11,Q12 のベースに接
続され、かつ電源電圧Vcc に接続されたトランジスタQ1
3,Q14 のエミッタにそれぞれ接続されている。
【００１８】出力側の差動増幅器のトランジスタQ11,Q1
2 のコレクタには、同一抵抗値の抵抗RLを介して電源電
圧Vcc が印加されている。トランジスタQ11,Q12 は、こ
れら抵抗RLにトランジスタQ15,Q16 の出力比と同じ比率
の電流をそれぞれ供給する。トランジスタQ11,Q12 の各
エミッタは、共通にバイアス電流源IOを介して接地さ
れ、トランジスタQ11,Q12 の各コレクタと各抵抗RLの間
から出力電圧Voutが得られる。この場合、制御電圧VCに
応じて制御電流IEが変化した際に増幅系１の利得GVは次
式(1) にて表わされる。
【００１９】
【数１】 GV=RL・IO/RE・IE （単位：V/V ） ・・・ (1) この場合、バイアス電流源IOが変化しても利得GVが変化
するが、出力DC電圧、出力DCレンジが変化するので、通
常ではバイアス電流源IOを固定して制御電流IEのみで利
得GVが制御される。
【００２０】本実施例のコントロール回路２は、図１に
示すように対数圧縮回路11と、第１の差動増幅回路12
と、第２の差動増幅回路13と、オフセット回路14と、誤
差アンプ15と、電流源Ieとを有している。電流源Ieは、
図２に示す増幅系のトランジスタQ15,Q16 の各エミッタ
側に接続され、また、増幅回路１の利得GVは制御電流Ie
に反比例（GV∝1/Ie）するように制御される。
【００２１】対数圧縮回路11は、トランジスタQ21,Q22
により形成され、トランジスタQ21,Q22 の各エミッタ電
流I11,I12 を対数圧縮する。このトランジスタQ21,Q22
の各コレクタには電圧Vcc が共通に印加され、また、各
ベースには電圧Vdc2が共通に印加されている。トランジ
スタQ21,Q22 の各エミッタはそれぞれ、第１の差動増幅
回路12を形成するトランジスタQ23,Q24 の各コレクタ
と、第２の差動増幅回路13を形成するトランジスタQ26,
Q25 の各ベースに接続されている。
【００２２】第１の差動増幅回路12は、トランジスタQ2
3,Q24 と、２つの抵抗Riと、定電流源I1と、制御電圧源
VCとから形成されて、トランジスタQ23,Q24 のベース間
の可変の制御電圧VCが差動増幅されて各コレクタ電流I1
1,I12 が変化するように形成されている。トランジスタ
Q23 のベースには、制御電圧VCと＋電圧Vdc1が印加され
て、トランジスタQ24 のベースには電圧Vdc1が印加され
ている。トランジスタQ23,Q24 の各エミッタはそれぞれ
同一抵抗値の各抵抗Riと定電流源I1を介して接地されて
いる。
【００２３】第２の差動増幅回路13は、トランジスタQ2
6,Q25 と、２個の抵抗Roと、電流源I2とから形成され、
可変の電流I2に応じてトランジスタQ26,Q25 の各コレク
タ電流I21,I22 が差動増幅されて変化するように形成さ
れている。トランジスタQ26,Q25 の各コレクタには、そ
れぞれ同一抵抗値の各抵抗Roを介して電圧Vcc が印加さ
れ、エミッタは共通に電流源I2を介して接地されてい
る。電流源I2は、誤差アンプ15の出力電圧により制御さ
れる。
【００２４】オフセット回路14は、本実施例では電圧源
Voffにより形成されている。電圧源Voffの−側にはトラ
ンジスタQ25 のコレクタが接続され、＋側は誤差アンプ
15の反転入力端子に接続されている。誤差アンプ15の正
転入力端子にはトランジスタQ26 のコレクタが接続さ
れ、誤差アンプ15の出力端子からの制御電圧により電流
源Ieと電流源I2が制御される。誤差アンプ15の出力端子
は、またフィードバックループの位相補償用コンデンサ
C1に接続されている。なお、図１に示すトランジスタQ2
1 〜Q26 はすべてNPN 型である。
【００２５】このような構成において、制御電圧VCが第
１の差動増幅回路12に入力したときの第２の差動増幅回
路13の２個の抵抗Roによる出力差dv{=Ro(I22-I21)}の関
係は次式(2) にて表わされる。
【００２６】
【数２】dv= {(I2×Ro)/ (I1×Ri)}×VC ・・・ (2) この場合、一方の出力Ro・I21に一定のオフセット電圧V
offを加えて誤差アンプ15に供給すると、誤差アンプ15
では入力電圧の差が0Vになるように、すなわち、dv=V
off になるように電流I2（およびIe）をフィードバック
制御する。
【００２７】たとえば、次の(a),(b) に表わすように制
御する。 (a) Voff＞dv={ (I2×Ro)/ (I1×Ri)}×VCのとき、 →電流I2を増加させるように制御する。 (b) Voff＜dv={ (I2×Ro)/ (I1×Ri)}×VCのとき、 →電流I2を減少させるように制御する。
【００２８】このようにして、制御電圧VCが変化しても
誤差アンプ15は、次式(3) になるように電流I2を制御す
る。
【００２９】
【数３】Voff=dv={(I2×Ro)/ (I1×Ri)}×VC ・・・ (3) また、誤差アンプ15は電流源Ieと電流源I2の両方を制御
するので、次式(4) が成立する。
【００３０】
【数４】I2＝Ie ・・・ (4) このような制御電流Ieにより増幅系１の利得GVが制御さ
れる。このとき、制御電圧VCと制御電流Ieの関係は、式
(3),(4) から次式(5) のように表わされる。
【００３１】
【数５】Ie=I2={(Voff×I1×Ri)/Ro}/VC ・・・ (5) ここで、 (Voff×I1×Ri)/Roは定数（＝α）であるので
制御電流Ieは次式(6)にて表わすことができる。
【００３２】
【数６】Ie= α/Vc ・・・ (6) したがって、上式(6) から明らかなように、外部からの
制御電圧VCに対して制御電流IeがIe∝1/VCであるので、
利得GVは次式(7) にて表わされる。
【００３３】
【数７】GV∝1/Ie∝VC・・・ (7) これにより、増幅系１の利得GVがコントロール回路２に
与えられる制御電圧VCに比例する利得可変増幅器を実現
することができる。
【００３４】本実施例の効果を明確にするため、図８に
示す従来の利得可変増幅器を例に挙げて本実施例と比較
する。図８に示す利得可変増幅器と本実施例と異なる点
は、増幅系１に制御電流Ieを供給するコントロール回路
2bが電圧電流変換回路にて形成されている点である。こ
のコントロール回路2bでは、トランジスタQ17 のベース
に電圧VB3 が印加され、トランジスタQ18 のベースに制
御電圧VCが印加されている。トランジスタQ17 のコレク
タには電源電圧Vcc が印加されて、トランジスタQ18 の
コレクタに増幅系１のトランジスタQ15,Q16 のエミッタ
側が接続されている。トランジスタQ17,Q18 のエミッタ
は抵抗RCを介して接続されるとともに、それぞれ定電流
源I2,I1 を介して接地されている。
【００３５】このような構成の利得可変増幅器では、制
御系２から増幅系１に供給される制御電流IEが制御電圧
VCに比例し（IE∝VC）、この結果、増幅系１の利得G
Vは、上式(1) により制御電圧VCに反比例する (GV∝1/V
C）ことになる。したがって、図９にも示したように制
御電圧VCの設定が明らかに本実施例に比べて格段に難し
いことになる。
【００３６】次に図３を参照して本発明による利得可変
増幅器の第２の実施例を説明する。なお、増幅回路１は
図２に示すものと同様であるので、図１と異なるコント
ロール回路2dのみを説明する。図１に示す例では、誤差
アンプ15が電圧差dvにより制御電流Ieを制御している
が、図３に示す例では誤差アンプ15a が電流差dI（後
述）により制御電流Ieを制御している。対数圧縮回路11
と、第１の差動増幅回路12と第２の差動増幅回路13は、
ほぼ同様の構成である。
【００３７】誤差アンプ15a について説明すると、電圧
Vcc は、同一抵抗値の各抵抗Rdを介してそれぞれPNP ト
ランジスタQ27,Q28 の各エミッタに印加されるととも
に、抵抗Rtを介してPNP トランジスタQ29 のエミッタに
印加され、さらにNPN トランジスタQ31 のコレクタに印
加されている。
【００３８】トランジスタQ27,Q28 の各ベースは、直結
されるとともにトランジスタQ27 のコレクタに接続さ
れ、トランジスタQ27,Q28 の各コレクタは第２の差動増
幅回路13を形成するトランジスタQ25,Q26 の各コレクタ
に接続されている。なお、第２の差動増幅回路13を形成
する電流源I2は、トランジスタQ30 と抵抗Rsとして示さ
れている。
【００３９】トランジスタQ28 のコレクタは、トランジ
スタQ29 のベースに接続されるとともに、オフセット回
路14a を形成する定電流源Ioffを介して接地され、さら
に、フィードバックループの位相補償用コンデンサC1に
接続されている。トランジスタQ29 のコレクタは、トラ
ンジスタQ31 のベースとNPN トランジスタQ32 のコレク
タに接続され、トランジスタQ31 のエミッタはトランジ
スタQ30,Q32,Q33 の各ベースと抵抗Rxにそれぞれ接続さ
れている。トランジスタQ32 のエミッタは、抵抗Rsを介
して接地され、また、トランジスタQ33 と抵抗Rsが電流
源Ieを形成している。
【００４０】このような構成において、誤差アンプ15a
を構成するトランジスタQ27 のコレクタ電流をImとし、
トランジスタQ28 のコレクタ電流をInとし、また、制御
電圧VCが入力した場合の電流差dI=Im-Inとすると、電流
差dIは次式(8) にて表わされる。
【００４１】
【数８】dI={I2/(I1×Ri)}×VC ・・・ (8) この誤差アンプ15a は、電流dIと一定のオフセット電流
Ioffの差が0(A)になるように、すなわちIoff=dI になる
ように電流I2（および電流Ie）をフィードバック制御す
る。
【００４２】たとえば、次の(a),(b) のように電流I2を
制御する。 (a) Ioff＞dI={I2/(I1×Ri)}×VCのとき、 →電流I2を増加させるように制御する。 (b) Ioff＜dI={I2/(I1×Ri)}×VCのとき、 →電流I2を減少させるように制御する。
【００４３】このようにして、制御電圧VCが変化しても
誤差アンプ15a は電流I2を次式(9)になるように制御す
る。
【００４４】
【数９】Ioff=dI={I2/ (I1×Ri)}×VC ・・・ (9) また、誤差アンプ15a は電流源Ieと電流源I2の両方を制
御するので、次式(10)が成立する。
【００４５】
【数１０】I2＝Ie ・・・ (10) この制御電流Ieにより増幅系１の利得GVが制御される。
このとき、制御電圧VCと制御電流Ieの関係は上式(9),(1
0)から次式(11)にて表わされる。
【００４６】
【数１１】Ie=I2= (Ioff×I1×Ri)/VC ・・・ (11) ここで、（Ioff×I1×Ri）は定数（＝α）であるので、
電流Ieは次式(12)にて表わすことができる。
【００４７】
【数１２】Ie＝α/Vc ・・・ (12) したがって、上式（12）から明らかなように、外部から
の制御電圧VCに対して制御電流IeがIe∝1/VCであるの
で、利得GVは、次式(13)にて表わされる。
【００４８】
【数１３】GV∝VC・・・ （13） したがって、利得GVが制御電圧VCに比例する利得可変増
幅器を実現することができる。
【００４９】図４は第２の実施例のコントロール回路２
の変形例2eを示し、定電流源IzがトランジスタQ23 のコ
レクタと接地側の間に追加されている。このような構成
によれば、定電流源IzをIz＞I1になるように設定するこ
とにより、制御電圧VCが負になっても正常に動作させる
ことができる。
【００５０】次に図５を参照して本発明による利得可変
増幅器の第３の実施例を説明する。上記と同様に、本実
施例では上記各実施例と異なる部分、コントロール回路
2fのみを説明する。本実施例のコントロール回路2fは、
第１の実施例の回路２と同様にオフセット電圧Voffにて
制御を行ない、対数圧縮回路11は第１の実施例と同様の
構成である。第１の実施例との違いについてのみ説明す
ると、第１の電圧電流変換回路16は、第１の差動増幅回
路12a を形成するトランジスタQ23,Q24 の各ベースの電
位差Vin を、これに比例した制御電流Ieに変換すること
により増幅回路１の利得GVを制御する。
【００５１】また、第２の電圧電流変換回路17が制御電
圧VCを、これに比例した電流I2に変換し、この電流I2が
第２の差動増幅回路13a に流れる。さらに、第２の差動
増幅回路13a からオフセット回路14を介して誤差アンプ
15にて得られた電圧が第１の差動増幅回路12a のトラン
ジスタQ23 のベースにフィードバックされる。電圧電流
変換回路16,17 は、たとえば、図６に示すようにトラン
ジスタQ41,Q42 と、抵抗RGと定電流源I20,I10 にて形成
することができる。トランジスタQ41,Q42 の各ベースの
電位差VIと電流IOは、IO＝VI/RG となり、トランスコン
ダクタンスGmはGm=1/RG となる。
【００５２】図５に示す回路にてトランジスタQ23,Q24
の各ベースの電位差Vin と第２の差動増幅回路13の２個
の抵抗Roによる出力差dvの関係は次式(14)のようにな
る。
【００５３】
【数１４】dv= {(I2×Ro)/ (I1×Ri)}×Vin ・・・ (14) そして、第１の実施例と同様に一定のオフセット電圧V
offを加えて誤差アンプ15に供給すると、誤差アンプ15
は入力電圧の差が0Vになるように、すなわち、dv＝Voff
になるように電圧Vin を制御する。
【００５４】たとえば、次の(a),(b) に示すように電圧
Vin を制御する。 (a) Voff＞dv={ (I2×Ro)/ (I1×Ri)}×Vin のとき、 →電圧Vin を増加させるように制御する。 (b) Voff＜dv={ (I2×Ro)/ (I1×Ri)}×Vin のとき、 →電圧Vin を減少させるように制御する。
【００５５】この関係は、制御電圧VCにより電流I2が変
化しても成立する。すなわち、第２の電圧電流変換回路
17のトランスコンダクタンスをGm1 とすると、電流I2は
次式(15)にて表わされる。
【００５６】
【数１５】I2=Gm1×VC ・・・ (15) また、制御電圧VCが変化しても誤差アンプ15は、電圧Vi
n を次式(16)にて表わされるように制御する。
【００５７】
【数１６】 Voff=dv={(I2×Ro)/ (I1×Ri)}×Vin ・・・ （16） ここで、第１の電圧電流変換回路16のトランスコンダク
タンスをGm2 とするとIe=Gm2×Vin であるので、制御電
圧VCと制御電流Ieの関係は、上式(15),(16) から次式(1
7)のようになる。
【００５８】
【数１７】 Ie=Gm2×Vin =Gm2×Voff×I1×Ri/(Gm1/(Gm1×VC×Ro) ・・・ (17) ここで、 Gm2×Voff×I1×Ri/ (Gm1×Ro) は定数（＝
α）であるので、電流Ieは次式(18)にて表わされる。
【００５９】
【数１８】Ie＝α／VC ・・・ (18) したがって、上式(18)から明らかなように、利得GVが制
御電圧VCに比例する利得可変増幅器を実現することがで
きる。
【００６０】図７は本発明による利得可変増幅器の第４
の実施例におけるコントロール回路2gを示している。こ
の実施例は上記第２の実施例と第３の実施例を組み合わ
せたものであり、第３の実施例と同様な対数圧縮回路1
1、第１の差動増幅回路12a 、第２の差動増幅回路12b
および第１、第２の電圧電流変換回路16,17 と、誤差ア
ンプ15b および電流オフセット回路14a により形成され
ている。誤差アンプ15bは６個のトランジスタQ51 〜Q56
と６個の抵抗Rd,Rz により形成されている。
【００６１】まず、誤差アンプ15b を形成するトランジ
スタQ51 のコレクタ電流をImとし、トランジスタQ52 の
コレクタ電流をInとし、また、制御電圧VCが入力した電
流差dI=Im-Inとすると、電流dIは次式(19)にて表わされ
る。
【００６２】
【数１９】dI={I2/(I1×Ri)}×Vin ・・・ (19) この誤差アンプ15b は、この電流dIと一定のオフセット
電流Ioffの差が0(A)になるように、すなわちIoff＝dIに
なるように、電圧Vin をフィードバック制御する。
【００６３】たとえば次の(a),(b) に示すよう電圧Vin
を制御する。 (a) Ioff＞dI={I2/(I1×Ri)}×Vin のとき、 →電圧Vin を増加させるように制御する。 (b) Ioff＜dI={I2/(I1×Ri)}×Vin のとき、 →電圧Vin を減少させるように制御する。
【００６４】この関係は、制御電圧VCにより電流I2が変
化しても成立する。すなわち、第２の電圧電流変換回路
17のトランスコンダクタンスをGm1 とすると、電流I2は
次式(20)にて表わされる。
【００６５】
【数２０】I2=Gm1×VC ・・・ (20) また、制御電圧VCが変化しても誤差アンプ15b は、電圧
Vin を次式(21)にて表わされるように制御する。
【００６６】
【数２１】 Ioff=dI= {I2/(I1×Ri)}×Vin ・・・ (21) ここで、第１の電圧電流変換回路16のトランスコンダク
タンスをGm2 とするとIe=Gm2×Vin であるので、制御電
圧VCと制御電流Ieの関係は、上式(20),(21) から次式(2
2)にて表わされる。
【００６７】
【数２２】 Ie=Gm2×Vin =Gm2×Ioff×I1×Ri/ (Gm1×VC) ・・・ (22) ここで、 Gm2×Ioff×I1×Ri/Gm1は定数（＝α）である
ので、次式(23)が成立する。
【００６８】
【数２３】Ie＝α／VC ・・・ (23) したがって、式(23)から明らかなように、利得GVが制御
電圧VCに比例する利得可変増幅器を実現することができ
る。
【００６９】
【発明の効果】以上説明したように本発明の利得可変増
幅器によれば、与えられた制御電圧が第１の差動増幅手
段にて差動増幅されて２つの電流が出力され、この２つ
の電流が対数圧縮手段にて対数圧縮されて２つの信号が
出力される。これら２つの信号は第２の差動増幅手段に
て、その第２の電流源に応じて増幅されて２つの信号と
してオフセット手段を介して誤差検出手段に供給され
る。誤差検出手段では、第２の差動増幅器からのオフセ
ット手段にてオフセットされた一方の信号と他方の信号
とを検出して、これらが「0」 になるように第１の電流源
と第２の電流源とを可変の制御信号にて制御する。これ
により、第２の差動増幅手段での２つの信号の差が制御
電圧に比例した信号となる。この結果、第１の電流源に
て発生される制御電流が与えられた制御電圧に反比例し
て制御され、また、増幅系が制御系からの制御電流に反
比例した利得で増幅する。したがって、制御電圧に比例
する利得にて入力電圧を増幅する利得可変増幅器を実現
することができる。
【００７０】本発明ではまた、第１の差動増幅手段にて
その入力する電圧が差動増幅されて２つの電流が出力さ
れ、この２つの電流が対数圧縮手段にて対数圧縮されて
２つの信号が出力され、また、第２の電圧電流変換手段
にて可変の制御電圧が電流に変換される。対数圧縮手段
により対数圧縮された２つの信号の差は上記と同様に第
２の差動増幅手段に供給され、これをオフセット手段お
よび誤差検出手段により第１の差動増幅手段へ入力する
電圧として制御する。この入力電圧は第１の電圧電流変
換手段により制御電流に変換されて増幅系に供給され
る。この結果、制御電圧に反比例した制御電流が得ら
れ、増幅系が制御系からの制御電流に反比例した利得で
増幅する。したがって、制御電圧に比例する利得にて入
力電圧を増幅する利得可変増幅器を実現することができ
る。
【図面の簡単な説明】
【図１】本発明に係る利得可変増幅器の一実施例のコン
トロール回路を示す回路図である。
【図２】図１の実施例が適用される利得可変増幅器の増
幅系を主に示す回路図である。
【図３】本発明に係る利得可変増幅器の第２の実施例に
よるコントロール回路を示す回路図である。
【図４】図３のコントロール回路の変形例を示す回路図
である。
【図５】本発明に係る利得可変増幅器の第３の実施例に
よるコントロール回路を示す回路図である。
【図６】図５の電圧電流変換回路の一例を示す回路図で
ある。
【図７】本発明に係る利得可変増幅器の第４の実施例に
よるコントロール回路を示す回路図である。
【図８】従来の利得可変増幅器を示す回路図である。
【図９】従来の利得特性を示す説明図である。
【符号の説明】
11 対数圧縮回路 12,12a 第１の差動増幅回路 13,13a 第２の差動増幅回路 14,14a オフセット回路 15,15a,15b 誤差アンプ 16 第１の電圧電流変換回路 17 第２の電圧電流変換回路 Ie,I2 電流源

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 入力電圧を所望の増幅利得にて増幅する
    増幅系と、該増幅系の増幅利得を外部からの制御電圧に
    基づいて設定する制御系とを含む利得可変増幅器におい
    て、 前記増幅系は、前記制御系からの制御電圧に基づいた設
    定電流に応じて入力電圧を増幅する入力側増幅手段と、
    該入力側増幅手段からの増幅出力を所定の電流源からの
    電流に基づいてさらに増幅して所望の出力電圧を得る出
    力側増幅手段とを含み、 前記制御系は、前記設定電流を前記増幅系の入力増幅手
    段に供給する第１の電流源と、前記制御電圧を差動増幅
    して２つの電流を出力する第１の差動増幅手段と、該第
    １の差動増幅手段からの２つの電流を対数圧縮した２つ
    の出力を得る対数圧縮手段と、該対数圧縮手段からの２
    つの出力を受けてさらに差動増幅した２つの出力を得る
    第２の差動増幅手段と、該第２の差動増幅手段に該手段
    の利得を決定する電流を供給する第２の電流源と、前記
    第２の差動増幅手段からの一方の出力にオフセット信号
    を加えるオフセット手段と、該オフセット手段にてオフ
    セット信号が加えられた信号と前記第２の差動増幅手段
    からの他方の信号の誤差が「0」 になるように可変の制御
    信号を前記第２の電流源に供給して前記第２の差動増幅
    手段の利得を制御し、かつ該制御信号にて前記第１の電
    流源から出力される前記設定電流を制御する誤差検出手
    段とを有することを特徴とする利得可変増幅器。
  2. 【請求項２】 請求項１に記載の利得可変増幅器におい
    て、前記第１の電流源および前記第２の電流源は双方と
    もに可変の制御電圧に応じた電流を発生し、前記オフセ
    ット手段は前記第２の差動増幅手段からの一方の出力に
    オフセット電圧を加えて、前記誤差検出手段は前記オフ
    セット手段からのオフセット電圧が加えられた電圧と前
    記第２の差動増幅手段からの他方の出力の電圧の誤差が
    「0」 になるように前記第１の電流源および前記第２の電
    流源を可変の制御電圧にて制御することを特徴とする利
    得可変増幅器。
  3. 【請求項３】 請求項１に記載の利得可変増幅器におい
    て、前記第１の電流源および前記第２の電流源は双方と
    もに可変の制御電流に応じた電流を発生し、前記オフセ
    ット手段は前記第２の差動増幅手段からの一方の出力に
    オフセット電流を加えて、前記誤差検出手段は前記オフ
    セット手段からのオフセット電流が加えられた電流と前
    記第２の差動増幅手段からの他方の出力の電流の誤差が
    「0」 になるように前記第１の電流源および前記第２の電
    流源を可変の制御電流にて制御することを特徴とする利
    得可変増幅器。
  4. 【請求項４】 入力電圧を所望の増幅利得にて増幅する
    増幅系と、該増幅系の増幅利得を外部からの制御電圧に
    基づいて設定する制御系とを含む利得可変増幅器におい
    て、 前記増幅系は、前記制御系からの制御電圧に基づいた設
    定電流に応じて入力電圧を増幅する入力側増幅手段と、
    該入力側増幅手段からの増幅出力を所定の電流源からの
    電流値に基づいてさらに増幅して所望の出力電圧を得る
    出力側増幅手段とを含み、 前記制御系は、入力する電圧を差動増幅して２つの電流
    を出力する第１の差動増幅手段と、該第１の差動増幅手
    段に入力する電圧を前記設定電流に変換して前記増幅系
    の入力側増幅手段に供給する第１の電圧電流変換手段
    と、前記第１の差動増幅手段からの２つの電流を対数圧
    縮した２つの出力を得る対数圧縮手段と、該対数圧縮手
    段からの２つの出力を受けてさらに差動増幅して２つの
    出力を得る第２の差動増幅手段と、該第２の差動増幅手
    段に該手段の利得を決定する電流を制御電圧から変換し
    て供給する第２の電圧電流変換手段と、前記第２の差動
    増幅手段からの一方の出力にオフセット信号を加えるオ
    フセット手段と、該オフセット手段にてオフセット信号
    が加えられた信号と前記第２の差動増幅手段からの他方
    の信号の誤差が「0」 になるように可変の電圧を前記第１
    の差動増幅手段に供給し、かつ同電圧を前記第１の電圧
    電流変換手段に供給する誤差検出手段とを有することを
    特徴とする利得可変増幅器。
  5. 【請求項５】 請求項４に記載の利得可変増幅器におい
    て、前記オフセット手段は前記第２の差動増幅手段から
    の一方の出力にオフセット電圧を加え、前記誤差検出手
    段は前記オフセット手段にてオフセット電圧が加えられ
    た電圧と前記第２の差動増幅手段からの他方の信号の電
    圧の誤差が「0」 になるように前記第１の電圧電流変換手
    段および前記第１の差動増幅手段に供給する電圧を制御
    することを特徴とする利得可変増幅器。
  6. 【請求項６】 請求項４に記載の利得可変増幅器におい
    て、前記オフセット手段は前記第２の差動増幅手段から
    の一方の信号にオフセット電流を加え、前記誤差検出手
    段は前記オフセット手段にてオフセット電流が加えられ
    た電流と前記第２の差動増幅手段からの他方の信号の電
    流の誤差が「0」 になるように前記第１の電圧電流変換手
    段および前記第１の差動増幅手段に供給する電圧を制御
    することを特徴とする利得可変増幅器。
JP28629294A 1994-11-21 1994-11-21 利得可変増幅器 Withdrawn JPH08148954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28629294A JPH08148954A (ja) 1994-11-21 1994-11-21 利得可変増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28629294A JPH08148954A (ja) 1994-11-21 1994-11-21 利得可変増幅器

Publications (1)

Publication Number Publication Date
JPH08148954A true JPH08148954A (ja) 1996-06-07

Family

ID=17702494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28629294A Withdrawn JPH08148954A (ja) 1994-11-21 1994-11-21 利得可変増幅器

Country Status (1)

Country Link
JP (1) JPH08148954A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053533A (ja) * 2005-08-17 2007-03-01 Nec Engineering Ltd 振幅制御回路
JP2013196491A (ja) * 2012-03-21 2013-09-30 Toshiba Corp レギュレータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053533A (ja) * 2005-08-17 2007-03-01 Nec Engineering Ltd 振幅制御回路
JP2013196491A (ja) * 2012-03-21 2013-09-30 Toshiba Corp レギュレータ
US8981747B2 (en) 2012-03-21 2015-03-17 Kabushiki Kaisha Toshiba Regulator

Similar Documents

Publication Publication Date Title
JPH06188657A (ja) 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路
EP1030442A1 (en) Variable-gain multistage amplifier with broad bandwidth and reduced phase variations
EP0196906B1 (en) Automatic gain control detection circuit
US4445054A (en) Full-wave rectifying circuit
US4254380A (en) Bridge amplifier
US7659780B2 (en) Gain control circuit
JP2733962B2 (ja) 利得制御増幅器
JP3404209B2 (ja) トランスインピーダンス増幅器回路
JPH08148954A (ja) 利得可変増幅器
US6114909A (en) Differential amplifier for correcting offsets at inputs using low capacitance capacitor
JPWO2004032319A1 (ja) 温度補償機能付き差動増幅器
EP1231712A2 (en) Variable gain amplifier
JP2553135B2 (ja) 可変利得回路のベース電流補償回路
US4451798A (en) Gain-controlled amplifier
JPH08250955A (ja) 等化増幅回路
JPH0233387Y2 (ja)
JPH0527282B2 (ja)
JPS60212068A (ja) フイ−ドバツククランプ回路
JP2596125Y2 (ja) 演算増幅回路
JP3441628B2 (ja) 振幅検出回路
JP2621573B2 (ja) 信号抑圧回路
JP3258202B2 (ja) 差動回路
JP3089807B2 (ja) 温度特性補正回路
JPS6121857Y2 (ja)
JP2926591B2 (ja) 差動トランジスタ回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205