JPS60212068A - フイ−ドバツククランプ回路 - Google Patents
フイ−ドバツククランプ回路Info
- Publication number
- JPS60212068A JPS60212068A JP59067339A JP6733984A JPS60212068A JP S60212068 A JPS60212068 A JP S60212068A JP 59067339 A JP59067339 A JP 59067339A JP 6733984 A JP6733984 A JP 6733984A JP S60212068 A JPS60212068 A JP S60212068A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- potential
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ビデオ信号のフィードバッククランプ回路
罠かかわり、特にフィードバックループ内に２重平衡差
動増幅器形式の可変ゲイン回路と比較増幅器とを含むフ
ィードバッククランプ回路の改良に関するものである。
罠かかわり、特にフィードバックループ内に２重平衡差
動増幅器形式の可変ゲイン回路と比較増幅器とを含むフ
ィードバッククランプ回路の改良に関するものである。
″〔従来技術〕
一般に、フィードバッククランプ回路はテレビジョンカ
メラ装置に多く用いられておシ、ビデオ信号のペデスタ
ルレベルを一定電位に保つのに非常に効果がある。。
メラ装置に多く用いられておシ、ビデオ信号のペデスタ
ルレベルを一定電位に保つのに非常に効果がある。。
特に近年テレビジョンカメラのビデオ信号処理回路は高
集積化されたＩＯとなっており、信号処理回路系を全段
ＤＯ直結することが多く、この場合フィードバッククラ
ンプ回路は欠かすことができない。
集積化されたＩＯとなっており、信号処理回路系を全段
ＤＯ直結することが多く、この場合フィードバッククラ
ンプ回路は欠かすことができない。
従来、この種のフィードバッククランプ回路として第１
図に示すものがある。図において１はビデオ信号の入力
端子、２はクランプ用コンデンサで、３は可変ゲイン回
路でゲイン制御端子４からの信号によシゲインが制御さ
れる。５は可変ゲイン回路３の出力端、６は出力端５の
ビデオ信号出力（以下ビデオ出力と云う）Ｃｈからその
ペデスタル成分を抜きとるためのゲート回路で、ゲート
端子７からのゲートパ〃スＧ１によシ制御される。
図に示すものがある。図において１はビデオ信号の入力
端子、２はクランプ用コンデンサで、３は可変ゲイン回
路でゲイン制御端子４からの信号によシゲインが制御さ
れる。５は可変ゲイン回路３の出力端、６は出力端５の
ビデオ信号出力（以下ビデオ出力と云う）Ｃｈからその
ペデスタル成分を抜きとるためのゲート回路で、ゲート
端子７からのゲートパ〃スＧ１によシ制御される。
８は、ゲート回路６によル抜き出したベデスタル電位を
一定期間保持するだめのホールド用コンデンサである。
一定期間保持するだめのホールド用コンデンサである。
９は所望の設定電圧Ｙｒｅｆ１に設定された基準電源で
、その出力は比較増幅器１０の非反転端子１０ａに入力
され、反転端子ｌＯｂに接続されたホールド用コンデン
サ８の電位と比較される。
、その出力は比較増幅器１０の非反転端子１０ａに入力
され、反転端子ｌＯｂに接続されたホールド用コンデン
サ８の電位と比較される。
１１は比較増幅器１０の出力端３０の出力電圧０２を平
滑化する整流用コンデンサであり、１２はクランプパル
スＧ２を入力するゲート端子で、スイッチ１３を制御す
る。
滑化する整流用コンデンサであり、１２はクランプパル
スＧ２を入力するゲート端子で、スイッチ１３を制御す
る。
従って、ビデオ信号入力（以下ビデオ入力と云う）１１
の中の水平ブランキング中からのクランプパルスＧ２
によシスイッチ１３が閉じられると比較増幅器１０の出
力電圧０２の電位にクランプされる。
の中の水平ブランキング中からのクランプパルスＧ２
によシスイッチ１３が閉じられると比較増幅器１０の出
力電圧０２の電位にクランプされる。
今、ゲイン制御端子４の電圧が変化して可変ゲイン回路
３のゲインが変化したり、温度変化等により出力端５の
ビデオ出力０１のペデスタル電位が変動した場合、この
変動は、ペデスタル部分を抜角出すゲート回路６を通し
て比較増幅器１０の反転端子１０ｂに伝達される。例え
ばペデスタル電位が上昇した場合、反転端子１０ｂに加
わる電位も上昇し、比較増幅器１０の出力電圧０２は反
転端子１０ｂの電位と非反転端子１０８に加わっている
基準電位Ｖｒｅｆｌ との差の電圧が増幅されて下降す
る。従ってクランプされる電位が下がシ、ビデオ出力０
１ のペデスタル電位も下降し、先の上昇分を打消すた
めビデオ出力０１のペデスタル電位は常に一定に保たれ
る。
３のゲインが変化したり、温度変化等により出力端５の
ビデオ出力０１のペデスタル電位が変動した場合、この
変動は、ペデスタル部分を抜角出すゲート回路６を通し
て比較増幅器１０の反転端子１０ｂに伝達される。例え
ばペデスタル電位が上昇した場合、反転端子１０ｂに加
わる電位も上昇し、比較増幅器１０の出力電圧０２は反
転端子１０ｂの電位と非反転端子１０８に加わっている
基準電位Ｖｒｅｆｌ との差の電圧が増幅されて下降す
る。従ってクランプされる電位が下がシ、ビデオ出力０
１ のペデスタル電位も下降し、先の上昇分を打消すた
めビデオ出力０１のペデスタル電位は常に一定に保たれ
る。
ところで、上記可変ゲイン回路３を外部からゲイン制御
しようとする場合に、可変ゲイン回路３として２重平衡
差動比較増幅器の構成をとることが多い。第２図はその
一般的な回路例を示すものである。トランジスタ＋５．
１６．１７、と抵抗１８とからなる差動増幅器Ａとトラ
ンジスタ１９゜２０．２１と抵抗２２とからなる差動増
幅器Ｂとを平衡接続して２重平衡差動増幅器Ｅを構成す
る。
しようとする場合に、可変ゲイン回路３として２重平衡
差動比較増幅器の構成をとることが多い。第２図はその
一般的な回路例を示すものである。トランジスタ＋５．
１６．１７、と抵抗１８とからなる差動増幅器Ａとトラ
ンジスタ１９゜２０．２１と抵抗２２とからなる差動増
幅器Ｂとを平衡接続して２重平衡差動増幅器Ｅを構成す
る。
負荷抵抗２５による電圧降下をトランジスタ２６、抵抗
２７．２８からなる反転増幅回路Ｃに入力して出力端子
２９から出力が得られる。
２７．２８からなる反転増幅回路Ｃに入力して出力端子
２９から出力が得られる。
このような２重平衡差動増幅器Ｅにおいて、今、ゲイン
制御端子４の電圧が基準電源２３の設定電圧Ｖｒｅｆ３
よシある程度以上高ければトランジスタ１６．２１は
ＯＮ％ ）ｙンジスタ１７，２０はＯＦＦとなって負荷
抵抗２５には基準電源２４の設定電圧ＶＴｅ ｆ２に応
じた電流のみが流れ、トランジスタ２６、抵抗２７．２
８によって構成される反転増幅器Ｃにより出力端子２９
には抵抗＋８．２５．２７．２８の値を適当に選ぶこと
によって決められるゲインＡ１だけ増幅された信号が取
り出される。
制御端子４の電圧が基準電源２３の設定電圧Ｖｒｅｆ３
よシある程度以上高ければトランジスタ１６．２１は
ＯＮ％ ）ｙンジスタ１７，２０はＯＦＦとなって負荷
抵抗２５には基準電源２４の設定電圧ＶＴｅ ｆ２に応
じた電流のみが流れ、トランジスタ２６、抵抗２７．２
８によって構成される反転増幅器Ｃにより出力端子２９
には抵抗＋８．２５．２７．２８の値を適当に選ぶこと
によって決められるゲインＡ１だけ増幅された信号が取
り出される。
また、ゲイン制御端子４の電圧が基準電源２３の設定電
圧Ｖｒｅｆ３ よルある程度以上低ければ、トランジス
タ１６．２１は０ＦＦ１ トランジスタ１７．２０はＯ
Ｎとなって負荷抵抗２５には基準電源２４の基準電圧Ｖ
ｒｅｆ２に応じた電流が流れ出力端子２９には、トラン
ジスタ１９のエミッタ側の抵抗２２をトランジスタ１５
のエミッタ側の抵抗１８と同一値とすることにより、ゲ
インＡ１だけ増幅された電圧が取り出される。
圧Ｖｒｅｆ３ よルある程度以上低ければ、トランジス
タ１６．２１は０ＦＦ１ トランジスタ１７．２０はＯ
Ｎとなって負荷抵抗２５には基準電源２４の基準電圧Ｖ
ｒｅｆ２に応じた電流が流れ出力端子２９には、トラン
ジスタ１９のエミッタ側の抵抗２２をトランジスタ１５
のエミッタ側の抵抗１８と同一値とすることにより、ゲ
インＡ１だけ増幅された電圧が取り出される。
従って、ゲイン制御端子４の電位を設定電圧Ｖｒｅｆ３
に対して適当に選ぶことによってビデオ人力１１ に
対するゲインをＡ１からゼロまで任意に変化させること
ができる。
に対して適当に選ぶことによってビデオ人力１１ に
対するゲインをＡ１からゼロまで任意に変化させること
ができる。
このような可変ゲイン回路８の出力端子２９から前述し
たようなフィードバックランプを行った場合、ビデオ人
力１１ のゲインがゼロに近い状態では、ビデオ入力１
１のペデスタル電位の変化が出力端子２９に充分伝わら
ないため安定したフィードバッククランプを行うことが
できない。つまり、出力端子２９の電位がゲイン変化、
温度変化等により変動したとき、これを打ち消すように
クランプされたビデオ人力Ｉｔ のペデスタル電位が変
動するがその変動分はゲインがゼロに近い状態では出力
端子２９に充分伝わらず、従って入力端１４のペデスタ
ル電位を一定に保つことができない。
たようなフィードバックランプを行った場合、ビデオ人
力１１ のゲインがゼロに近い状態では、ビデオ入力１
１のペデスタル電位の変化が出力端子２９に充分伝わら
ないため安定したフィードバッククランプを行うことが
できない。つまり、出力端子２９の電位がゲイン変化、
温度変化等により変動したとき、これを打ち消すように
クランプされたビデオ人力Ｉｔ のペデスタル電位が変
動するがその変動分はゲインがゼロに近い状態では出力
端子２９に充分伝わらず、従って入力端１４のペデスタ
ル電位を一定に保つことができない。
従来は、これを防止するため、ゲインがゼロに近い状態
とならないようにしたが、当然ゲインの可変範囲が狭く
なってしまう。また通常テレビジヨンカメラ装置では、
このような可変ゲイン回路を２段以上設けることが多く
、その場合１段当シの可変範囲は非常に狭くなってしま
う欠点があった。
とならないようにしたが、当然ゲインの可変範囲が狭く
なってしまう。また通常テレビジヨンカメラ装置では、
このような可変ゲイン回路を２段以上設けることが多く
、その場合１段当シの可変範囲は非常に狭くなってしま
う欠点があった。
この発明は、かかる従来の欠点を除去するためになされ
たもので、比較増幅器の出力電圧をクランプ電位の基準
電位とするとともに、２重平衡差動増幅器にビデオ入力
と差動をとるための基準電位として供給することにより
、広いゲイン範囲が得られ、かつ安定したフィードバッ
ククランプ回路を得ることを目的とするものである。
たもので、比較増幅器の出力電圧をクランプ電位の基準
電位とするとともに、２重平衡差動増幅器にビデオ入力
と差動をとるための基準電位として供給することにより
、広いゲイン範囲が得られ、かつ安定したフィードバッ
ククランプ回路を得ることを目的とするものである。
第３図および第４図は、この発明の一実施例を示すフィ
ードバッククランプ回路の接続図および可、変ゲイン回
路の詳細回路図であって、前記した従来例と同一部分は
同一符号を付しその説明を省く。
ードバッククランプ回路の接続図および可、変ゲイン回
路の詳細回路図であって、前記した従来例と同一部分は
同一符号を付しその説明を省く。
すなわち、この実施例にあっては、比較増幅器１０の出
力端３０を分岐して可変ゲイン回路３に基準電位として
接続するもので、換言すれば、比較増幅器ｌＯの出力電
圧０２をビデオ人力ｌ、のクランプ電位とするとともに
、ビデオ人力１ｘと差動をとるための基準電位として供
給している。
力端３０を分岐して可変ゲイン回路３に基準電位として
接続するもので、換言すれば、比較増幅器ｌＯの出力電
圧０２をビデオ人力ｌ、のクランプ電位とするとともに
、ビデオ人力１ｘと差動をとるための基準電位として供
給している。
更に、これを第４図に従って詳細に説明すると、可変ゲ
イン回路３を構成する２重平衡差動増幅器Ｅ（７）一方
の差動増幅器Ｂの接地側のトランジスタ１９のベースす
なわち基準電位入力端３１に比較増幅器ｌＯの出力端子
３０を接続し、その出力電圧０２をビデオ人力１１ と
差動をとるための基準電位Ｖｒｅｆ４ として供給する
構成となってお択第２図における固定した基準電位Ｖｒ
ｅｆ２の代シにビデオ出力０１のペデスタルレベルに応
じて変化する基準電位Ｖ ｒ ｅ ｆ ４がビデオ人力
１１ と差動をとるた峠の基準電位となる。なお、この
実施例において他の回路部分については第１図、第２図
と全く同様な構成である。
イン回路３を構成する２重平衡差動増幅器Ｅ（７）一方
の差動増幅器Ｂの接地側のトランジスタ１９のベースす
なわち基準電位入力端３１に比較増幅器ｌＯの出力端子
３０を接続し、その出力電圧０２をビデオ人力１１ と
差動をとるための基準電位Ｖｒｅｆ４ として供給する
構成となってお択第２図における固定した基準電位Ｖｒ
ｅｆ２の代シにビデオ出力０１のペデスタルレベルに応
じて変化する基準電位Ｖ ｒ ｅ ｆ ４がビデオ人力
１１ と差動をとるた峠の基準電位となる。なお、この
実施例において他の回路部分については第１図、第２図
と全く同様な構成である。
次に以上のように構成されたフィードバッククランプ回
路について動作を説明する。乙の回路のゲイン制御動作
は第２図に示した回路と全く同様であるが、基準電位入
力端３１に入力された基準電位Ｖｒｔ、ｆ４として比較
増幅器１０の出力電圧ｏ２すなわちクランプ電位が供給
される。従ってゲイン制御端子４の電圧がこれに対する
設定電圧Ｖｒｅ ｆ３よりもある程度以上低いとき、す
なわちゲインがゼロに近い状態のとｆ！！は負荷抵抗２
５には、クランプ電位すなわち比較増幅器１０の出力電
圧０２に比例した電流が流れ、出力端子２９には抵抗２
２．２５．２７．２８のイ１ζで決ｌるゲインＡ１に増
幅された電圧を発生する。すなわち、可変ゲイン回路３
のゲインがどのような状態においても、出力端子２９に
はクランプ電位の変動が常に一定ゲインで伝わシ出力端
子２９のペデスタル電位は一定に保たれるととになる。
路について動作を説明する。乙の回路のゲイン制御動作
は第２図に示した回路と全く同様であるが、基準電位入
力端３１に入力された基準電位Ｖｒｔ、ｆ４として比較
増幅器１０の出力電圧ｏ２すなわちクランプ電位が供給
される。従ってゲイン制御端子４の電圧がこれに対する
設定電圧Ｖｒｅ ｆ３よりもある程度以上低いとき、す
なわちゲインがゼロに近い状態のとｆ！！は負荷抵抗２
５には、クランプ電位すなわち比較増幅器１０の出力電
圧０２に比例した電流が流れ、出力端子２９には抵抗２
２．２５．２７．２８のイ１ζで決ｌるゲインＡ１に増
幅された電圧を発生する。すなわち、可変ゲイン回路３
のゲインがどのような状態においても、出力端子２９に
はクランプ電位の変動が常に一定ゲインで伝わシ出力端
子２９のペデスタル電位は一定に保たれるととになる。
以上のようにこの発明によれば、フィードバッククラン
プ回路の比較増幅器の出力を２重平衡差動増幅器のビデ
オ入力と差動をとる基準電位としで供給するという極め
て簡単な構成により、基準電位がビデオ出力のペデスタ
ルレベルの変１１ｔ Ｋ 応じて変化し、ゲインがゼロ
近くでもペデスタルレベルを一定に保つことができる。
プ回路の比較増幅器の出力を２重平衡差動増幅器のビデ
オ入力と差動をとる基準電位としで供給するという極め
て簡単な構成により、基準電位がビデオ出力のペデスタ
ルレベルの変１１ｔ Ｋ 応じて変化し、ゲインがゼロ
近くでもペデスタルレベルを一定に保つことができる。
従って可変ゲイン回路のゲイン可変範囲を制限なく広く
でき、かつ安定なフィードバッククランプ動作となる。
でき、かつ安定なフィードバッククランプ動作となる。
更に前記したような可変ゲイン回路を２段以上設けても
、それぞれの２重平衡差動増幅器の基準電圧として比較
増幅器出力を供給することにより全くフィードバックク
ランプの安定性は失われない。
、それぞれの２重平衡差動増幅器の基準電圧として比較
増幅器出力を供給することにより全くフィードバックク
ランプの安定性は失われない。
第１図は従来のフィードバッククランプ回路を示す接続
図、第２図は同じく２重平衡差動増幅器からなる可変ゲ
イン回路を示す詳細回路図、第３図はこの発明のフィー
ドバッククランプ回路を示す接続図、第４図は同じく２
重平衡差動増幅器からなる可変ゲイン回路を示す詳細回
路図である。 ８・・・・・・・・・可変ゲイン回路 １０・・・・・・比較増幅器 Ｅ・・・・・・・・・２重平衡差動増幅器第１図 第２図 第３図 第４図 旦 ３ ＺＪ
図、第２図は同じく２重平衡差動増幅器からなる可変ゲ
イン回路を示す詳細回路図、第３図はこの発明のフィー
ドバッククランプ回路を示す接続図、第４図は同じく２
重平衡差動増幅器からなる可変ゲイン回路を示す詳細回
路図である。 ８・・・・・・・・・可変ゲイン回路 １０・・・・・・比較増幅器 Ｅ・・・・・・・・・２重平衡差動増幅器第１図 第２図 第３図 第４図 旦 ３ ＺＪ
Claims (1)
- パルスクランプされたビデオ信号を入力する２重平衡差
動増幅器からなる可変ゲイン回路と、この可変ゲイン回
路の出力の一部をゲートして得られた電圧を所望の設定
電圧と比較してパルスクランプの電位を出力する比較増
幅器とを備えたフィードバッククランプ回路において、
前記比較増幅器の出力を前記２重平衡差動増幅器にビデ
オ信号入力と差動をとるための基単電位として供給する
ことを特徴とするフィードバッククランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067339A JPS60212068A (ja) | 1984-04-06 | 1984-04-06 | フイ−ドバツククランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067339A JPS60212068A (ja) | 1984-04-06 | 1984-04-06 | フイ−ドバツククランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60212068A true JPS60212068A (ja) | 1985-10-24 |
Family
ID=13342162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067339A Pending JPS60212068A (ja) | 1984-04-06 | 1984-04-06 | フイ−ドバツククランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60212068A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236475A (ja) * | 1987-03-25 | 1988-10-03 | Sony Corp | 映像信号処理回路 |
| US5192885A (en) * | 1990-12-13 | 1993-03-09 | Motorola, Inc. | Clamp circuit |
| US5497403A (en) * | 1990-12-06 | 1996-03-05 | Sony Corporation | Feedback clamping circuit |
| US5500688A (en) * | 1993-02-26 | 1996-03-19 | Samsung Electronics Co., Ltd. | Synchronizing signal clamping circuit of image signal processing integrated circuit |
-
1984
- 1984-04-06 JP JP59067339A patent/JPS60212068A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236475A (ja) * | 1987-03-25 | 1988-10-03 | Sony Corp | 映像信号処理回路 |
| US5497403A (en) * | 1990-12-06 | 1996-03-05 | Sony Corporation | Feedback clamping circuit |
| US5192885A (en) * | 1990-12-13 | 1993-03-09 | Motorola, Inc. | Clamp circuit |
| US5500688A (en) * | 1993-02-26 | 1996-03-19 | Samsung Electronics Co., Ltd. | Synchronizing signal clamping circuit of image signal processing integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432475A (en) | Method of offset voltage trim for automatic gain controls | |
| US5949224A (en) | Buck boost switching regulator | |
| US4152667A (en) | Gain-controlled signal amplifier | |
| JPH03284064A (ja) | クランプ回路 | |
| JPS5843606A (ja) | 差動増幅器の利得を制御する装置 | |
| CA1143803A (en) | Temperature compensating bias circuit | |
| US5166559A (en) | Servo circuit having variable gain amplifier and temperature compensation characteristics | |
| GB2219898A (en) | Automatic gain control circuit | |
| US4536800A (en) | Additive pulse sampling circuit | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| CA1142608A (en) | Symmetrically gain controlled differential amplifier | |
| JPS6013327B2 (ja) | 直流制御型出力レベル調整回路 | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JP2946885B2 (ja) | 利得制御回路 | |
| JPH0595238A (ja) | 自動利得制御回路 | |
| JP3089807B2 (ja) | 温度特性補正回路 | |
| JPH01179511A (ja) | 電子ボリューム回路 | |
| JPH09205366A (ja) | 利得制御付デジタル処理回路 | |
| JPH08148954A (ja) | 利得可変増幅器 | |
| KR950004463Y1 (ko) | Tv수상기의 영상출력 보상장치 | |
| JPH0137884B2 (ja) | ||
| JPH1155109A (ja) | 電流源回路 | |
| JPH09116435A (ja) | Ａｄ変換回路 | |
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 |