JPH08148969A - 積分回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路面積を増やさずに、十分な積分時間を得
る。 【構成】 入力端子Ｉｎに印加されたの電圧の変化によ
り、トランジスタ１１，１２のエミッタの電位が変化す
る。これにより、トランジスタ１１，１２のいずれか一
方がオン状態となり、他方がオフ状態となる。オン状態
のときトランジスタ１１，１２はそれぞれ増幅動作を行
い、容量２に対する充放電を行う。例えば、トランジス
タ１２がオン状態のとき、トランジスタ１２は、ベース
に流れる電流を増幅した電流を該トランジスタ１２のコ
レクタに流す。トランジスタ１２のベース電流は容量２
の充電電流であり、コレクタ電流の電流増幅率分の１で
ある。即ち、トランジスタ１２のベース電流は、直接抵
抗と容量２を接続した時の容量２の充電電流よりも小さ
くされ、十分な充電時間が確保される。容量２の充電状
況に応じた電位が出力端子Ｏｕｔから出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、種々の電子回路等に用
いられ、抵抗と容量を有した積分回路に関するものであ
る。

【０００２】

【従来の技術】図２は、従来の積分回路を示す回路図で
ある。この回路は、入力端子Ｉｎに一端が接続された抵
抗１と、抵抗１の他端と接地間に接続された容量２を備
え、その抵抗１と容量２の接続ノードが出力端子Ｏｕｔ
に接続されている。容量２は充電用の容量であり、抵抗
１は容量２に対する充放電の電流を設定する電流設定用
抵抗である。入力端子Ｉｎから与えられた入力信号の電
圧に応じて、抵抗１は容量２に対する充放電電流Ｉｊ，
Ｉｈを流し、容量２には入力信号を積分した波形の電圧
が充放電されていく。出力端子Ｏｕｔからは容量２の両
電極間の電圧に対応する電位を出力する。抵抗１の抵抗
値Ｒと容量２の容量値Ｃとは図２の積分回路の時定数を
設定するものであり、この積分回路はその時定数に対応
する積分時間Ｔで、入力端子Ｉｎに与えられた電圧を積
分する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
積分回路においては、次のような課題があった。図２の
積分回路における積分時間Ｔは次の（１）式となり、抵
抗値Ｒと容量値Ｃの積に比例する。 Ｔ＝Ｋ×Ｒ×Ｃ ・・・（１） 但し、Ｋは比例定数 即ち、積分時間Ｔを長くするためには、容量値Ｃまたは
抵抗値Ｒを大きくする必要がある。ここで、特に容量値
Ｃを大きくする場合には、容量２の面積が増大し、半導
体集積回路のチップサイズが増大するという課題があっ
た。

【０００４】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、充放電によって両電極間の電圧が変
化する容量と、入力端子と前記容量間に設けられた前記
充放電の電流設定用抵抗とを備え、前記入力端子に印加
された入力電圧の波形を積分した電圧波形を出力する積
分回路において、次のような構成にしている。即ち、第
１の発明の積分回路は、第１の制御電極と該第１の制御
電極に与えられた電圧に基づき導通状態が制御される第
１電極及び第２電極を有し、該第１電極が前記電流設定
用抵抗に接続されて該第１の制御電極が前記容量に接続
されかつ該第２電極が第１の電源電位に接続され、該容
量の放電電流を前記電流設定用抵抗に流す第１導電型の
第１のトランジスタを備えている。また、この積分回路
には、第２の制御電極と該第２の制御電極に与えられた
電圧に基づき導通状態が制御される第３電極及び第４電
極を有し、該第３電極が前記電流設定用抵抗に接続され
て該第２の制御電極が前記容量に接続されかつ該第４電
極が第２の電源電位に接続され、該容量の充電電流を容
量へ流す第２導電型の第２のトランジスタが設けられて
いる。

【０００５】第２の発明は、第３の制御電極と該第３の
制御電極に与えられた電圧に基づき導通状態が制御され
る第５電極及び第６電極を有し、第１の発明における第
１のトランジスタの第１の制御電極に該第３の制御電極
と該第６電極が接続されかつ該第１のトランジスタの第
１電極に該第５電極が接続され、前記電流設定用抵抗に
前記放電電流を流す第１導電型の第３のトランジスタを
備え、第４の制御電極と該第４の制御電極に与えられた
電圧に基づき導通状態が制御される第７電極及び第８電
極を有し、第１の発明における第２のトランジスタの第
２の制御電極に該第４の制御電極と該第８電極が接続さ
れ且つ該第２のトランジスタの第３電極に該第７電極が
接続され、前記容量に前記充電電流を流す第２導電型の
第４のトランジスタとを設けている。そして、前記第１
電極及び第５電極の面積比と前記第３電極及び第７電極
の面積比とは、任意の同一の値としている。第３の発明
は、第１の発明の積分回路において、第２の発明に記載
の第３及び第４のトランジスタを設けている。そして、
第１電極及び第５電極の面積比と前記第３電極及び第７
電極の面積比とは、任意の異なる値としている。

【０００６】第４の発明は、第３の制御電極と該第３の
制御電極に与えられた電圧に基づき導通状態が制御され
る第５電極及び第６電極を有し、第１の発明における第
１のトランジスタの第１の制御電極に該第３の制御電極
と該第６電極が接続された第１導電型の第３のトランジ
スタと、前記第５電極と前記第１のトランジスタの第１
電極との間に接続され、前記第３のトランジスタを介し
た前記放電電流を該電流設定用抵抗に流す第１の抵抗と
を、積分回路に備えている。この積分回路には、さら
に、第４の制御電極と該第４の制御電極に与えられた電
圧に基づき導通状態が制御される第７電極及び第８電極
を有し、前記第２のトランジスタの第２の制御電極に該
第４の制御電極と該第８電極が接続された第２導電型の
第４のトランジスタと、前記第７電極と前記第２のトラ
ンジスタの第３電極との間に接続され、前記充電電流を
該第４のトランジスタを介して前記容量に流す第２の抵
抗とを設けている。そして、前記各第５電極及び第７電
極の面積は、前記第１電極及び第３電極の面積とそれぞ
れ等しく形成し、前記第１の抵抗及び第２の抵抗の抵抗
値は、同じ値に設定にしている。

【０００７】第５の発明によれば、第３の制御電極と該
第３の制御電極に与えられた電圧に基づき導通状態が制
御される第５電極及び第６電極を有し、第１の発明にお
ける第１のトランジスタの第１の制御電極に該第３の制
御電極と該第６電極が接続された第１導電型の第３のト
ランジスタと、前記第５電極と前記第１のトランジスタ
の第１電極との間に接続され、前記第３のトランジスタ
を介した前記放電電流を該電流設定用抵抗に流す第１の
抵抗とを備えている。また、この積分回路は、第４の制
御電極と該第４の制御電極に与えられた電圧に基づき導
通状態が制御される第７電極及び第８電極を有し、前記
第２のトランジスタの第２の制御電極に該第４の制御電
極と該第８電極が接続された第２導電型の第４のトラン
ジスタと、前記第７電極と前記第２のトランジスタの第
３電極との間に接続され、前記充電電流を該第４のトラ
ンジスタを介して前記容量に流す第２の抵抗とが設けら
れている。そして、前記各第５電極及び第７電極の面積
は、前記第１電極及び第３電極の面積とそれぞれ等しく
形成し、前記第１の抵抗及び第２の抵抗の抵抗値は、任
意の異なる値に設定している。

【０００８】第６の発明は、第２、３、４または５の発
明の積分回路に、第５の制御電極と該第５の制御電極に
与えられた電圧に基づき導通状態が制御される第９電極
及び第１０電極を有し、該第９電極が前記第３のトラン
ジスタの第３の制御電極に接続され該第１０電極が前記
第１の電源電位に接続されかつ該第５の制御電極が前記
容量に接続された第１導電型の第５のトランジスタと、
第６の制御電極と該第６の制御電極に与えられた電圧に
基づき導通状態が制御される第１１電極及び第１２電極
を有し、該第１１電極が前記第４のトランジスタの第４
の制御電極に接続され該第１２電極が前記第２の電源電
位に接続されかつ該第６の制御電極が前記容量に接続さ
れた第２導電型の第６のトランジスタを設けている。そ
して、前記第３のトランジスタは、前記第５のトランジ
スタを介して得られる前記容量の放電電流を前記電流設
定用抵抗に流す構成とし、前記第４のトランジスタは、
前記第６のトランジスタを介して前記充電電流を前記容
量へ流す構成としている。第７の発明は、充放電によっ
て両電極間の電圧が変化する容量と、入力端子と前記容
量間に設けられた前記充放電の電流設定用抵抗とを備
え、前記入力端子に印加された入力電圧の波形を積分し
た電圧波形を出力する積分回路において、次ぎのような
構成にしている。即ち、この積分回路には、ダーリント
ン接続された複数のトランジスタを有し、前記電流設定
用抵抗と前記容量と第１の電源電位間に接続されて該容
量の放電電流を該電流設定用抵抗に流す第１のダーリン
トン接続回路と、ダーリントン接続された複数のトラン
ジスタを有し前記電流設定用抵抗と前記容量と第２の電
源電位間に接続され、該容量に対して充電電流を流す第
２のダーリントン接続回路とが、設けられている。第８
の発明は、第７の発明における第１のダーリントン接続
回路の有する複数のトランジスタは、ＮＰＮ型トランジ
スタとＰＮＰ型トランジスタの両方の組み合わせであ
り、前記第２のダーリントン接続回路の有する複数のト
ランジスタは、ＮＰＮ型トランジスタとＰＮＰ型トラン
ジスタの両方の組み合わせとしている。

【０００９】

【作用】第１の発明によれば、以上のように積分回路を
構成したので、入力端子に印加した電圧が変化すると第
１及び第２のトランジスタの第１電極及び第３電極の電
圧が変化する。これにより、第１及び第２のトランジス
タのいずれか一方がオン状態となり、電流増幅を行う。
この時他方のトランジスタはオフ状態となっている。第
２のトランジスタがオン状態のとき、第２のトランジス
タの第２の制御電極には容量に対する充電電流が流れ
る。また、第１のトランジスタかオン状態の時には、第
１のトランジスタの第１の制御電極には、その容量の放
電電流が流れる。これらの充放電電流によって容量は充
放電し、入力電圧の波形が積分された電圧波形が、その
容量から出力される。第２の発明によれば、入力端子に
印加された電圧により、第１及び第３のトランジスタ又
は第２及び第４のトランジスタのうち、いずれかがオン
状態となり、他方がオフ状態となる。例えば、第１及び
第３のトランジスタがオン状態となると、第１及び第３
のトランジスタにおける第１電極及び第５電極からは、
各制御電極に流れる電流を増幅した電流が流れる。第１
電極及び第５電極に流れる電流は、それら第１電極及び
第５電極の面積によって決まる。このときの第３のトラ
ンジスタの第５電極に流れる電流が、容量からの放電電
流となる。同様に、第２及び第４のトランジスタがオン
状態となると、第２及び第４のトランジスタにおける第
３電極及び第７電極には、第２及び第４の制御電極に流
れる電流を増幅した電流が流れる。第３電極及び第７電
極に流れる電流は、第３電極及び第７電極の面積によっ
て決まる。このときの第４のトランジスタの第７電極に
流れる電流が、容量に対する充放電流となる。なお、第
１電極及び第５電極の面積比と第３電極及び第７電極の
面積比とは、任意の同一の値にされているので、容量の
充放電電流が同じ値となり、容量に対する充放電時間が
同じになる。

【００１０】第３の発明によれば、第１の発明の積分回
路に第３及び第４のトランジスタを第２の発明と同様に
設けている。第１〜第４のトランジスタは、第２の発明
と同様にオン、オフ動作するが、この発明では、第１電
極及び第５電極の面積比と第３電極と第７電極の面積比
とは、異なる値となっているので、容量の充電電流と放
電電流を異なる値にでき、容量に対する充電時間と放電
時間を変えることができる。第４の発明によれば、第１
〜第４のトランジスタは第２の発明と同様にオン、オフ
動作するが、第１及び第２の抵抗の抵抗値により、第３
及び第４のトランジスタの動特性が変化し、該第３及び
第４のトランジスタの第１電極に流れる電流の値が変化
する。すなわち、第１及び第２の抵抗の抵抗値によっ
て、容量の充放電電流が変化する。ここで、第３及び第
４のトランジスタにおける第５電極及び第７電極の面積
は同じ値であり、第１及び第２の抵抗の抵抗値は同じ値
である。そのため、充電電流と放電電流が同じ値とな
る。第５の発明によれば、第１〜第４のトランジスタと
第１及び第２の抵抗は、第４の発明と同じ動作をする
が、第１及び第２の抵抗の抵抗値は、異なっている。そ
のため、容量に対する充電電流と放電電流が異なる。第
６の発明によれば、第５のトランジスタ及び第６のトラ
ンジスタは、第２〜第５の発明における各第３及び第４
のトランジスタの第６電極及び第８電極に対し、増幅電
流をそれぞれ流すことになる。この増幅電流は、第５の
トランジスタ及び第６のトランジスタにおける第５及び
第６の制御電極に流れる充電電流或いは放電電流を増幅
したものである。そのため、第２〜第５の発明における
充放電電流は、さらに、この第５のトランジスタ及び第
６のトランジスタの電流増幅率分の１となる。

【００１１】第７の発明によれば、入力端子に印加した
電圧が変化すると、第１及び第２のダーリントン接続回
路中のトランジスタと第２のダーリントン接続回路中の
トランジスタのいずれか一方がオン状態となり、電流増
幅を行う。即ち、第１の発明における第１及び第２のト
ランジスタの変わりに、第１及び第２のダーリントン接
続回路が、増幅動作を行う。第１及び第２のダーリント
ン接続回路の電流増幅率は大きいので、容量に対する各
充放電電流は、それぞれ第１の発明よりも小さくなる。
第８の発明によれば、第７の発明における各第１のダー
リントン接続回路の有する複数のトランジスタは、ＮＰ
Ｎ型トランジスタとＰＮＰ型トランジスタの両方の組み
合わせであり、第２のダーリントン接続回路の有する複
数のトランジスタも、ＮＰＮ型トランジスタとＰＮＰ型
トランジスタの両方の組み合わせである。第１及び第２
のダーリントン接続回路の電流増幅率が、ＮＰＮ型とＰ
ＮＰ型の各トランジスタの電流増幅率の積となり、第１
及び第２のダーリントン接続回路における電流増幅率の
ばらつきが低減される。

【００１２】

【実施例】第１の実施例 図１は、本発明の第１の実施例を示す積分回路の回路図
であり、図２と共通する要素には共通の符号が付されて
いる。本実施例は、請求項１に記載される第１の発明に
対応するものである。この積分回路は、入力端子Ｉｎに
一方の端子が接続された従来と同様の電流設定用抵抗１
と、充電用容量２とを有している。その抵抗１の他端に
は、第１導電型の第１のトランジスタであるＮＰＮトラ
ンジスタ１１の第１電極のエミッタが接続されると共
に、第２導電型の第２のトランジスタであるＰＮＰトラ
ンジスタ１２の第３電極のエミッタが接続されている。
ＮＰＮトランジスタ１１の第２電極のコレクタは第１の
電源電位Ｖｃｃに接続され、ＰＮＰトランジスタ１２の
第４電極のコレクタは第２の電源電位である接地電位に
接続されている。２個のトランジスタ１１，１２の第
１，第２の制御電極であるベースは、共に容量２の一方
の電極に接続され、トランジスタ１１，１２のベースの
接続された容量２の電極が出力端子Ｏｕｔに接続され、
容量２の他方の電極は接地されている。

【００１３】次に、図１の積分回路の動作を説明する。
入力端子Ｉｎに入力される電圧が変化すると、２つのト
ランジスタ１１，１２のエミッタの電位が変化する。例
えば、その入力端子Ｉｎに入力される電圧が立上がる
と、トランジスタ１１，１２のエミッタの電位が上昇す
る。トランジスタ１２のベース・エミッタ間には順方向
バイアスの電圧がかかってオン状態となり、トランジス
タ１１のベース・エミッタ間には逆バイアスの電圧がか
かってオフ状態となる。そのため、トランジスタ１２で
はベース電流が容量２に向かって流れると共に、そのベ
ース電流を増幅したエミッタ電流が抵抗１１側から流れ
る。このとき、このトランジスタ１２のベース電流は容
量２の充電電流Ｉｊ₁ となり、容量２は充電される。出
力端子Ｏｕｔからは、容量２の充電状況に応じて上昇し
た電位が出力される。

【００１４】次に入力端子にＩｎに入力される電圧が立
下がると、２つのトランジスタ１１，１２のエミッタの
電位が降下する。トランジスタ１１のベース・エミッタ
間には順方バイアスの電圧がかかり、トランジスタ１２
のベース・エミッタ間には逆バイアスがかかる。そのた
め、トランジスタ１１ではベース電流が容量１２から流
れると共に、そのベース電流を増幅したエミッタ電流が
抵抗１へ向かって流れる。このとき、トランジスタ１２
はオフ状態となっている。トランジスタ１１のベース電
流は容量２の放電電流Ｉｈ₁ となり、容量２は放電す
る。出力端子Ｏｕｔからは、容量２の放電状況に応じて
降下した電位が出力される。ここで、トランジスタ１１
の電流増幅率をｈ_fe11、トランジスタ１２の電流増幅率
ｈ_fe12とすると、従来の充放電電流Ｉｊ，Ｉｈに比べ
て、本実施例における充放電電流Ｉｊ₁ ，Ｉｈ₁ は次の
（２）式及び（３）式のようになる。 Ｉｊ₁ ＝Ｉｊ／ｈ_fe12 ・・・（２） Ｉｈ₁ ＝Ｉｈ／ｈ_fe11 ・・・（３） 以上のように、本実施例では、抵抗１と容量２間にトラ
ンジスタ１１，１２を設け、各トランジスタ１１，１２
のベース電流で、容量２に対す充放電を行うようにして
いる。容量２に対す充放電電流Ｉｊ₁ ，Ｉｈ₁ が、従来
に比べて（２）及び（３）式のように減少し、積分時間
Ｔを延ばすことができる。また、従来回路と同じ積分時
間Ｔを得るために必要な容量２の容量値Ｃ₁₂を、従来の
容量値Ｃの１／ｈ_fe11または１／ｈ_fe12にできる。よっ
て半導体集積回路の集積度が向上する。

【００１５】第２の実施例 図３は本発明の第２の実施例を示す積分回路の回路図で
ある。図１と共通する要素には共通の符号が付されてい
る。本実施例は、第２の発明の積分回路に対応するもの
である。この積分回路は、第１の実施例と同様に、入力
端子Ｉｎに一方の端子が接続された電流設定用の抵抗１
と、その抵抗１の他端にエミッタが接続された第１のト
ランジスタのＮＰＮトランジスタ１１と、第２のトラン
ジスタのＰＮＰトランジスタ１２とを備えている。トラ
ンジスタ１１の第２電極のコレクタは電源電位Ｖｃｃに
接続され、トランジスタ１２の第４電極のコレクタは接
地されている。この積分回路には、さらに第３，第４の
トランジスタ１３，１４が設けられている。トランジス
タ１３，１４の第５，第７電極であるエミッタは、トラ
ンジスタ１１，１２のエミッタと共に抵抗１に、接続さ
れている。トランジスタ１１のベースにはＮＰＮトラン
ジスタ１３の第６電極であるコレクタと第３の制御電極
であるベースが接続されている。トランジスタ１２のベ
ースにはＰＮＰトランジスタ１４の第４の制御電極のベ
ースと第８電極であるコレクタが接続されている。トラ
ンジスタ１１のベースとトランジスタ１３のコレクタ及
びベースとは、充電用の容量２の一方の電極に接続さ
れ、同様に、トランジスタ１２のベースとトランジスタ
１４のコレクタ及びベースも、容量２の一方の電極に接
続されている。容量２の他端は接地電位に接続され、容
量２のトランジスタ１１，１２のベースが接続された側
の電極が出力端子Ｏｕｔに接続されている。この積分回
路においては、トランジスタ１１のエミッタとトランジ
スタ１３のエミッタの面積比と、トランジスタ１２のエ
ミッタとトランジスタ１４のエミッタの面積比とを任意
の同一の値ｎとしている。

【００１６】次に、図３の積分回路の動作を説明する。
入力端子Ｉｎに入力される電圧が変化すると、各トラン
ジスタ１１〜１４のエミッタの電位が変化する。例え
ば、その入力端子Ｉｎに入力される電圧が立上がると、
各トランジスタ１２，１４のエミッタの電位が上昇し、
各トランジスタ１１，１３のベース・エミッタ間には、
順方向のバイアス電圧がそれぞれかかってオン状態とな
る。一方、、トランジスタ１１，１３のベース・エミッ
タ間には、逆バイアスの電圧がかかってオフ状態とな
る。そのため、トランジスタ１２，１４がオン状態とな
り、各トランジスタ１２，１４は増幅動作をそれぞれ行
う。この時、トランジスタ１２及び１４はカレントミラ
ー回路となっており、各トランジスタ１２，１４におけ
るエミッタ・ベース間の電圧ＶBEは等しい。トランジス
タ１２のコレクタ電流をＩc2及び逆飽和電流をＩs2、ト
ランジスタのコレクタ電流と逆飽和電流をそれぞれＩc
4，Ｉs4とし、絶対温度をＴ、ボルツマン定数をＫ、電
荷量をｑとすると、次の式が成り立つ。

【００１７】ＶBE＝ＫＴ／ｑ×ｌｎ（Ｉc2／Ｉs2） ＶBE＝ＫＴ／ｑ×ｌｎ（Ｉc4／Ｉs4） 従って、 Ｉc4＝Ｉs4／Ｉs2×Ｉc2 ・・・（４） となる。ここで、トランジスタ１２のエミッタ面積はト
ランジスタ１４のエミッタ面積のｎ倍と設定されている
ので、Ｉs2とＩs4間には次の（５）式が成り立つ。 Ｉs2＝ｎ×Ｉs4 ・・・（５） （４）式と（５）式から、 Ｉc2＝ｎ×Ｉc4 となる。また、抵抗１に流れる電流ＩｊとＩc2及びＩc4
間には、次式が成り立つ。 Ｉｊ＝Ｉc2＋Ｉc4 そのため、 Ｉｊ＝（１＋ｎ）×Ｉc4 Ｉc4＝１／（１＋ｎ）×Ｉｊ ここで、ｎが十分大きければ、 Ｉc4＝１／ｎ×Ｉｊ となる。この電流Ｉc4が容量２の充電電流Ｉｊ₂ とな
り、 Ｉｊ₂ ＝１／ｎ×Ｉｊ ・・・（６） となる。電流Ｉｊ₂ が容量２に向かって流れ、出力端子
Ｏｕｔからは、容量２の充電状況に応じて上昇した電位
が出力される。

【００１８】同様に、入力端子Ｉｎに入力される電圧が
立下ると、各トランジスタ１１，１３のエミッタの電位
が上昇し、各トランジスタ１１，１３のベース・エミッ
タ間には順方向のバイアス電圧がそれぞれかかる。その
ため、トランジスタ１１，１３がオン状態となる。一
方、トランジスタ１２，１４には逆バイアスがかかり、
オフ状態となる。この場合、トランジスタ１１，１３
が、容量２の充電の場合と同様に、増幅動作をするの
で、次の（７）式の放電電流Ｉｈ2 が容量２から抵抗１
へ流れる。 Ｉｈ₂ ＝１／ｎ×Ｉｈ ・・・（６） 以上のように、本実施例では、各トランジスタ１１，１
２と容量２間に、トランジスタ１３，１４を設けてい
る。そのため、以下のような効果を発揮することができ
る。例えば、第１の実施例では、容量２に対する充放電
電流が、トランジスタ１１，１２の電流増幅率ｈ_fe11，
ｈ_fe12の変動を直接うけるため、積分時間Ｔも電流増幅
率ｈ_fe11，ｈ_fe12の変動の影響を受けることが想定され
る。また、電流増幅率ｈ_fe11，ｈ_fe12を同じにすること
は困難であり、充電電流と放電電流が異なることも想定
される。本実施例では、容量２の充放電電流Ｉｊ₂ ，Ｉ
h ₂ が、面積比ｎによって決定される。そのため、容量
２に対す充放電電流Ｉｊ₂ ，Ｉｈ₂ が、従来に比べて
（６）及び（７）式のように減少し、積分時間Ｔを延ば
すことができる。また、従来回路と同じ積分時間Ｔを得
るために必要な容量２の容量値を、従来の容量値Ｃの１
／ｎにできる。よって半導体集積回路の集積度が向上す
る。

【００１９】第３の実施例 図４は、本発明の第３の実施例を示す積分回路の回路図
であり、図１及び図３と共通する要素には共通の符号が
付されている。本実施例は第３の発明に対応する積分回
路である。この回路では、第２の実施例で用いた各トラ
ンジスタ１３，１４の代わりに、容量２と抵抗１間に第
３のトランジスタであるＮＰＮトランジスタ１３ａと、
第４のトランジスタであるＰＮＰトランジスタ１４ａ
を、図１の回路に設けている。ここで、トランジスタ１
１のエミッタとトランジスタ１３ａの第５電極であるエ
ミッタの面積比はｎ1 であり、トランジスタ１２のエミ
ッタとトランジスタ１４ａの第７電極であるエミッタの
面積比は、ｎ1 と異なるｎ2 とされている。この積分回
路は、図３の第３の実施例と同様の積分動作を行うが、
面積比ｎ1とｎ2 が異なるため、この積分回路における
容量２の充放電電流Ｉｊ₃ とＩｈ₃は異なる。従来の回
路の図２と比較すると、充放電電流Ｉｊ₃ ，Ｉh ₃ は、
次の（６）及び（７）式となる。 Ｉｊ₃ ＝Ｉｊ／ｎ2 ・・・（８） Ｉh ₃ ＝Ｉh ／ｎ1 ・・・（９） 面積比ｎ1 ，ｎ2 を個別に設定することにより、充放電
電流Ｉｊ₃ ，Ｉh ₃ を個別に設定することが可能であ
る。即ち、第３の実施例の効果に加え、さらに、充電時
間と放電時間を任意に設定できるものとなる。

【００２０】第４の実施例 図５は、本発明の第４の実施例を示す積分回路の回路図
であり、図１と共通する要素には共通の符号が付されて
いる。本実施例は、第４の発明に対応する積分回路であ
る。この回路は、第２の実施例における各トランジスタ
１３，１４の代りに、第３のトランジスタであるＮＰＮ
トランジスタ１３ｂと、第４のトランジスタであるＰＮ
Ｐトランジスタ１４ｂと、第１の抵抗１５と、第２の抵
抗１６とを、図１の回路に設けている。トランジスタ１
３ｂの第３の制御電極のベースと第６電極のコレクタ
は、トランジスタ１１のベースに接続されると共に容量
２の一方の電極に接続されている。トランジスタ１４ｂ
の第４の制御電極のベースと第８電極のコレクタは、ト
ランジスタ１２のベースに接続されると共に容量２の該
電極に接続されている。各トランジスタ１３ｂ，１４ｂ
の第５，第７電極であるエミッタ間には、第１及び第２
の抵抗である抵抗１５，１６が直列に接続され、その抵
抗１５，１６の接続ノードが抵抗１に接続されている。
トランジスタ１１とトランジスタ１３ｂのエミッタ面積
が同一に作成され、トランジスタ１２とトランジスタ１
４ｂのエミッタ面積も同一に作成されている。抵抗１
５，１６の抵抗値は、同じ値ｒとなっている。

【００２１】図５の回路は、抵抗１と、容量２と、トラ
ンジスタ１１，１２と、トランジスタ１３，１４の代わ
りのトランジスタ１３ｂ，１４ｂとは、入力端子Ｉｎか
らの入力電圧の変化に対して、第２の実施例と同様のオ
ン、オフ動作を行う。ここで、本実施例の積分回路で
は、抵抗１５，１６を設けているので、各トランジスタ
１３ｂ，１４ｂの動作特性が変化する。図５における容
量２の充放電電流Ｉｊ₄，Ｉｈ₄ は、従来の回路の充放
電電流をＩｊ，Ｉｈ、絶対温度をＴ、ボルツマン定数を
Ｋ、電荷量をｑとすると、次の（１０）及び（１１）式
を満たす値となる。 ＫＴ／ｑ×ｌｎ（Ｉｊ／Ｉｊ₄ ）＝ｒ×Ｉｊ₄ ・・・（１０） ＫＴ／ｑ×ｌｎ（Ｉｈ／Ｉｈ₄ ）＝ｒ×Ｉｈ₄ ・・・（１１） 第２の実施例では、トランジスタの１１のエミッタとト
ランジスタ１３のエミッタの面積比と、トランジスタ１
２のエミッタとトランジスタ１４のエミッタの面積比を
ｎとし、積分時間Ｔを延ばしていたが、最小エミッタの
面積には限界があるので、面積比ｎによっては各トラン
ジスタ１１，１２の面積をそれぞれ大きくせざるを得な
い場合がある。ここで、各充放電電流Ｉｊ₄ ，Ｉｈ₄ を
充放電電流Ｉｊ，Ｉｈの１／１０にそれぞれ設定する場
合について考える。各充放電電流Ｉｊ，Ｉｈを１０μＡ
とすると、抵抗１５，１６の抵抗値ｒは凡そ６０ＫΩと
なる。即ち、トランジスタ１１，１２の面積をそれぞれ
１０倍にすること無く、６０ＫΩの抵抗２本を追加する
だけで、第２の実施例と同様の効果が得られる。

【００２２】第５の実施例 図６は、本発明の第５の実施例を示す積分回路の回路図
であり、図５と共通する要素に共通の符号が付されてい
る。この回路は、第４の実施例におけ各抵抗１５，１６
を第１及び第２の抵抗１５ａ，１６ａにそれぞれ置き換
えたものであり、他の部分は図５と同様である。各抵抗
１５，１６の抵抗値ｒは同一であったが、本実施例の抵
抗１５ａ，１６ａの抵抗値はそれぞれ任意の値ｒ1,ｒ2
であり、異なっている。図６の積分回路は、第４の実施
例と同様の動作を行うが、本実施例の積分回路における
容量２の充放電電流Ｉｊ₅ ，Ｉｈ₅ は、従来の回路の充
放電電流をＩｊ，Ｉｈ、絶対温度をＴ、ボルツマン定数
をＫ、電荷量をｑとすると、次の（１２），及び（１
３）式を満たす値となる。 ＫＴ／ｑ×ｌｎ（Ｉｊ／Ｉｊ₅ ）＝ｒ2 ×Ｉｊ₅ ・・・（１２） ＫＴ／ｑ×ｌｎ（Ｉｈ／Ｉｈ₅ ）＝ｒ1 ×Ｉｈ₅ ・・・（１３） そのため、第４の実施例と同様の効果に加え、各充放電
電流Ｉｊ₅ ，Ｉｈ₅ の値を個別に設定でき、充電時間と
放電時間を抵抗値ｒ1,ｒ2 の設定で任意の値にそれぞれ
設定できるという利点を有している。

【００２３】第６の実施例 図７は、本発明の第６の実施例を示す積分回路の回路図
である。本実施例は、第６の発明に対応する積分回路で
ある。例えば、図３の第２の実施例では、容量２に対す
る充放電電流Ｉｊ₂ ，Ｉｈ₂ を小さくするために、トラ
ンジスタ１１及び１３のエミッタの面積を変更し、トラ
ンジスタ１２及び１４のエミッタの面積を変更してい
る。ここで、充放電電流Ｉｊ₂ ，Ｉｈ₂ を小さくして積
分時間を長くする場合、トランジスタ１１またはトラン
ジスタ１２の面積を大きくとる必要がある。本実施例
は、この問題を解決するために、図３の積分回路に、さ
らに第５のトランジスタであるＮＰＮトランジスタ２１
と第６のトランジスタであるＰＮＰトランジスタ２２を
設けている。即ち、この積分回路では、トランジスタ１
３のコレクタが直接容量２に接続されず、トランジスタ
１３のコレクタはトランジスタ２１の第９電極であるエ
ミッタに接続されている。同様に、トランジスタ１４の
コレクタはトランジスタ２２の第１１電極であるエミッ
タに接続されている。トランジスタ２１の第１０電極の
コレクタは電源電位Ｖｃｃに接続され、トランジスタ２
２の第１２電極のコレクタは接地電位に接続されてい
る。各トランジスタ２１，２２のベースである第５，第
６の制御電極が、共通に容量２の一方の電極に接続され
ている。各トランジスタ２１，２２のベースと容量２の
接続ノードが出力端子Ｏｕｔに接続されている。

【００２４】次に、図７の積分回路の動作を説明する。
入力端子Ｉｎに入力される電圧が立上がると、トランジ
スタ１１〜１４のエミッタの電位が上昇する。よって、
各トランジスタ１２，１４，２２がオン状態となり、ト
ランジスタ１１，１３，２１はオフ状態とする。トラン
ジスタ１２，１４，２２における増幅の結果、トランジ
スタ２２のベース電流が容量２に向かって流れる。この
トランジスタ２２のベース電流は、容量２の充電電流Ｉ
ｊ₆ となり、容量２は充電される。出力端子Ｏｕｔから
は、容量２の充電状況に応じて上昇した電位が出力され
る。次に入力端子にＩｎに入力される電圧が立下がる
と、トランジスタ１１〜１４のエミッタの電位が降下す
る。よって、各トランジスタ１１，１３，２１がオン状
態となり、トランジスタ１２，１４，３２はオフ状態と
なる。トランジスタ１１，１３，３１における増幅の結
果、トランジスタ３１のベース電流が容量２から流れ
る。このトランジスタ２１ベース電流は、容量２の放電
電流Ｉｈ₆ となり、容量２は放電する。出力端子Ｏｕｔ
からは、容量２の放電状況に応じて降下した電位が出力
される。

【００２５】第２の実施例では、トランジスタの１１の
エミッタとトランジスタ１３のエミッタの面積比又はト
ランジスタ１２のエミッタとトランジスタ１４のエミッ
タの面積比を変えて、容量２の充放電電流Ｉｊ₂ ，Ｉｈ
₂ を小さくしているが、最小エミッタの面積には限界が
あるので、面積比ｎによっては各トランジスタ１１，１
２の面積をそれぞれ大きくせざるを得ない場合がある。
一方、本実施例では、トランジスタ２１，２２を追加し
て設けている。容量２の充放電電流Ｉｊ₆ ，Ｉｈ₆ は、
各トランジスタ２１，２２における電流増幅率をそれぞ
れｈ_fe21，ｈ_feとすると、次の（１４）及（１５）式の
ようになる。 Ｉｊ₆ ＝Ｉｊ₂ ／ｈ_fe22 ・・・（１４） Ｉｈ₆ ＝Ｉｈ₂ ／ｈ_fe21 ・・・（１５） 即ち、第２の実施例における充放電電流Ｉｊ₂ ，Ｉｈ₂
と比較した場合、充放電電流Ｉｊ₆ ，Ｉｈ₆ は、電流増
幅率ｈ_fe21分の１，ｈ_fe22分の１となる。よって、容量
２の積分時間Ｔは、電流増幅率ｈ_fe21，ｈ_fe22倍とな
り、十分な積分時間が得られる。

【００２６】第７の実施例 図８は、本発明の第７の実施例を示す積分回路の回路図
である。本実施例は第７の発明に対応する積分回路であ
る。この回路は、図１の第１の実施例と同様の、入力端
子Ｉｎに接続された時間設定用抵抗１と充電用容量２の
間に第１及び第２のダーリントン接続回路３０，４０を
設けている。第１のダーリントン接続回路３０では、抵
抗１にエミッタの接続されたＮＰＮトランジスタ３１を
有している。トランジスタ３１のベースにはＮＰＮトラ
ンジスタ３２のエミッタが接続されている。各トランジ
スタ３１，３２のコレクタはともに電源電位Ｖｃｃに接
続され、トランジスタ３２のベースが容量２の一方の電
極に接続されている。第２のダーリントン接続回路４０
では、抵抗１にエミッタの接続されたＰＮＰトランジス
タ４１を有している。トランジスタ４１のベースにはＰ
ＮＰトランジスタ４２のエミッタが接続されている。各
トランジスタ４１，４２のコレクタはともに接地電位に
接続され、トランジスタ４２のベースが容量２の一方の
電極に接続されている。容量２と各トランジスタ３２，
４２のベースの接続ノードが出力端子Ｏｕｔに接続さ
れ、容量２の他端は接地電位に接続されている。次に、
図７の積分回路の動作を説明する。

【００２７】まず、入力端子Ｉｎに入力される電圧が立
上がると、トランジスタ３１，４１のエミッタの電位が
上昇する。トランジスタ４１及びトランジスタ４２はダ
ーリントン接続となっており、また、トランジスタ３１
及びトランジスタ３２もダーリントン接続となってい
る。そのため、トランジスタ４１及びトランジスタ４２
がオン状態となり、トランジスタ３１及びトランジスタ
３２はオフ状態となる。トランジスタ４２のベース電流
は、トランジスタ４１のエミッタ電流に対して、トラン
ジスタ４１，４２における電流増幅率分の１の値とな
り、容量２に向かって流れる。このときのトランジスタ
４２のベース電流が容量２の充電電流Ｉｊ₇となり、容
量２は充電される。出力端子Ｏｕｔからは、容量２の充
電状況に応じて上昇した電位が出力される。次に入力端
子にＩｎに入力される電圧が立下がると、トランジスタ
３１，４１のエミッタの電位が降下する。そのため、ト
ランジスタ４１及びトランジスタ４２がオフ状態とな
り、トランジスタ３１及びトランジスタ３２はオン状態
となる。トランジスタ３２のベース電流は、トランジス
タ３１のエミッタ電流に対して、トランジスタ３１，３
２における電流増幅率分の１の値となり、容量２から流
れる。このときのトランジスタ３２のベース電流は容量
２の放電電流Ｉｈｊ₇ となり、容量２は充電される。出
力端子Ｏｕｔからは、容量２の放電状況に応じて降下し
た電位が出力される。

【００２８】ここで、容量２における充放電電流Ｉ
ｊ₇ ，Ｉｈｊ₇ の値は、トランジスタ３１，３２の電流
増幅率をｈ_fe31、ｈ_fe32、トランジスタ４１，４２の電
流増幅率をｈ_fe41，ｈ_fe42、従来回路の充放電電流をＩ
ｊ，Ｉｈｊとすると、それぞれ次の（１６）（１７）式
となる。 Ｉｊ₇ ＝Ｉｊ／（ｈ_fe41×ｈ_fe42） ・・・（１６） Ｉｈ₇ ＝Ｉｈ／（ｈ_fe31×ｈ_fe32） ・・・（１７） 以上のように、本実施例では、抵抗１と容量２間を第１
及び第２のダーリン接続回路３０，４０で接続してい
る。そのため、（２）及び（３）式と比較すると、充放
電電流が（１６）式及び（１７）に示されるような小さ
い充放電電流Ｉｊ₇ ，Ｉｈｊ₇ となる。例えば、トラン
ジスタ３１，４１の電流増幅率ｈ_fe31，ｈ_fe41が限界と
なっても、さらに、１／ｈ_fe17及び１／ｈ_fe18の充放電
電流が得られることになる。よって、トランジスタ３
１，４１のエミッタの面積を広げることなく、十分な充
電時間を確保できる。

【００２９】第８の実施例 図９は、本発明の第８の実施例を示す積分回路の回路図
であり、図８と共通する要素には共通の符号が付されて
いる。本実施例は、第８の発明に対応する積分回路であ
る。図８の第７の実施例では、容量２に対する充放電電
流を設定する２つのダーリントン接続回路３０，４０
を、それぞれＮＰＮトランジスタのみの構成とＰＮＰト
ランジスタのみの構成としているが、本実施例では、各
ダーリントン接続回路をＮＰＮトランジスタとＰＮＰト
ランジスタの組み合わせでそれぞれ構成するものであ
る。即ち、この回路は、入力端子Ｉｎに一方の端子が接
続された時間設定用抵抗１と充電用容量２との間に接続
された第１及び第２のダーリントン接続回路５０，６０
を備えている。ダーリントン接続回路５０は、抵抗１に
コレクタの接続されたＰＮＰトランジスタ５１と該抵抗
１にエミッタの接続されたＮＰＮトランジスタ５２を有
している。トランジスタ５１のベースにトランジスタ５
２のコレクタが接続され、そのトランジスタ５１のエミ
ッタは電源電位Ｖｃｃに接続されている。トランジスタ
５２のベースが容量２の一方の電極に接続されている。
ダーリントン接続回路６０は、抵抗１にコレクタの接続
されたＮＰＮトランジスタ６１と該抵抗１にエミッタの
接続されたＰＮＰトランジスタ６２を有している。トラ
ンジスタ６１のベースにトランジスタ６２のコレクタが
接続され、そのトランジスタ６１のエミッタは接地電位
に接続されている。トランジスタ６２のベースが、トラ
ンジスタ５２のベースと共に容量２の一方の電極に接続
されている。トランジスタ５２，６２のベースが接続さ
れた容量２の電極が、出力端子Ｏｕｔに接続され、容量
２の他方の電極は、接地電位に接続されている。

【００３０】次に、図７の積分回路の動作を説明する。
入力端子Ｉｎに入力される電圧が立上がると、トランジ
スタ５２，６２のエミッタの電位が上昇する。トランジ
スタ５１及びトランジスタ５２はダーリントン接続とな
っており、また、トランジスタ６１及びトランジスタ６
２もダーリントン接続となっている。そのため、トラン
ジスタ６１及びトランジスタ６２がオン状態となり、ト
ランジスタ５１及びトランジスタ５２はオフ状態とな
る。トランジスタ６２のベース電流は、トランジスタ６
１のコレクタ電流に対して、トランジスタ６１，６２に
おける電流増幅率分の１の値となり、容量２に向かって
流れる。このときのトランジスタ６２のベース電流は容
量２の充電電流Ｉｊ₈ となり、容量２は充電される。出
力端子Ｏｕｔからは、容量２の充電状況に応じて上昇し
た電位が出力される。

【００３１】次に入力端子にＩｎに入力される電圧が立
下がると、トランジスタ５２，６２のエミッタの電位が
降下する。トランジスタ６１及びトランジスタ６２がオ
フ状態となり、トランジスタ５１及びトランジスタ５２
はオン状態となる。トランジスタ５２のベース電流は、
トランジスタ５１のコレクタ電流に対して、トランジス
タ５１，５２における電流増幅率分の１の値となり、容
量２から流れる。このときのトランジスタ５２のベース
電流は容量２の充電電流Ｉｈｊ₈ となり、容量２は放電
する。出力端子Ｏｕｔからは、容量２の放電状況に応じ
て降下した電位が出力される。ここで、容量２に対する
充放電電流Ｉｊ₈ ，Ｉｈｊ₈ は、ＮＰＮトランジスタの
電流増幅率をｈ_fen 、ＰＮＰトランジスタの電流増幅率
ｈ_fep 、従来回路の充放電電流をＩｊ，Ｉｈｊとする
と、それぞれ次の（１８），（１９）式のようになる。

【００３２】 Ｉｊ₇ ＝Ｉｊ／（ｈ_fen ×ｈ_fep ） ・・・（１８） Ｉｈ₇ ＝Ｉｈ／（ｈ_fen ×ｈ_fep ） ・・・（１９） 以上のように、本実施例では、容量２の充放電電流Ｉｊ
₈ ，Ｉｈｊ₈ を設定する２つのダーリントン接続回路５
０，６０を、ＮＰＮトランジスタＰＮＰトランジスタの
組み合わせた構成としている。例えば、第６の実施例で
は（ｈ_fe31×ｈ_fe32）の値と（ｈ_fe41×ｈ_fe42）の値を
同じ値とすることが困難なため、充電時間と放電時間が
異なってしまうことが想定されるが、本実施例では、Ｎ
ＰＮトランジスタとＰＮＰトランジスタの電流増幅率の
違いによる充放電電流の差をなくすことができる。な
お、本発明は、上記実施例に限定されず種々の変形が可
能である。例えば、第６の実施例では、第５のトランジ
スタ２１と第６のトランジスタ２２を、図３の第２の実
施例に対して設けているが、図４〜図６の第３〜第５の
実施例に対して設けてもよい。図１０は、図７の変形例
を示す図であり、図５に対して第５のトランジスタ２１
と第６のトランジスタ２２を設けたものである。第４の
実施例に対して、トランジスタ２１，２２を設けること
により、充放電電流Ｉｊ₄ ，Ｉｈ₄ は、電流増幅率ｈ
_fe21，ｈ_fe22分の１となる。よって、容量２の積分時間
Ｔは、電流増幅率ｈ_fe21，ｈ_fe22倍となり、さらに十分
な積分時間が得られる。第３及び第５の実施例の場合も
同様であり、さらに十分な積分時間がそれぞれ得られる
ことになる。

【００３３】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、容量と電流設定用抵抗との間に、第１及び第
２のトランジスタを備えているので、該第１及び第２の
トランジスタが増幅動作を行うことになる。第１及び第
２のトランジスタにおける電流増副率によって、容量に
対する充放電電流が小さくなる。そのため、容量の持つ
容量値を大きくすることなく、積分時間を長くでき、回
路の規模を小さくすることができる。第２の発明によれ
ば、第１の発明における第１及び第２のトランジスタ
に、さらに、第３及び第４のトランジスタを設け、該第
３及び第４のトランジスタを介して充放電電流を流す構
成としている。そして、第１及び第３のトランジスタに
おける第１電極及び第５電極の面積比と前記第２及び第
４のトランジスタにおける第３電極及び第７電極の面積
比とは、任意の同一の値としているので、容量に対する
充放電電流を、その面積比によって任意の値に設定する
ことができる。即ち、積分時間を任意に設定できる。

【００３４】第３の発明によれば、請求項２記載の第３
及び第４のトランジスタを設け、前記第１及び第３のト
ランジスタにおける第１電極及び第５電極の面積比と前
記第２及び第４のトランジスタにおける第３電極及び第
７電極の面積比とは、任意の異なる値としているので、
充電電流と放電電流を異なった値にでき、容量の充電時
間と放電時間を変えることができる。第４の発明によれ
ば、第１の発明における第１のトランジスタに接続され
た第３のトランジスタと、第２のトランジスタに接続さ
れた第４のトランジスタと、第１及び第２の抵抗とを設
け、その第３及び第４のトランジスタにおける第５電極
及び第７電極の面積は、第１及び第２のトランジスタの
第１電極及び第３電極の面積とそれぞれ等しく形成し、
第１の抵抗及び第２の抵抗の抵抗値は、同じ値に設定に
しているので、例えば、第１電極及び第３電極の面積を
大きくしなくても、第２の発明と同等の効果を有する積
分回路を構成することができる。第５の発明によれば、
第１の発明における第１のトランジスタに接続された第
３のトランジスタと、第２のトランジスタに接続された
第４のトランジスタと、第１及び第２の抵抗とを設け、
その第３及び第４のトランジスタにおける第５電極，第
７電極の面積は、第１及び第２のトランジスタの第１電
極及び第３電極の面積とそれぞれ等しく形成し、第１の
抵抗及び第２の抵抗の抵抗値は、異なる値に設定にして
いるので、例えば、第１電極及び第３電極の面積を大き
くしなくても、容量の充電時間と放電時間とを、第１及
び第２の抵抗の抵抗値を変えることで、任意に設定でき
る。

【００３５】第６の発明によれば、第２，第３，第４又
は第５の発明における第３のトランジスタと第４のトラ
ンジスタと容量の間に第５及び第６のトランジスタを設
けているので、第２，第３，第４又は第５の積分回路の
充放電電流をそれぞれ小さくすることができ、積分時間
を長くすることができる。第７の発明によれば、容量と
時間設定用抵抗間に、第１及び第２のダーリントン接続
回路を設けている。第１及び第２のダーリントン接続回
路の電流増幅率は、トランジスタ単体の電流増幅率より
も大きいので、容量に対する充放電電流は、第１の発明
よりも、さらに小さくできる。よって、十分な積分時間
を確保することができる。第８の発明によれば、第７の
発明における第１及び第２のダーリントン接続回路を構
成するトランジスタをＮＰＮ型トランジスタとＰＮＰ型
トランジスタの両方の組み合わせとしている。そのた
め、第１及び第２のダーリントン接続回路の電流増幅率
は、ＮＰＮ型トランジスタの増幅率とＰＮＰ型トランジ
スタの増幅率の積となり、充放電電流の差を小さくする
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す積分回路の回路図
である。

【図２】従来の積分回路を示す回路図である。

【図３】本発明の第２の実施例を示す積分回路の回路図
である。

【図４】本発明の第３の実施例を示す積分回路の回路図
である。

【図５】本発明の第４の実施例を示す積分回路の回路図
である。

【図６】本発明の第５の実施例を示す積分回路の回路図
である。

【図７】本発明の第６の実施例を示す積分回路の回路図
である。

【図８】本発明の第７の実施例を示す積分回路の回路図
である。

【図９】本発明の第８の実施例を示す積分回路の回路図
である。

【図１０】図７の変形例を示す回路図である。

【符号の説明】

１，１５，１６，１５ａ，１６ａ 抵抗 ２ 容量 １１，１３，１３ａ，１３ｂ，３１，３２，５２，６１
ＮＰＮトランジスタ １２，１４，１４ａ，１４ｂ，４１，４２，５１，６２
ＰＮＰトランジスタ ３０，５０ 第１のダーリントン接続回路 ４０，６０ 第２のダーリントン接続回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 充放電によって両電極間の電圧が変化す
   る容量と、入力端子と前記容量間に設けられた前記充放
   電の電流設定用抵抗とを備え、前記入力端子に印加され
   た入力電圧の波形を積分した電圧波形を出力する積分回
   路において、 第１の制御電極と該第１の制御電極に与えられた電圧に
   基づき導通状態が制御される第１電極及び第２電極を有
   し、該第１電極が前記電流設定用抵抗に接続されて該第
   １の制御電極が前記容量に接続されかつ該第２電極が第
   １の電源電位に接続され、該容量の放電電流を前記電流
   設定用抵抗に流す第１導電型の第１のトランジスタと、 第２の制御電極と該第２の制御電極に与えられた電圧に
   基づき導通状態が制御される第３電極及び第４電極を有
   し、該第３電極が前記電流設定用抵抗に接続されて該第
   ２の制御電極が前記容量に接続されかつ該第４電極が第
   ２の電源電位に接続され、該容量の充電電流を容量へ流
   す第２導電型の第２のトランジスタとを、 備えたことを特徴とする積分回路。
2. 【請求項２】 第３の制御電極と該第３の制御電極に与
   えられた電圧に基づき導通状態が制御される第５電極及
   び第６電極を有し、前記第１のトランジスタの第１の制
   御電極に該第３の制御電極と該第６電極が接続されかつ
   該第１のトランジスタの第１電極に該第５電極が接続さ
   れ、前記電流設定用抵抗に前記放電電流を流す第１導電
   型の第３のトランジスタと、 第４の制御電極と該第４の制御電極に与えられた電圧に
   基づき導通状態が制御される第７電極及び第８電極を有
   し、前記第２のトランジスタの第２の制御電極に該第４
   の制御電極と該第８電極が接続され且つ該第２のトラン
   ジスタの第３電極に該第７電極が接続され、前記容量に
   前記充電電流を流す第２導電型の第４のトランジスタと
   を設け、 前記第１電極及び第５電極の面積比と前記第３電極及び
   第７電極の面積比とは、任意の同一の値としたことを特
   徴とする請求項１記載の積分回路。
3. 【請求項３】 請求項２記載の第３及び第４のトランジ
   スタを設け、前記第１電極及び第５電極の面積比と前記
   第３電極及び第７電極の面積比とは、任意の異なる値と
   したことを特徴とする請求項１記載の積分回路。
4. 【請求項４】 第３の制御電極と該第３の制御電極に与
   えられた電圧に基づき導通状態が制御される第５電極及
   び第６電極を有し、前記第１のトランジスタの第１の制
   御電極に該第３の制御電極と該第６電極が接続された第
   １導電型の第３のトランジスタと、 前記第５電極と前記第１のトランジスタの第１電極との
   間に接続され、前記第３のトランジスタを介した前記放
   電電流を該電流設定用抵抗に流す第１の抵抗と、 第４の制御電極と該第４の制御電極に与えられた電圧に
   基づき導通状態が制御される第７電極及び第８電極を有
   し、前記第２のトランジスタの第２の制御電極に該第４
   の制御電極と該第８電極が接続された第２導電型の第４
   のトランジスタと、 前記第７電極と前記第２のトランジスタの第３電極との
   間に接続され、前記充電電流を該第４のトランジスタを
   介して前記容量に流す第２の抵抗とを設け、 前記各第５電極及び第７電極の面積は、前記第１電極及
   び第３電極の面積とそれぞれ等しく形成し、 前記第１の抵抗及び第２の抵抗の抵抗値は、同じ値に設
   定にしたことを特徴とする請求項１記載の積分回路。
5. 【請求項５】 第３の制御電極と該第３の制御電極に与
   えられた電圧に基づき導通状態が制御される第５電極及
   び第６電極を有し、前記第１のトランジスタの第１の制
   御電極に該第３の制御電極と該第６電極が接続された第
   １導電型の第３のトランジスタと、 前記第５電極と前記第１のトランジスタの第１電極との
   間に接続され、前記第３のトランジスタを介した前記放
   電電流を該電流設定用抵抗に流す第１の抵抗と、 第４の制御電極と該第４の制御電極に与えられた電圧に
   基づき導通状態が制御される第７電極及び第８電極を有
   し、前記第２のトランジスタの第２の制御電極に該第４
   の制御電極と該第８電極が接続された第２導電型の第４
   のトランジスタと、 前記第７電極と前記第２のトランジスタの第３電極との
   間に接続され、前記充電電流を該第４のトランジスタを
   介して前記容量に流す第２の抵抗とを設け、 前記各第５電極及び第７電極の面積は、前記第１電極及
   び第３電極の面積とそれぞれ等しく形成し、 前記第１の抵抗及び第２の抵抗の抵抗値は、任意の異な
   る値に設定したことを特徴とする請求項１記載の積分回
   路。
6. 【請求項６】 第５の制御電極と該第５の制御電極に与
   えられた電圧に基づき導通状態が制御される第９電極及
   び第１０電極を有し、該第９電極が前記第３のトランジ
   スタの第３の制御電極に接続され該第１０電極が前記第
   １の電源電位に接続されかつ該第５の制御電極が前記容
   量に接続された第１導電型の第５のトランジスタと、 第６の制御電極と該第６の制御電極に与えられた電圧に
   基づき導通状態が制御される第１１電極及び第１２電極
   を有し、該第１１電極が前記第４のトランジスタの第４
   の制御電極に接続され該第１２電極が前記第２の電源電
   位に接続されかつ該第６の制御電極が前記容量に接続さ
   れた第２導電型の第６のトランジスタを設け、 前記第３のトランジスタは、前記第５のトランジスタを
   介して得られる前記容量の放電電流を前記電流設定用抵
   抗に流す構成とし、 前記第４のトランジスタは、前記第６のトランジスタを
   介して前記充電電流を前記容量へ流す構成としたことを
   特徴とする請求項２、３、４、または５記載の積分回
   路。
7. 【請求項７】 充放電によって両電極間の電圧が変化す
   る容量と、入力端子と前記容量間に設けられた前記充放
   電の電流設定用抵抗とを備え、前記入力端子に印加され
   た入力電圧の波形を積分した電圧波形を出力する積分回
   路において、 ダーリントン接続された複数のトランジスタを有し、前
   記電流設定用抵抗と前記容量と第１の電源電位間に接続
   されて該容量の放電電流を該電流設定用抵抗に流す第１
   のダーリントン接続回路と、 ダーリントン接続された複数のトランジスタを有し前記
   電流設定用抵抗と前記容量と第２の電源電位間に接続さ
   れ、該容量に対して充電電流を流す第２のダーリントン
   接続回路とを、 設けたことを特徴とする積分回路。
8. 【請求項８】 前記第１のダーリントン接続回路の有す
   る複数のトランジスタは、ＮＰＮ型トランジスタとＰＮ
   Ｐ型トランジスタの両方の組み合わせであり、前記第２
   のダーリントン接続回路の有する複数のトランジスタ
   は、ＮＰＮ型トランジスタとＰＮＰ型トランジスタの両
   方の組み合わせであることを特徴とする請求項７記載の
   積分回路。