JPH08149002A - Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法 - Google Patents
Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法Info
- Publication number
- JPH08149002A JPH08149002A JP6290999A JP29099994A JPH08149002A JP H08149002 A JPH08149002 A JP H08149002A JP 6290999 A JP6290999 A JP 6290999A JP 29099994 A JP29099994 A JP 29099994A JP H08149002 A JPH08149002 A JP H08149002A
- Authority
- JP
- Japan
- Prior art keywords
- current
- frequency
- phase difference
- pulse signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 238000005070 sampling Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】サンプルホールド位相検出器を有するＰＬＬ周
波数シンセサイザで、周波数切替時間を短縮し、且つ周
波数安定度を向上させる。 【構成】電圧制御発振器４の分岐した出力を分周したサ
ンプリングパルス信号ｂと基準パルス信号ａとの位相差
に従って、制御部１３の制御により電流容量の異なる電
流発生部１１，１２を適宜切替えてランプキャパシタ３
を充電する。この位相差が所定値を超えたときには、電
流容量の大きな電流発生部１２から充電し、周波数切替
時間を短縮する。更に、位相差が所定値以内のときおよ
び出力周波数がロック状態のときには、電流容量の小さ
い電流発生部１１からランプキャパシタ３を充電するこ
とにより、周波数安定度も高くできる。
波数シンセサイザで、周波数切替時間を短縮し、且つ周
波数安定度を向上させる。 【構成】電圧制御発振器４の分岐した出力を分周したサ
ンプリングパルス信号ｂと基準パルス信号ａとの位相差
に従って、制御部１３の制御により電流容量の異なる電
流発生部１１，１２を適宜切替えてランプキャパシタ３
を充電する。この位相差が所定値を超えたときには、電
流容量の大きな電流発生部１２から充電し、周波数切替
時間を短縮する。更に、位相差が所定値以内のときおよ
び出力周波数がロック状態のときには、電流容量の小さ
い電流発生部１１からランプキャパシタ３を充電するこ
とにより、周波数安定度も高くできる。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ（Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）周波数シンセ
サイザに関し、特にサンプルホールド位相検出器（位相
比較器）を有するＰＬＬ周波数シンセサイザに関する。
ｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）周波数シンセ
サイザに関し、特にサンプルホールド位相検出器（位相
比較器）を有するＰＬＬ周波数シンセサイザに関する。
【０００２】
【従来の技術】従来、この種のＰＬＬ周波数シンセサイ
ザは自動車電話システム等に用いられ、周波数安定度が
高いことと周波数切替時間が短いことが望まれている。
このうち、周波数切替時間の短縮に関する技術の一例が
特公平３−４３８０９号公報に示されており、ＰＬＬを
構成するサンプルホールド位相検出器の利得を特定の関
係式を満足するように設定することにより、周波数を極
めて高速度で切替えている。
ザは自動車電話システム等に用いられ、周波数安定度が
高いことと周波数切替時間が短いことが望まれている。
このうち、周波数切替時間の短縮に関する技術の一例が
特公平３−４３８０９号公報に示されており、ＰＬＬを
構成するサンプルホールド位相検出器の利得を特定の関
係式を満足するように設定することにより、周波数を極
めて高速度で切替えている。
【０００３】また、図３にＰＬＬ周波数シンセサイザの
他の従来例を示す。図３において、ＰＬＬ周波数シンセ
サイザは、基準パルス信号ａを発生出力する基準信号発
生器１と、基準パルス信号ａにより開閉する放電スイッ
チ２と、この放電スイッチ２が閉じているときに充電し
開いているときに放電するランプキャパシタ３と、制御
電圧ＶC によって発振周波数を変化させる電圧制御発振
器４と、この電圧制御発振器４の分岐した出力の一方を
入力し分周したサンプリングパルス信号ｂを出力する分
周器５と、サンプリングパルス信号ｂにより開閉するサ
ンプリングスイッチ６と、このサンプリングスイッチ６
が閉じているときに充放電するホールドキャパシタ７
と、このホールドキャパシタ７の出力を入力し制御電圧
ＶC を出力するループフィルタ８と、予め設定した電流
を放電スイッチ２に出力する電流発生部２０とを備え
る。
他の従来例を示す。図３において、ＰＬＬ周波数シンセ
サイザは、基準パルス信号ａを発生出力する基準信号発
生器１と、基準パルス信号ａにより開閉する放電スイッ
チ２と、この放電スイッチ２が閉じているときに充電し
開いているときに放電するランプキャパシタ３と、制御
電圧ＶC によって発振周波数を変化させる電圧制御発振
器４と、この電圧制御発振器４の分岐した出力の一方を
入力し分周したサンプリングパルス信号ｂを出力する分
周器５と、サンプリングパルス信号ｂにより開閉するサ
ンプリングスイッチ６と、このサンプリングスイッチ６
が閉じているときに充放電するホールドキャパシタ７
と、このホールドキャパシタ７の出力を入力し制御電圧
ＶC を出力するループフィルタ８と、予め設定した電流
を放電スイッチ２に出力する電流発生部２０とを備え
る。
【０００４】尚、サンプルホールド位相検出器は、通
常、放電スイッチ，電流発生部，ランプキャパシタ及び
サンプリングスイッチで構成される。
常、放電スイッチ，電流発生部，ランプキャパシタ及び
サンプリングスイッチで構成される。
【０００５】次に、動作について説明する。ランプキャ
パシタ３は、放電スイッチ２が閉じているときには電流
発生部２０から供給される電流により充電され、開いて
いるときには素早く放電される。その結果、ランプキャ
パシタ３の電圧ＶL は周期が基準パルス信号ａと同じで
ある鋸歯状波となる。ホールドキャパシタ７は、サンプ
リングスイッチ６によってサンプリングされた鋸歯状波
電圧まで充電される。このサンプリングされたホールド
キャパシタ７の電圧ＶH は次のサンプリングまで保持さ
れる。
パシタ３は、放電スイッチ２が閉じているときには電流
発生部２０から供給される電流により充電され、開いて
いるときには素早く放電される。その結果、ランプキャ
パシタ３の電圧ＶL は周期が基準パルス信号ａと同じで
ある鋸歯状波となる。ホールドキャパシタ７は、サンプ
リングスイッチ６によってサンプリングされた鋸歯状波
電圧まで充電される。このサンプリングされたホールド
キャパシタ７の電圧ＶH は次のサンプリングまで保持さ
れる。
【０００６】例えば、電圧制御発振器４の出力周波数が
何らかの原因により高くなると、サンプリングパルス信
号ｂの位相が基準パルス信号ａに対し進み、ランプキャ
パシタ３の電圧ＶL が低下し、ホールドキャパシタ７か
らランプキャパシタ３へ放電される。この動作によっ
て、電圧制御発振器４に出力される制御電圧ＶC が低下
し、最終的に電圧制御発振器４の出力周波数は周波数が
高くなる前の状態の周波数でロック状態となる。
何らかの原因により高くなると、サンプリングパルス信
号ｂの位相が基準パルス信号ａに対し進み、ランプキャ
パシタ３の電圧ＶL が低下し、ホールドキャパシタ７か
らランプキャパシタ３へ放電される。この動作によっ
て、電圧制御発振器４に出力される制御電圧ＶC が低下
し、最終的に電圧制御発振器４の出力周波数は周波数が
高くなる前の状態の周波数でロック状態となる。
【０００７】また、反対に電圧制御発振器４の出力周波
数が何らかの原因により低くなると、サンプリングパル
ス信号ｂの位相が遅れ、ランプキャパシタ３の電圧ＶL
が上昇し、ランプキャパシタ３からホールドキャパシタ
７へ充電される。この動作によって、電圧制御発振器４
に出力される制御電圧ＶC が上昇し、最終的に電圧制御
発振器４の出力周波数は周波数が低くなる前の状態の周
波数でロック状態となる。
数が何らかの原因により低くなると、サンプリングパル
ス信号ｂの位相が遅れ、ランプキャパシタ３の電圧ＶL
が上昇し、ランプキャパシタ３からホールドキャパシタ
７へ充電される。この動作によって、電圧制御発振器４
に出力される制御電圧ＶC が上昇し、最終的に電圧制御
発振器４の出力周波数は周波数が低くなる前の状態の周
波数でロック状態となる。
【０００８】電流発生部２０は所定値に固定された電流
を発生しており、従って、ランプキャパシタ３への充電
速度は一定となっている。
を発生しており、従って、ランプキャパシタ３への充電
速度は一定となっている。
【０００９】
【発明が解決しようとする課題】自動車電話システムに
用いられるＰＬＬ周波数シンセサイザは、周波数安定度
が高いこと及び周波数切替時間が短いことという相反す
る条件を満足させる必要があるが、上述の従来のＰＬＬ
周波数シンセサイザでは、ランプキャパシタへの充電速
度が一定のため、例えば容量の小さい電流発生部を備え
た周波数シンセサイザの場合には、ホールドキャパシタ
への充電時間が長くなり、すなわち周波数切替時間が長
くなる。また、容量の大きい電流発生部を備えた周波数
シンセサイザの場合には、充電時間が短くなり、すなわ
ち周波数安定度が悪くなるという問題がある。
用いられるＰＬＬ周波数シンセサイザは、周波数安定度
が高いこと及び周波数切替時間が短いことという相反す
る条件を満足させる必要があるが、上述の従来のＰＬＬ
周波数シンセサイザでは、ランプキャパシタへの充電速
度が一定のため、例えば容量の小さい電流発生部を備え
た周波数シンセサイザの場合には、ホールドキャパシタ
への充電時間が長くなり、すなわち周波数切替時間が長
くなる。また、容量の大きい電流発生部を備えた周波数
シンセサイザの場合には、充電時間が短くなり、すなわ
ち周波数安定度が悪くなるという問題がある。
【００１０】本発明の目的は、サンプルホールド位相検
出器を有するＰＬＬ周波数シンセサイザにおいて、周波
数切替時間を早め、且つ周波数安定度を向上させること
が可能なＰＬＬ周波数シンセサイザおよびその周波数制
御方法を提供することにある。
出器を有するＰＬＬ周波数シンセサイザにおいて、周波
数切替時間を早め、且つ周波数安定度を向上させること
が可能なＰＬＬ周波数シンセサイザおよびその周波数制
御方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明のＰＬＬ周波数シ
ンセサイザは、位相比較のため基準にする基準パルス信
号を発生出力する基準信号発生器と、前記基準パルス信
号により開閉する放電スイッチと、前記放電スイッチが
閉じているときに充電し開いているときに放電するラン
プキャパシタと、制御電圧によって発振周波数を変化さ
せる電圧制御発振器と、前記電圧制御発振器の分岐した
出力の一方を入力し分周したサンプリングパルス信号を
出力する分周器と、前記サンプリングパルス信号により
開閉するサンプリングスイッチと、前記サンプリングス
イッチが閉じているときに充放電するホールドキャパシ
タと、前記ホールドキャパシタの出力を入力し前記制御
電圧を出力するループフィルタと、前記基準パルス信号
と前記サンプリングパルス信号とを位相比較しこれら信
号間の位相差を示す位相差信号を出力する位相比較器
と、前記位相差信号に応じ予め設定した電流を前記放電
スイッチに出力する電流供給回路とを備える。また、前
記電流供給回路は、少なくとも二つの異なる値の電流を
発生する電流発生部と、前記位相差信号を受信し前記電
流発生部のなかから前記位相差信号に対応する電流発生
部を選択するように指示する制御部と、前記制御部の指
示信号に従って対応する電流発生部を選択し電流を出力
する選択スイッチとを備える。
ンセサイザは、位相比較のため基準にする基準パルス信
号を発生出力する基準信号発生器と、前記基準パルス信
号により開閉する放電スイッチと、前記放電スイッチが
閉じているときに充電し開いているときに放電するラン
プキャパシタと、制御電圧によって発振周波数を変化さ
せる電圧制御発振器と、前記電圧制御発振器の分岐した
出力の一方を入力し分周したサンプリングパルス信号を
出力する分周器と、前記サンプリングパルス信号により
開閉するサンプリングスイッチと、前記サンプリングス
イッチが閉じているときに充放電するホールドキャパシ
タと、前記ホールドキャパシタの出力を入力し前記制御
電圧を出力するループフィルタと、前記基準パルス信号
と前記サンプリングパルス信号とを位相比較しこれら信
号間の位相差を示す位相差信号を出力する位相比較器
と、前記位相差信号に応じ予め設定した電流を前記放電
スイッチに出力する電流供給回路とを備える。また、前
記電流供給回路は、少なくとも二つの異なる値の電流を
発生する電流発生部と、前記位相差信号を受信し前記電
流発生部のなかから前記位相差信号に対応する電流発生
部を選択するように指示する制御部と、前記制御部の指
示信号に従って対応する電流発生部を選択し電流を出力
する選択スイッチとを備える。
【００１２】本発明のＰＬＬ周波数シンセサイザにおけ
る周波数制御方法は、サンプルホールド位相検出器を有
するＰＬＬ周波数シンセサイザにおける周波数制御方法
において、位相比較のための基準パルス信号と電圧制御
発振器の分岐した出力の一方を入力し分周したサンプリ
ングパルス信号とを位相比較し、検出されるこれら信号
間の位相差を示す位相差信号に応じ予め設定した電流源
のなかから一つを選択し、前記サンプルホールド位相検
出器のランプキャパシタへ充電電流を供給する。
る周波数制御方法は、サンプルホールド位相検出器を有
するＰＬＬ周波数シンセサイザにおける周波数制御方法
において、位相比較のための基準パルス信号と電圧制御
発振器の分岐した出力の一方を入力し分周したサンプリ
ングパルス信号とを位相比較し、検出されるこれら信号
間の位相差を示す位相差信号に応じ予め設定した電流源
のなかから一つを選択し、前記サンプルホールド位相検
出器のランプキャパシタへ充電電流を供給する。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】本発明の一実施例を示す図１を参照する
と、ＰＬＬ周波数シンセサイザは、位相比較のため基準
にする基準パルス信号ａを発生出力する基準信号発生器
１と、基準パルス信号ａにより開閉する放電スイッチ２
と、放電スイッチ２が閉じているときに充電し開いてい
るときに放電するランプキャパシタ３と、制御電圧ＶC
によって発振周波数を変化させる電圧制御発振器４と、
電圧制御発振器４の分岐した出力の一方を入力し分周し
たサンプリングパルス信号ｂを出力する分周器５と、サ
ンプリングパルス信号ｂにより開閉するサンプリングス
イッチ６と、サンプリングスイッチ６が閉じているとき
に充放電するホールドキャパシタ７と、ホールドキャパ
シタ７の出力を入力し制御電圧ＶC を出力するループフ
ィルタ８と、基準パルス信号ａとサンプリングパルス信
号ｂとを位相比較しこれら信号間の位相差を示す位相差
信号ｃを出力する位相比較器９と、位相差信号ｃに応じ
予め設定した電流を放電スイッチ２に出力する電流供給
回路１０とを備える。
と、ＰＬＬ周波数シンセサイザは、位相比較のため基準
にする基準パルス信号ａを発生出力する基準信号発生器
１と、基準パルス信号ａにより開閉する放電スイッチ２
と、放電スイッチ２が閉じているときに充電し開いてい
るときに放電するランプキャパシタ３と、制御電圧ＶC
によって発振周波数を変化させる電圧制御発振器４と、
電圧制御発振器４の分岐した出力の一方を入力し分周し
たサンプリングパルス信号ｂを出力する分周器５と、サ
ンプリングパルス信号ｂにより開閉するサンプリングス
イッチ６と、サンプリングスイッチ６が閉じているとき
に充放電するホールドキャパシタ７と、ホールドキャパ
シタ７の出力を入力し制御電圧ＶC を出力するループフ
ィルタ８と、基準パルス信号ａとサンプリングパルス信
号ｂとを位相比較しこれら信号間の位相差を示す位相差
信号ｃを出力する位相比較器９と、位相差信号ｃに応じ
予め設定した電流を放電スイッチ２に出力する電流供給
回路１０とを備える。
【００１５】電流供給回路１０は、異なる値の電流を発
生する電流発生部１１，１２と、位相差信号ｃを受信し
電流発生部１１，１２のなかから位相差信号ｃに対応す
る電流発生部を選択するように指示する制御部１３と、
制御部１３の指示信号（切替信号ｄ）に従って対応する
電流発生部を選択し電流を出力する選択スイッチ１４と
を備える。電流発生部１２は、ランプキャパシタ３に対
する充電容量の大きな出力電流を発生させるものであ
り、周波数切替時間を短縮化させるために用いられる。
一方、電流発生部１１は、反対に小さな出力電流を発生
させるものであり、周波数安定度を向上させるために用
いられる。
生する電流発生部１１，１２と、位相差信号ｃを受信し
電流発生部１１，１２のなかから位相差信号ｃに対応す
る電流発生部を選択するように指示する制御部１３と、
制御部１３の指示信号（切替信号ｄ）に従って対応する
電流発生部を選択し電流を出力する選択スイッチ１４と
を備える。電流発生部１２は、ランプキャパシタ３に対
する充電容量の大きな出力電流を発生させるものであ
り、周波数切替時間を短縮化させるために用いられる。
一方、電流発生部１１は、反対に小さな出力電流を発生
させるものであり、周波数安定度を向上させるために用
いられる。
【００１６】図２は本発明の一実施例の各部における動
作波形図である。以下に図１及び図２を参照して動作を
説明する。
作波形図である。以下に図１及び図２を参照して動作を
説明する。
【００１７】電圧制御発振器４の出力周波数が何らかの
原因により低くなり、位相比較器９がサンプリングパル
ス信号ｂと基準パルス信号ａとを比較し位相差信号ｃを
出力し、その位相差が制御部１３で予め設定されてい
る，例えば、サンプリングパルス信号ｂがπ／８以上遅
れると、制御部１３は今まで使用していた電流発生部１
１からランプキャパシタ３への充電容量の大きな電流発
生部１２に切替えるよう切替信号ｄを出力する。
原因により低くなり、位相比較器９がサンプリングパル
ス信号ｂと基準パルス信号ａとを比較し位相差信号ｃを
出力し、その位相差が制御部１３で予め設定されてい
る，例えば、サンプリングパルス信号ｂがπ／８以上遅
れると、制御部１３は今まで使用していた電流発生部１
１からランプキャパシタ３への充電容量の大きな電流発
生部１２に切替えるよう切替信号ｄを出力する。
【００１８】この結果、電流発生部１２からランプキャ
パシタ３へ充電電流が供給されるため、このときのラン
プキャパシタの電圧ＶL は位相差信号ｃに応じたサンプ
リング電圧Ｖ2 となり、電流発生部１１から充電される
ときのサンプリング電圧Ｖ1より早く高くなる。従っ
て、ランプキャパシタ３からサンプリングスイッチ６を
介し電流がホールドキャパシタ７に流れホールドキャパ
シタの電圧ＶH はＶ1 からサンプリング電圧Ｖ2 と同様
に高くなる。そして、ループキャフィルタ８の出力であ
る制御電圧ＶC は高くなり、サンプリングパルス信号ｂ
の周波数は基準パルス信号ａの周波数に近づく。このと
き、サンプリングパルス信号ｂの周波数は、電流発生部
１１からランプキャパシタ３へ充電されるときに比べて
早く基準パルス信号ａの周波数に近づく。
パシタ３へ充電電流が供給されるため、このときのラン
プキャパシタの電圧ＶL は位相差信号ｃに応じたサンプ
リング電圧Ｖ2 となり、電流発生部１１から充電される
ときのサンプリング電圧Ｖ1より早く高くなる。従っ
て、ランプキャパシタ３からサンプリングスイッチ６を
介し電流がホールドキャパシタ７に流れホールドキャパ
シタの電圧ＶH はＶ1 からサンプリング電圧Ｖ2 と同様
に高くなる。そして、ループキャフィルタ８の出力であ
る制御電圧ＶC は高くなり、サンプリングパルス信号ｂ
の周波数は基準パルス信号ａの周波数に近づく。このと
き、サンプリングパルス信号ｂの周波数は、電流発生部
１１からランプキャパシタ３へ充電されるときに比べて
早く基準パルス信号ａの周波数に近づく。
【００１９】その後、サンプリングパルス信号ｂと基準
パルス信号ａの位相差が再びπ／８未満になると、制御
部１３は電流発生部１２から電流発生部１１に切替える
ように切替信号ｄを出力する。この結果、電流容量の小
さい電流発生部１１からランプキャパシタ３へ充電電流
が供給され、このときのランプキャパシタの電圧ＶLは
位相差に応じたサンプリング電圧Ｖ3 となり、ホールド
キャパシタ電圧ＶH もＶ2 からＶ3 になる。以下、電流
発生部１１から電流が供給される同様の動作によって、
サンプリング電圧はＶ3 から更に値の低いＶ4 に変化す
るとともに制御電圧ＶC が高くなり、最終的にサンプリ
ングパルス信号ｂと基準パルス信号ａの位相差がほぼ無
くなったときに、サンプリング電圧Ｖ5 となり、電圧制
御発振器４の出力周波数は周波数が低くなる前の状態の
周波数でロック状態となる。
パルス信号ａの位相差が再びπ／８未満になると、制御
部１３は電流発生部１２から電流発生部１１に切替える
ように切替信号ｄを出力する。この結果、電流容量の小
さい電流発生部１１からランプキャパシタ３へ充電電流
が供給され、このときのランプキャパシタの電圧ＶLは
位相差に応じたサンプリング電圧Ｖ3 となり、ホールド
キャパシタ電圧ＶH もＶ2 からＶ3 になる。以下、電流
発生部１１から電流が供給される同様の動作によって、
サンプリング電圧はＶ3 から更に値の低いＶ4 に変化す
るとともに制御電圧ＶC が高くなり、最終的にサンプリ
ングパルス信号ｂと基準パルス信号ａの位相差がほぼ無
くなったときに、サンプリング電圧Ｖ5 となり、電圧制
御発振器４の出力周波数は周波数が低くなる前の状態の
周波数でロック状態となる。
【００２０】本実施例では、２種類の電流発生部を設け
た場合を例示したが、位相差信号に対応させ３種類以上
の電流発生部を設け、制御部に切替条件を設定し、選択
指示し、よりきめの細かい制御を行うように構成しても
よい。
た場合を例示したが、位相差信号に対応させ３種類以上
の電流発生部を設け、制御部に切替条件を設定し、選択
指示し、よりきめの細かい制御を行うように構成しても
よい。
【００２１】また、本実施例では、制御部における設定
を位相差を基準とする方法を例示したが、例えば２００
μｓｅｃ．等基準パルス信号との時間差により判定し切
替指示することも可能である。
を位相差を基準とする方法を例示したが、例えば２００
μｓｅｃ．等基準パルス信号との時間差により判定し切
替指示することも可能である。
【００２２】
【発明の効果】以上説明したように本発明によれば、電
圧制御発振器の分岐した出力を分周したサンプリングパ
ルス信号と基準パルス信号との位相差に従って、電流容
量の異なる電流発生部を適宜切替えてランプキャパシタ
を充電するように構成したので、この位相差が所定値を
超えたときには、電流容量の大きな電流発生部から充電
することによりＰＬＬ周波数シンセサイザの周波数切替
時間を短縮することができる。更に、位相差が所定値以
内のときおよび出力周波数がロック状態のときには、電
流容量の小さい電流発生部からランプキャパシタを充電
しているため周波数安定度も高くできる。
圧制御発振器の分岐した出力を分周したサンプリングパ
ルス信号と基準パルス信号との位相差に従って、電流容
量の異なる電流発生部を適宜切替えてランプキャパシタ
を充電するように構成したので、この位相差が所定値を
超えたときには、電流容量の大きな電流発生部から充電
することによりＰＬＬ周波数シンセサイザの周波数切替
時間を短縮することができる。更に、位相差が所定値以
内のときおよび出力周波数がロック状態のときには、電
流容量の小さい電流発生部からランプキャパシタを充電
しているため周波数安定度も高くできる。
【図１】本発明のＰＬＬ周波数シンセサイザの一実施例
を示す構成図である。
を示す構成図である。
【図２】本発明の一実施例の各部における動作波形図で
ある。
ある。
【図３】従来のＰＬＬ周波数シンセサイザの一例を示す
構成図である。
構成図である。
１ 基準信号発生器 ２ 放電スイッチ ３ ランプキャパシタ ４ 電圧制御発振器 ５ 分周器 ６ サンプリングスイッチ ７ ホールドキャパシタ ８ ループフィルタ ９ 位相比較器 １０ 電流供給回路 １１，１２ 電流発生部 １３ 制御部 １４ 選択スイッチ ａ 基準パルス信号 ｂ サンプリングパルス信号 ｃ 位相差信号 ｄ 切替信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/10 Ａ
Claims (3)
- 【請求項１】 位相比較のため基準にする基準パルス信
号を発生出力する基準信号発生器と、前記基準パルス信
号により開閉する放電スイッチと、前記放電スイッチが
閉じているときに充電し開いているときに放電するラン
プキャパシタと、制御電圧によって発振周波数を変化さ
せる電圧制御発振器と、前記電圧制御発振器の分岐した
出力の一方を入力し分周したサンプリングパルス信号を
出力する分周器と、前記サンプリングパルス信号により
開閉するサンプリングスイッチと、前記サンプリングス
イッチが閉じているときに充放電するホールドキャパシ
タと、前記ホールドキャパシタの出力を入力し前記制御
電圧を出力するループフィルタと、前記基準パルス信号
と前記サンプリングパルス信号とを位相比較しこれら信
号間の位相差を示す位相差信号を出力する位相比較器
と、前記位相差信号に応じ予め設定した電流を前記放電
スイッチに出力する電流供給回路とを備えることを特徴
とするＰＬＬ周波数シンセサイザ。 - 【請求項２】 前記電流供給回路は、少なくとも二つの
異なる値の電流を発生する電流発生部と、前記位相差信
号を受信し前記電流発生部のなかから前記位相差信号に
対応する電流発生部を選択するように指示する制御部
と、前記制御部の指示信号に従って対応する電流発生部
を選択し電流を出力する選択スイッチとを備えることを
特徴とする請求項１記載のＰＬＬ周波数シンセサイザ。 - 【請求項３】 サンプルホールド位相検出器を有するＰ
ＬＬ周波数シンセサイザにおける周波数制御方法におい
て、 位相比較のための基準パルス信号と電圧制御発振器の分
岐した出力の一方を入力し分周したサンプリングパルス
信号とを位相比較し、検出されるこれら信号間の位相差
を示す位相差信号に応じ予め設定した電流源のなかから
一つを選択し、前記サンプルホールド位相検出器のラン
プキャパシタへ充電電流を供給することを特徴とするＰ
ＬＬ周波数シンセサイザにおける周波数制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290999A JPH08149002A (ja) | 1994-11-25 | 1994-11-25 | Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290999A JPH08149002A (ja) | 1994-11-25 | 1994-11-25 | Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149002A true JPH08149002A (ja) | 1996-06-07 |
Family
ID=17763152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290999A Pending JPH08149002A (ja) | 1994-11-25 | 1994-11-25 | Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149002A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390214A (ja) * | 1986-10-03 | 1988-04-21 | Matsushita Electric Ind Co Ltd | 多モ−ドｐｌｌ回路 |
| JPH0575451A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | 位相同期回路 |
-
1994
- 1994-11-25 JP JP6290999A patent/JPH08149002A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390214A (ja) * | 1986-10-03 | 1988-04-21 | Matsushita Electric Ind Co Ltd | 多モ−ドｐｌｌ回路 |
| JPH0575451A (ja) * | 1991-09-17 | 1993-03-26 | Hitachi Ltd | 位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276408A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| EP0202072B1 (en) | Frequency synthesizer | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US6226339B1 (en) | Method and system for detecting phase lock in a phase-locked loop | |
| US5008629A (en) | Frequency synthesizer | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| US6121844A (en) | PLL frequency synthesizer and method for controlling the PLL frequency synthesizer | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US5247265A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| JPH08149002A (ja) | Ｐｌｌ周波数シンセサイザおよびその周波数制御 方法 | |
| US5703538A (en) | Radar exciter local oscillator phase lock acquisition control circuit | |
| JP2002300029A (ja) | Ｐｌｌ回路及びそのロック判定回路並びにテスト方法と装置 | |
| CA2090523C (en) | Frequency synthesizer and frequency synthesizing method | |
| US6670855B2 (en) | PLL device with plural phase comparators | |
| US4345219A (en) | Frequency agile hold-sample-hold phase detector | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| JPH1022824A (ja) | 位相同期回路 | |
| AU654628B2 (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPS5951788B2 (ja) | 位相比較装置 | |
| JPH05291949A (ja) | 周波数シンセサイザ | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| CA2122637C (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970212 |