JPH08149167A - ディジタル直交変調器 - Google Patents
ディジタル直交変調器Info
- Publication number
- JPH08149167A JPH08149167A JP6282137A JP28213794A JPH08149167A JP H08149167 A JPH08149167 A JP H08149167A JP 6282137 A JP6282137 A JP 6282137A JP 28213794 A JP28213794 A JP 28213794A JP H08149167 A JPH08149167 A JP H08149167A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- baseband
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 Ｄ／Ａ変換器の最高処理速度の１／４の周波
数の変調信号を得ることができるようにする。 【構成】 従来のディジタル直交変調器のようなＣＯ
Ｓ，ＳＩＮ波形信号を出力するＲＯＭやディジタル乗算
器を用いず、本発明は、帯域制限フィルタ１，２，９，
10と、極性反転器54，55，57，58とパラレル−シリアル
変換器56，59によって構成されるディジタル直交変調回
路と、ディジタル加算器17と、Ｄ／Ａ変換器18と、ロー
パスフィルタ19と、アナログミキサー20と、バンドパス
フィルタ21によってディジタル直交変調器を構成するこ
とによって、Ｄ／Ａ変換器18の最高処理速度の１／４の
周波数の変調信号を出力することができる。
数の変調信号を得ることができるようにする。 【構成】 従来のディジタル直交変調器のようなＣＯ
Ｓ，ＳＩＮ波形信号を出力するＲＯＭやディジタル乗算
器を用いず、本発明は、帯域制限フィルタ１，２，９，
10と、極性反転器54，55，57，58とパラレル−シリアル
変換器56，59によって構成されるディジタル直交変調回
路と、ディジタル加算器17と、Ｄ／Ａ変換器18と、ロー
パスフィルタ19と、アナログミキサー20と、バンドパス
フィルタ21によってディジタル直交変調器を構成するこ
とによって、Ｄ／Ａ変換器18の最高処理速度の１／４の
周波数の変調信号を出力することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル移動体通信
等の無線機に使用するディジタル直交変調器に関する。
等の無線機に使用するディジタル直交変調器に関する。
【０００２】
【従来の技術】図２は従来のこの種のディジタル直交変
調器の構成を示すブロック図である。これは、例えばベ
ースバンドＩ，Ｑ信号の数は２とし、それぞれＩ１信号
(23)，Ｑ１信号(24)，Ｉ２信号(35)，Ｑ２信号(36)とす
る。図２において、１，２，９，10はベースバンドＩ，
Ｑ信号をそれぞれ帯域制限するディジタル帯域制限フィ
ルタ(以下、ＤＢＰＦという)、３，４，11，12は帯域制
限されたベースバンドＩ，Ｑ信号25，26，37，38とキャ
リア信号(ＣＯＳ波形信号30，42、ＳＩＮ波形信号31，4
3)を乗算するディジタル乗算器、５，13はＳＩＮ波形信
号31，43およびＣＯＳ波形信号30，42を呼び出すカウン
タ、６，14はＣＯＳ波形信号30，42を出力するＣＯＳ波
形発生ＲＯＭ、７，15はＳＩＮ波形信号31，43を出力す
るＳＩＮ波形発生ＲＯＭ、８，16はＩ，Ｑ両信号32，3
3、44，45を加算するディジタル加算器、17はディジタ
ル直交変調回路の出力であるディジタル直交変調信号3
4，46を加算するディジタル加算器、18はマルチキャリ
ア信号47をアナログ変調信号49に変換するＤ／Ａ変換
器、19はアナログ変調信号49の不要周波数成分を除去す
るローパスフィルタ(ＬＰＦ)、20はローパスフィルタ
(ＬＰＦ)19によって出力されたアナログ信号50を局部発
振器(ＬＯ)からの局部発振信号51と混合しアップコンバ
ートするアナログミキサー、21はアナログミキサー20に
よって出力されたアナログ信号52の不要周波数成分を除
去するバンドパスフィルタ(ＢＰＦ)である。
調器の構成を示すブロック図である。これは、例えばベ
ースバンドＩ，Ｑ信号の数は２とし、それぞれＩ１信号
(23)，Ｑ１信号(24)，Ｉ２信号(35)，Ｑ２信号(36)とす
る。図２において、１，２，９，10はベースバンドＩ，
Ｑ信号をそれぞれ帯域制限するディジタル帯域制限フィ
ルタ(以下、ＤＢＰＦという)、３，４，11，12は帯域制
限されたベースバンドＩ，Ｑ信号25，26，37，38とキャ
リア信号(ＣＯＳ波形信号30，42、ＳＩＮ波形信号31，4
3)を乗算するディジタル乗算器、５，13はＳＩＮ波形信
号31，43およびＣＯＳ波形信号30，42を呼び出すカウン
タ、６，14はＣＯＳ波形信号30，42を出力するＣＯＳ波
形発生ＲＯＭ、７，15はＳＩＮ波形信号31，43を出力す
るＳＩＮ波形発生ＲＯＭ、８，16はＩ，Ｑ両信号32，3
3、44，45を加算するディジタル加算器、17はディジタ
ル直交変調回路の出力であるディジタル直交変調信号3
4，46を加算するディジタル加算器、18はマルチキャリ
ア信号47をアナログ変調信号49に変換するＤ／Ａ変換
器、19はアナログ変調信号49の不要周波数成分を除去す
るローパスフィルタ(ＬＰＦ)、20はローパスフィルタ
(ＬＰＦ)19によって出力されたアナログ信号50を局部発
振器(ＬＯ)からの局部発振信号51と混合しアップコンバ
ートするアナログミキサー、21はアナログミキサー20に
よって出力されたアナログ信号52の不要周波数成分を除
去するバンドパスフィルタ(ＢＰＦ)である。
【０００３】以上のように構成されたディジタル直交変
調器の動作について説明する。まず、ベースバンドＩ１
信号(23)，ベースバンドＱ１信号(24)が、それぞれＤＢ
ＰＦ１，２に入力され、帯域制限される。次に帯域制限
されたベースバンドＩ１信号(25)とベースバンドＱ１信
号(26)が、それぞれディジタル乗算器３，４に入力され
る。
調器の動作について説明する。まず、ベースバンドＩ１
信号(23)，ベースバンドＱ１信号(24)が、それぞれＤＢ
ＰＦ１，２に入力され、帯域制限される。次に帯域制限
されたベースバンドＩ１信号(25)とベースバンドＱ１信
号(26)が、それぞれディジタル乗算器３，４に入力され
る。
【０００４】また、クロック１(27)がカウンタ５に入力
され、このカウンタ５から制御信号28，29が出力され
る。この制御信号28，29は、それぞれＣＯＳ波形発生Ｒ
ＯＭ６とＳＩＮ波形発生ＲＯＭ７に入力され、このＲＯ
Ｍ６，７からそれぞれＣＯＳ波形信号30，ＳＩＮ波形信
号31が出力され、それぞれ前記ディジタル乗算器３，４
に入力される。帯域制限されたベースバンドＩ１信号(2
5)とＣＯＳ波形信号30はディジタル乗算器３によって乗
算され、Ｉ信号32が出力される。
され、このカウンタ５から制御信号28，29が出力され
る。この制御信号28，29は、それぞれＣＯＳ波形発生Ｒ
ＯＭ６とＳＩＮ波形発生ＲＯＭ７に入力され、このＲＯ
Ｍ６，７からそれぞれＣＯＳ波形信号30，ＳＩＮ波形信
号31が出力され、それぞれ前記ディジタル乗算器３，４
に入力される。帯域制限されたベースバンドＩ１信号(2
5)とＣＯＳ波形信号30はディジタル乗算器３によって乗
算され、Ｉ信号32が出力される。
【０００５】また、帯域制限されたベースバンドＱ１信
号(26)とＳＩＮ波形信号31はディジタル乗算器４によっ
て乗算され、Ｑ信号33が出力される。次に、Ｉ信号32と
Ｑ信号33はディジタル加算器８によって加算され、ディ
ジタル直交変調信号34が出力される。
号(26)とＳＩＮ波形信号31はディジタル乗算器４によっ
て乗算され、Ｑ信号33が出力される。次に、Ｉ信号32と
Ｑ信号33はディジタル加算器８によって加算され、ディ
ジタル直交変調信号34が出力される。
【０００６】同様にして、ベースバンドＩ２信号(35)，
ベースバンドＱ２信号(36)が、それぞれＤＢＰＦ９，10
に入力され、帯域制限される。次に帯域制限されたベー
スバンドＩ２信号(37)とベースバンドＱ２信号(38)が、
それぞれディジタル乗算器11，12に入力される。
ベースバンドＱ２信号(36)が、それぞれＤＢＰＦ９，10
に入力され、帯域制限される。次に帯域制限されたベー
スバンドＩ２信号(37)とベースバンドＱ２信号(38)が、
それぞれディジタル乗算器11，12に入力される。
【０００７】また、クロック２(39)がカウンタ13に入力
され、このカウンタ13から制御信号40，41が出力され
る。この制御信号40，41は、それぞれＣＯＳ波形発生Ｒ
ＯＭ14とＳＩＮ波形発生ＲＯＭ15に入力され、このＲＯ
Ｍ14，15からそれぞれＣＯＳ波形信号42，ＳＩＮ波形信
号43が出力され、それぞれ前記ディジタル乗算器11，12
に入力される。帯域制限されたベースバンドＩ２信号(3
7)とＣＯＳ波形信号42はディジタル乗算器11によって乗
算され、Ｉ信号44が出力される。
され、このカウンタ13から制御信号40，41が出力され
る。この制御信号40，41は、それぞれＣＯＳ波形発生Ｒ
ＯＭ14とＳＩＮ波形発生ＲＯＭ15に入力され、このＲＯ
Ｍ14，15からそれぞれＣＯＳ波形信号42，ＳＩＮ波形信
号43が出力され、それぞれ前記ディジタル乗算器11，12
に入力される。帯域制限されたベースバンドＩ２信号(3
7)とＣＯＳ波形信号42はディジタル乗算器11によって乗
算され、Ｉ信号44が出力される。
【０００８】また、帯域制限されたベースバンドＱ２信
号(38)とＳＩＮ波形信号43はディジタル乗算器12によっ
て乗算され、Ｑ信号45が出力される。次に、Ｉ信号44と
Ｑ信号45はディジタル加算器16によって加算され、ディ
ジタル直交変調信号46が出力される。
号(38)とＳＩＮ波形信号43はディジタル乗算器12によっ
て乗算され、Ｑ信号45が出力される。次に、Ｉ信号44と
Ｑ信号45はディジタル加算器16によって加算され、ディ
ジタル直交変調信号46が出力される。
【０００９】次にディジタル直交変調信号34，46はディ
ジタル加算器17によって加算され、マルチキャリア信号
47が得られる。
ジタル加算器17によって加算され、マルチキャリア信号
47が得られる。
【００１０】次にマルチキャリア信号47はＤ／Ａ変換器
18に入力され、サンプリングクロック48のタイミング
で、アナログ変調信号49が得られる。アナログ変調信号
49はローパスフィルタ(ＬＰＦ)19によって不要周波数成
分を除去され、アナログ信号50が得られる。このアナロ
グ信号50はアナログミキサー20に入力され、局部発振器
(ＬＯ)からの局部発振信号51と混合されてアップコンバ
ートされ、アナログ信号52が得られる。最後にアナログ
信号52はバンドパスフィルタ(ＢＰＦ)21に入力され、不
要周波数成分を除去されることによって、アナログ変調
信号53が得られる。
18に入力され、サンプリングクロック48のタイミング
で、アナログ変調信号49が得られる。アナログ変調信号
49はローパスフィルタ(ＬＰＦ)19によって不要周波数成
分を除去され、アナログ信号50が得られる。このアナロ
グ信号50はアナログミキサー20に入力され、局部発振器
(ＬＯ)からの局部発振信号51と混合されてアップコンバ
ートされ、アナログ信号52が得られる。最後にアナログ
信号52はバンドパスフィルタ(ＢＰＦ)21に入力され、不
要周波数成分を除去されることによって、アナログ変調
信号53が得られる。
【００１１】
【発明が解決しようとする課題】上述した従来のディジ
タル直交変調器から出力される変調信号は、一般的に後
段部で局部発振器からの局部発振信号と混合されてアッ
プコンバートされ、必要な信号成分以外はフィルタで除
去される。しかし、変調信号の周波数が低くなるにつれ
て急峻なフィルタが要求され、フィルタの実現が困難に
なるため、ディジタル直交変調器から出力される変調信
号の高周波化を図る必要がある。
タル直交変調器から出力される変調信号は、一般的に後
段部で局部発振器からの局部発振信号と混合されてアッ
プコンバートされ、必要な信号成分以外はフィルタで除
去される。しかし、変調信号の周波数が低くなるにつれ
て急峻なフィルタが要求され、フィルタの実現が困難に
なるため、ディジタル直交変調器から出力される変調信
号の高周波化を図る必要がある。
【００１２】しかし、ディジタル直交変調器によって出
力される変調信号の周波数は、ディジタル乗算器の演算
速度で決まる。上記の構成のディジタル直交変調器で
は、一周期当たりのサンプリング数を４とした場合、変
調信号の周波数はディジタル乗算器の最高演算速度の１
／４が限界であるという欠点があった。
力される変調信号の周波数は、ディジタル乗算器の演算
速度で決まる。上記の構成のディジタル直交変調器で
は、一周期当たりのサンプリング数を４とした場合、変
調信号の周波数はディジタル乗算器の最高演算速度の１
／４が限界であるという欠点があった。
【００１３】本発明は、このような従来の欠点を解消す
るもので、Ｄ／Ａ変換器の最高処理速度の１／４周波数
の変調信号を出力できるディジタル直交変調器の提供を
目的とするものである。
るもので、Ｄ／Ａ変換器の最高処理速度の１／４周波数
の変調信号を出力できるディジタル直交変調器の提供を
目的とするものである。
【００１４】
【課題を解決するための手段】本発明は上記課題を解消
し、目的を達成するため、ベースバンドＩ，Ｑ信号を帯
域制限するディジタル帯域制限フィルタと、極性反転器
とパラレル−シリアル変換器によって構成されるディジ
タル直交変調回路と、前記ディジタル直交変調回路の出
力信号を加算するディジタル加算器と、ディジタル変調
信号をアナログ変調信号に変換するＤ／Ａ変換器と、前
記アナログ変調信号の不要周波数成分を除去するローパ
スフィルタと、前記ローパスフィルタによって出力され
たアナログ信号を局部発振信号と混合しアップコンバー
トするアナログミキサーと、前記アナログミキサーによ
って出力されたアナログ信号の不要周波数成分を除去す
るバンドパスフィルタからなり、前記バンドパスフィル
タの出力からアナログ変調信号を得ることを特徴とす
る。
し、目的を達成するため、ベースバンドＩ，Ｑ信号を帯
域制限するディジタル帯域制限フィルタと、極性反転器
とパラレル−シリアル変換器によって構成されるディジ
タル直交変調回路と、前記ディジタル直交変調回路の出
力信号を加算するディジタル加算器と、ディジタル変調
信号をアナログ変調信号に変換するＤ／Ａ変換器と、前
記アナログ変調信号の不要周波数成分を除去するローパ
スフィルタと、前記ローパスフィルタによって出力され
たアナログ信号を局部発振信号と混合しアップコンバー
トするアナログミキサーと、前記アナログミキサーによ
って出力されたアナログ信号の不要周波数成分を除去す
るバンドパスフィルタからなり、前記バンドパスフィル
タの出力からアナログ変調信号を得ることを特徴とす
る。
【００１５】
【作用】本発明によれば、従来のディジタル直交変調器
のようなＣＯＳ，ＳＩＮ波形信号を出力するＲＯＭやデ
ィジタル乗算器を用いず、本発明は、帯域制限フィルタ
と、極性反転器とパラレル−シリアル変換器によって構
成されるディジタル直交変調回路と、ディジタル加算器
と、Ｄ／Ａ変換器と、ローパスフィルタと、アナログミ
キサーと、バンドパスフィルタによってディジタル直交
変調器を構成することによって、本発明ではキャリアの
１周期当たりのオーバーサンプリング数を４としている
ため、Ｄ／Ａ変換器の最高処理速度の１／４の周波数の
変調信号を出力することができる。
のようなＣＯＳ，ＳＩＮ波形信号を出力するＲＯＭやデ
ィジタル乗算器を用いず、本発明は、帯域制限フィルタ
と、極性反転器とパラレル−シリアル変換器によって構
成されるディジタル直交変調回路と、ディジタル加算器
と、Ｄ／Ａ変換器と、ローパスフィルタと、アナログミ
キサーと、バンドパスフィルタによってディジタル直交
変調器を構成することによって、本発明ではキャリアの
１周期当たりのオーバーサンプリング数を４としている
ため、Ｄ／Ａ変換器の最高処理速度の１／４の周波数の
変調信号を出力することができる。
【００１６】
【実施例】図１は本発明の一実施例におけるディジタル
直交変調器の構成を示すブロック図である。これはベー
スバンドＩ，Ｑ信号の数は２とし、それぞれＩ１信号2
3，Ｑ１信号24，Ｉ２信号35，Ｑ２信号36として示して
ある。図１において、54，55と57，58は入力信号の極性
を反転する極性反転器、56，59は、４つの系統で入力さ
れる信号を時間順に合成し、１つの系統の信号に変換す
るパラレル−シリアル変換器(以下、Ｐ／Ｓ変換器とい
う)である。なお、前記図２で説明した各ブロック，信
号等で同じ機能のものについては同じ番号を付し、その
説明を省略する。ここで、極性反転器54，55，57，58
と、Ｐ／Ｓ変換器56，59とによってディジタル直交変調
回路を構成する。
直交変調器の構成を示すブロック図である。これはベー
スバンドＩ，Ｑ信号の数は２とし、それぞれＩ１信号2
3，Ｑ１信号24，Ｉ２信号35，Ｑ２信号36として示して
ある。図１において、54，55と57，58は入力信号の極性
を反転する極性反転器、56，59は、４つの系統で入力さ
れる信号を時間順に合成し、１つの系統の信号に変換す
るパラレル−シリアル変換器(以下、Ｐ／Ｓ変換器とい
う)である。なお、前記図２で説明した各ブロック，信
号等で同じ機能のものについては同じ番号を付し、その
説明を省略する。ここで、極性反転器54，55，57，58
と、Ｐ／Ｓ変換器56，59とによってディジタル直交変調
回路を構成する。
【００１７】以上のように構成されたディジタル直交変
調器の動作を説明する。
調器の動作を説明する。
【００１８】ベースバンドＩ１信号(23)およびベースバ
ンドＱ１信号(24)は、それぞれディジタル帯域制限フィ
ルタ(ＤＢＰＦ)１，２によって帯域制限され、それぞれ
帯域制限されたベースバンドＩ１信号(25)，ベースバン
ドＱ１信号(26)が得られる。
ンドＱ１信号(24)は、それぞれディジタル帯域制限フィ
ルタ(ＤＢＰＦ)１，２によって帯域制限され、それぞれ
帯域制限されたベースバンドＩ１信号(25)，ベースバン
ドＱ１信号(26)が得られる。
【００１９】この帯域制限されたベースバンドＩ１信号
(25)，ベースバンドＱ１信号(26)は、それぞれ極性反転
器54，55によって極性反転され、それぞれ−Ｉ信号60，
−Ｑ信号61が得られる。一方、ＤＢＰＦ１，２によって
帯域制限されたベースバンドＩ１信号(25)，ベースバン
ドＱ１信号(26)および−Ｉ信号60，−Ｑ信号61の４系統
からの出力はＰ／Ｓ変換器56に入力される。これらの信
号はＰ／Ｓ変換器56によってクロック１(27)の周期のタ
イミングで時間順に合成され、ディジタル直交変調信号
DATA(nT)34が得られる。このディジタル直交変調信号DA
TA(nT)は(数１)に示すようになる。
(25)，ベースバンドＱ１信号(26)は、それぞれ極性反転
器54，55によって極性反転され、それぞれ−Ｉ信号60，
−Ｑ信号61が得られる。一方、ＤＢＰＦ１，２によって
帯域制限されたベースバンドＩ１信号(25)，ベースバン
ドＱ１信号(26)および−Ｉ信号60，−Ｑ信号61の４系統
からの出力はＰ／Ｓ変換器56に入力される。これらの信
号はＰ／Ｓ変換器56によってクロック１(27)の周期のタ
イミングで時間順に合成され、ディジタル直交変調信号
DATA(nT)34が得られる。このディジタル直交変調信号DA
TA(nT)は(数１)に示すようになる。
【００２０】
【数１】 ただし、ｎ；0,1,2,……、ｋ＝0,1,2,………、Ｔ；１/
クロック１の周期 同様にして、ベースバンドＩ２信号(35)，ベースバンド
Ｑ２信号(36)は、それぞれＤＢＰＦ９，10によって帯域
制限され、それぞれ帯域制限されたベースバンドＩ２信
号(37)，ベースバンドＱ２信号(38)が得られる。
クロック１の周期 同様にして、ベースバンドＩ２信号(35)，ベースバンド
Ｑ２信号(36)は、それぞれＤＢＰＦ９，10によって帯域
制限され、それぞれ帯域制限されたベースバンドＩ２信
号(37)，ベースバンドＱ２信号(38)が得られる。
【００２１】この帯域制限されたベースバンドＩ２信号
(37)，ベースバンドＱ２信号(38)は、それぞれ極性反転
器57，58によって極性反転され、それぞれ−Ｉ信号62，
−Ｑ信号63が得られる。一方、ＤＢＰＦ９，10によって
帯域制限されたベースバンドＩ２信号(37)，ベースバン
ドＱ２信号(38)および−Ｉ信号62，−Ｑ信号63の４系統
からの出力はＰ／Ｓ変換器59に入力される。これらの信
号はＰ／Ｓ変換器59によってクロック２(39)の周期のタ
イミングで時間順に合成され、ディジタル直交変調信号
DATA(nTT)46が得られる。このディジタル直交変調信号D
ATA(nTT)は(数２)に示すようになる。
(37)，ベースバンドＱ２信号(38)は、それぞれ極性反転
器57，58によって極性反転され、それぞれ−Ｉ信号62，
−Ｑ信号63が得られる。一方、ＤＢＰＦ９，10によって
帯域制限されたベースバンドＩ２信号(37)，ベースバン
ドＱ２信号(38)および−Ｉ信号62，−Ｑ信号63の４系統
からの出力はＰ／Ｓ変換器59に入力される。これらの信
号はＰ／Ｓ変換器59によってクロック２(39)の周期のタ
イミングで時間順に合成され、ディジタル直交変調信号
DATA(nTT)46が得られる。このディジタル直交変調信号D
ATA(nTT)は(数２)に示すようになる。
【００２２】
【数２】 ただし、ｎ；0,1,2,……、ｋ＝0,1,2,………、Ｔ；１/
クロック２の周期 次にディジタル直交変調信号34，46はディジタル加算器
17によって加算され、マルチキャリア信号47が得られ
る。
クロック２の周期 次にディジタル直交変調信号34，46はディジタル加算器
17によって加算され、マルチキャリア信号47が得られ
る。
【００２３】次にマルチキャリア信号47はＤ／Ａ変換器
18に入力され、サンプリングクロック48のタイミングで
アナログ変調信号49が得られる。
18に入力され、サンプリングクロック48のタイミングで
アナログ変調信号49が得られる。
【００２４】このアナログ変調信号49はローパスフィル
タ(ＬＰＦ)19によって不要周波数成分を除去され、アナ
ログ信号50が得られる。このアナログ信号50はアナログ
ミキサー20に入力され、局部発振器(ＬＯ)からの局部発
振信号51と混合されてアップコンバートされ、アナログ
信号52が得られる。最後に、アナログ信号52はバンドパ
スフィルタ(ＢＰＦ)21に入力され、不要周波数成分を除
去されることによって、アナログ変調信号53が得られ
る。
タ(ＬＰＦ)19によって不要周波数成分を除去され、アナ
ログ信号50が得られる。このアナログ信号50はアナログ
ミキサー20に入力され、局部発振器(ＬＯ)からの局部発
振信号51と混合されてアップコンバートされ、アナログ
信号52が得られる。最後に、アナログ信号52はバンドパ
スフィルタ(ＢＰＦ)21に入力され、不要周波数成分を除
去されることによって、アナログ変調信号53が得られ
る。
【００２５】以上のように本発明は、ベースバンドＩ，
Ｑ信号を帯域制限するディジタル帯域制限フィルタと、
極性反転器とＰ／Ｓ変換器によって構成されるディジタ
ル直交変調回路と、前記ディジタル直交変調回路の出力
信号を加算するディジタル加算器と、ディジタル変調信
号をアナログ変調信号に変換するＤ／Ａ変換器と、前記
アナログ変調信号の不要周波数成分を除去するローパス
フィルタと、前記ローパスフィルタによって出力された
アナログ信号を局部発振信号と混合しアップコンバート
するアナログミキサーと、前記アナログミキサーによっ
て出力されたアナログ信号の不要周波数成分を除去する
バンドパスフィルタとからディジタル直交変調器を構成
し、ＲＯＭやディジタル乗算器を用いずにディジタル直
交変調器を構成することによって、本発明ではキャリア
の１周期当たりのオーバーサンプリング数を４としてい
るため、Ｄ／Ａ変換器の最高処理速度の１／４の周波数
の変調信号を得ることができるディジタル直交変調器を
実現できる。
Ｑ信号を帯域制限するディジタル帯域制限フィルタと、
極性反転器とＰ／Ｓ変換器によって構成されるディジタ
ル直交変調回路と、前記ディジタル直交変調回路の出力
信号を加算するディジタル加算器と、ディジタル変調信
号をアナログ変調信号に変換するＤ／Ａ変換器と、前記
アナログ変調信号の不要周波数成分を除去するローパス
フィルタと、前記ローパスフィルタによって出力された
アナログ信号を局部発振信号と混合しアップコンバート
するアナログミキサーと、前記アナログミキサーによっ
て出力されたアナログ信号の不要周波数成分を除去する
バンドパスフィルタとからディジタル直交変調器を構成
し、ＲＯＭやディジタル乗算器を用いずにディジタル直
交変調器を構成することによって、本発明ではキャリア
の１周期当たりのオーバーサンプリング数を４としてい
るため、Ｄ／Ａ変換器の最高処理速度の１／４の周波数
の変調信号を得ることができるディジタル直交変調器を
実現できる。
【００２６】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成では変調周波
数は10MHz程度が限界である。しかし、一般的な市販10
ビットのＤ／Ａ変換器の最高処理速度は400MHz程度であ
るため、本発明では変調周波数を100MHzとすることがで
き、従来構成の10倍程度の周波数の変調信号を得ること
ができる。
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成では変調周波
数は10MHz程度が限界である。しかし、一般的な市販10
ビットのＤ／Ａ変換器の最高処理速度は400MHz程度であ
るため、本発明では変調周波数を100MHzとすることがで
き、従来構成の10倍程度の周波数の変調信号を得ること
ができる。
【００２７】
【発明の効果】以上説明したように、本発明は、帯域制
限フィルタと、極性反転器とＰ／Ｓ変換器によって構成
されるディジタル直交変調回路と、ディジタル加算器
と、Ｄ／Ａ変換器と、ローパスフィルタと、アナログミ
キサーと、バンドパスフィルタとからディジタル直交変
調器を構成し、ＲＯＭやディジタル乗算器を用いずにデ
ィジタル直交変調器を構成することによって、Ｄ／Ａ変
換器の最高処理速度の１／４の周波数の変調信号を得る
ことができる効果を有する。
限フィルタと、極性反転器とＰ／Ｓ変換器によって構成
されるディジタル直交変調回路と、ディジタル加算器
と、Ｄ／Ａ変換器と、ローパスフィルタと、アナログミ
キサーと、バンドパスフィルタとからディジタル直交変
調器を構成し、ＲＯＭやディジタル乗算器を用いずにデ
ィジタル直交変調器を構成することによって、Ｄ／Ａ変
換器の最高処理速度の１／４の周波数の変調信号を得る
ことができる効果を有する。
【図１】本発明の一実施例におけるディジタル直交変調
器の構成を示すブロック図である。
器の構成を示すブロック図である。
【図２】従来のディジタル直交変調器の構成を示すブロ
ック図である。
ック図である。
１，２，９，10…ディジタル帯域制限フィルタ(ＤＢＰ
Ｆ)、 17…ディジタル加算器、 18…Ｄ／Ａ変換器、
19…ローパスフィルタ(ＬＰＦ)、 20…アナログミキ
サー、 21…バンドパスフィルタ(ＢＰＦ)、 23，35…
ベースバンドＩ信号、 24，36…ベースバンドＱ信号、
25，37…帯域制限されたベースバンドＩ信号、 26，
38…帯域制限されたベースバンドＱ信号、 27，39…ク
ロック、 34，46…ディジタル直交変調信号、 47…マ
ルチキャリア信号、 48…サンプリングクロック、 4
9，53…アナログ変調信号、 50…アナログ変調信号の
不要周波数成分を除去したアナログ信号、 51…局部発
振信号、 52…アナログ信号をアップコンバートしたア
ナログ信号、 54，55，57，58…極性反転器、 56，59
…パラレル−シリアル(Ｐ／Ｓ)変換器、 60，62…−Ｉ
信号、 61，63…−Ｑ信号。
Ｆ)、 17…ディジタル加算器、 18…Ｄ／Ａ変換器、
19…ローパスフィルタ(ＬＰＦ)、 20…アナログミキ
サー、 21…バンドパスフィルタ(ＢＰＦ)、 23，35…
ベースバンドＩ信号、 24，36…ベースバンドＱ信号、
25，37…帯域制限されたベースバンドＩ信号、 26，
38…帯域制限されたベースバンドＱ信号、 27，39…ク
ロック、 34，46…ディジタル直交変調信号、 47…マ
ルチキャリア信号、 48…サンプリングクロック、 4
9，53…アナログ変調信号、 50…アナログ変調信号の
不要周波数成分を除去したアナログ信号、 51…局部発
振信号、 52…アナログ信号をアップコンバートしたア
ナログ信号、 54，55，57，58…極性反転器、 56，59
…パラレル−シリアル(Ｐ／Ｓ)変換器、 60，62…−Ｉ
信号、 61，63…−Ｑ信号。
Claims (1)
- 【請求項１】 ベースバンドＩ信号，ベースバンドＱ信
号を帯域制限するディジタル帯域制限フィルタと、極性
反転器とパラレル−シリアル変換器によって構成される
ディジタル直交変調回路と、前記ディジタル直交変調回
路の出力信号を加算するディジタル加算器と、ディジタ
ル変調信号をアナログ変調信号に変換するＤ／Ａ変換器
と、前記アナログ変調信号の不要周波数成分を除去する
ローパスフィルタと、前記ローパスフィルタによって出
力されたアナログ信号を局部発振信号と混合しアップコ
ンバートするアナログミキサーと、前記アナログミキサ
ーによって出力されたアナログ信号の不要周波数成分を
除去するバンドパスフィルタからなり、前記バンドパス
フィルタの出力からアナログ変調信号を得ることを特徴
とするディジタル直交変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282137A JPH08149167A (ja) | 1994-11-16 | 1994-11-16 | ディジタル直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282137A JPH08149167A (ja) | 1994-11-16 | 1994-11-16 | ディジタル直交変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149167A true JPH08149167A (ja) | 1996-06-07 |
Family
ID=17648597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6282137A Pending JPH08149167A (ja) | 1994-11-16 | 1994-11-16 | ディジタル直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149167A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003047133A1 (en) * | 2001-11-30 | 2003-06-05 | Hayami Matsunaga | Modulation/demodulation apparatus using matrix and anti-matrix |
| US6763072B1 (en) | 1999-08-25 | 2004-07-13 | Victor Company Of Japan, Ltd. | Method and apparatus for modulation and demodulation related to orthogonal frequency division multiplexing |
-
1994
- 1994-11-16 JP JP6282137A patent/JPH08149167A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6763072B1 (en) | 1999-08-25 | 2004-07-13 | Victor Company Of Japan, Ltd. | Method and apparatus for modulation and demodulation related to orthogonal frequency division multiplexing |
| WO2003047133A1 (en) * | 2001-11-30 | 2003-06-05 | Hayami Matsunaga | Modulation/demodulation apparatus using matrix and anti-matrix |
| US7408997B2 (en) | 2001-11-30 | 2008-08-05 | W.T. Device Company, Inc. | Modulation/demodulation apparatus using matrix and anti-matrix |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| JP3187076B2 (ja) | 変調搬送波信号を発生する電子的装置からなる送信器 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| GB2225680A (en) | Complex digital sampling converter for demodulator | |
| JPH06315039A (ja) | π／４シフトＤＱＰＳＫ変調器 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| CN113612522B (zh) | 一种频域偏离的处理方法及装置 | |
| JPH08149167A (ja) | ディジタル直交変調器 | |
| JPH08149169A (ja) | ディジタル直交変調器 | |
| JPH0823359A (ja) | ディジタル直交変調器 | |
| JP3387999B2 (ja) | デジタル直交変調器 | |
| JPH08149170A (ja) | 変調装置 | |
| JPH09298568A (ja) | 変調装置 | |
| JP3400200B2 (ja) | 変調装置 | |
| JP4546295B2 (ja) | 受信装置 | |
| JPH08149168A (ja) | ディジタル直交変調器 | |
| JPH09181780A (ja) | 変調装置 | |
| JPH0974429A (ja) | ディジタル直交変調装置 | |
| JPH0974430A (ja) | ディジタル直交変調器 | |
| JP2004357025A (ja) | 受信機 | |
| JPH08149171A (ja) | 変調装置 | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| JPH0335640A (ja) | 直交変調器 | |
| JP3100018B2 (ja) | 直交位相変調回路 |