JPH08149332A - シンク・リゼネレ−タおよびそれを用いた表示システム - Google Patents
シンク・リゼネレ−タおよびそれを用いた表示システムInfo
- Publication number
- JPH08149332A JPH08149332A JP6291301A JP29130194A JPH08149332A JP H08149332 A JPH08149332 A JP H08149332A JP 6291301 A JP6291301 A JP 6291301A JP 29130194 A JP29130194 A JP 29130194A JP H08149332 A JPH08149332 A JP H08149332A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sync
- vertical
- horizontal
- regenerator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910012463 LiTaO3 Inorganic materials 0.000 description 1
- AWJDQCINSGRBDJ-UHFFFAOYSA-N [Li].[Ta] Chemical compound [Li].[Ta] AWJDQCINSGRBDJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 垂直同期期間の前後において、水平同期信号
が不連続になっているコンピュ−タ出力信号の場合に
も、高精細ビデオプロジェクタ等の大きな投射画像の歪
を防止できるシンク・リゼネレータを提供する。 【構成】 正常な水平周期期間以外においては、シンク
・ゼネレータ６は、位相比較器６４の位相比較を停止さ
せ、比較停止時の位相を維持して水平同期発生器７１か
ら水平同期パルスＳHを出力することにより、送られて
くる複合同期信号３４に含まれる垂直同期信号の前後に
おける水平同期信号が不連続になる期間においても、連
続して位相が安定な水平同期パルスＳHを供給できる。
が不連続になっているコンピュ−タ出力信号の場合に
も、高精細ビデオプロジェクタ等の大きな投射画像の歪
を防止できるシンク・リゼネレータを提供する。 【構成】 正常な水平周期期間以外においては、シンク
・ゼネレータ６は、位相比較器６４の位相比較を停止さ
せ、比較停止時の位相を維持して水平同期発生器７１か
ら水平同期パルスＳHを出力することにより、送られて
くる複合同期信号３４に含まれる垂直同期信号の前後に
おける水平同期信号が不連続になる期間においても、連
続して位相が安定な水平同期パルスＳHを供給できる。
Description
【０００１】
【産業上の利用分野】本発明は複合同期信号からディス
プレイの画像表示のための水平同期信号および垂直同期
信号を生成するシンク・リゼネレータに関し、特には、
ＰＬＬ回路を用いたビデオプロジェクタの同期回路に関
する。
プレイの画像表示のための水平同期信号および垂直同期
信号を生成するシンク・リゼネレータに関し、特には、
ＰＬＬ回路を用いたビデオプロジェクタの同期回路に関
する。
【０００２】
【従来の技術】近年、テレビ受像機あるいは液晶ビデオ
プロジェクタの映像信号処理回路のディジタル化に伴
い、映像信号のサンプリングクロック等を生成するＰＬ
Ｌ回路が必要となっている。例えば、従来の技術とし
て、特開平４ー２４３３７９号公報に開示された発明が
ある。
プロジェクタの映像信号処理回路のディジタル化に伴
い、映像信号のサンプリングクロック等を生成するＰＬ
Ｌ回路が必要となっている。例えば、従来の技術とし
て、特開平４ー２４３３７９号公報に開示された発明が
ある。
【０００３】
【発明が解決しようとする課題】上記の従来例では、垂
直同期信号期間内に水平周期あるいは水平周期の１／２
周期での切れ込みパルス挿入がないような信号が入力さ
れた場合には、ＡＦＣが乱れてしまい、結果として画面
上で縦線が曲がる現象があった。より具体的に説明する
と、ＣＡＤやＣＡＭあるいはプレゼンテーション用にエ
ンジニアリングワークステーション（以下ＷＳと略記す
る）等のコンピュータ機器を高精細液晶プロジェクタに
接続して、１００インチ等の大型スクリーンにコンピュ
ータ画像を拡大投写表示する場合に、投写画像の上方画
像が左または右側に曲がる画像歪みが発生したり、ある
いは上方画像が横帯状に若干暗くなる場合があった。
直同期信号期間内に水平周期あるいは水平周期の１／２
周期での切れ込みパルス挿入がないような信号が入力さ
れた場合には、ＡＦＣが乱れてしまい、結果として画面
上で縦線が曲がる現象があった。より具体的に説明する
と、ＣＡＤやＣＡＭあるいはプレゼンテーション用にエ
ンジニアリングワークステーション（以下ＷＳと略記す
る）等のコンピュータ機器を高精細液晶プロジェクタに
接続して、１００インチ等の大型スクリーンにコンピュ
ータ画像を拡大投写表示する場合に、投写画像の上方画
像が左または右側に曲がる画像歪みが発生したり、ある
いは上方画像が横帯状に若干暗くなる場合があった。
【０００４】これらの不具合は、下記のような２つのケ
ースにおいて発生する。
ースにおいて発生する。
【０００５】（ケース１）：ＷＳの出力信号がＲ，Ｇ，
Ｂ，Ｈ，Ｖの５信号ではなく、Ｒ，Ｇシンク（同期付き
Ｇ信号），Ｂの３信号で、しかもＧシンク信号の垂直同
期期間の水平同期情報が欠如している場合である。
Ｂ，Ｈ，Ｖの５信号ではなく、Ｒ，Ｇシンク（同期付き
Ｇ信号），Ｂの３信号で、しかもＧシンク信号の垂直同
期期間の水平同期情報が欠如している場合である。
【０００６】（ケ−ス２）：Ｒ，Ｇ，Ｂ信号およびＨ／
Ｖ複合同期信号の４信号の場合で、しかもＨ／Ｖ複合同
期信号の垂直同期期間の水平同期情報が正規でない場合
である。
Ｖ複合同期信号の４信号の場合で、しかもＨ／Ｖ複合同
期信号の垂直同期期間の水平同期情報が正規でない場合
である。
【０００７】これらのケースは、いずれも垂直同期期間
の水平同期情報が、垂直同期期間の数Ｈ（１Ｈは１水平
期間）前後に対して不連続になっていることが共通の原
因である。一方、液晶プロジェクタでは、Ｇシンクある
いはＨ／Ｖ複合同期信号から水平同期信号と垂直同期信
号が分離され、ＰＬＬ（Phase Lock Loop）回路にて水
平同期信号の周波数ＦのＮ倍の発振周波数Ｆ×Ｎのピク
セルクロックパルスが作られる。そしてＡ／Ｄ変換回路
にて、ピクセルクロックパルスがサンプリングクロック
として用いられて、入力Ｒ，Ｇ，Ｂアナログ信号はデジ
タル信号に変換される。垂直同期期間の水平同期信号の
不連続が、ＰＬＬ回路内の位相比較器出力に外乱の位相
差電圧を発生させる。そして位相差電圧はピクセルクロ
ックパルスの周波数や位相を変動させてしまう。垂直同
期期間を過ぎると再び水平同期信号は正規の水平周波数
の周期で連続して得られるようになるが、周波数や位相
が変動したピクセルクロックパルスが追従して安定した
位相に収斂するまでにはある一定時間（ＰＬＬ回路のル
−プ時定数Ｔ）がかかる。
の水平同期情報が、垂直同期期間の数Ｈ（１Ｈは１水平
期間）前後に対して不連続になっていることが共通の原
因である。一方、液晶プロジェクタでは、Ｇシンクある
いはＨ／Ｖ複合同期信号から水平同期信号と垂直同期信
号が分離され、ＰＬＬ（Phase Lock Loop）回路にて水
平同期信号の周波数ＦのＮ倍の発振周波数Ｆ×Ｎのピク
セルクロックパルスが作られる。そしてＡ／Ｄ変換回路
にて、ピクセルクロックパルスがサンプリングクロック
として用いられて、入力Ｒ，Ｇ，Ｂアナログ信号はデジ
タル信号に変換される。垂直同期期間の水平同期信号の
不連続が、ＰＬＬ回路内の位相比較器出力に外乱の位相
差電圧を発生させる。そして位相差電圧はピクセルクロ
ックパルスの周波数や位相を変動させてしまう。垂直同
期期間を過ぎると再び水平同期信号は正規の水平周波数
の周期で連続して得られるようになるが、周波数や位相
が変動したピクセルクロックパルスが追従して安定した
位相に収斂するまでにはある一定時間（ＰＬＬ回路のル
−プ時定数Ｔ）がかかる。
【０００８】液晶プロジェクタのＰＬＬ回路に使用され
るピクセルクロックパルス発生器は、いろいろな種類の
ＷＳ（すなわち広範囲の水平周波数）にも対応できるよ
うにＬＣ発振回路を使用している。ＬＣ発振回路の出力
パルスの位相変動ジッタ−を少なく、しかも上記ル−プ
時定数Ｔを短くするのには限度があり、垂直ブランキン
グ期間内にピクセルクロックパルス（すなわちＡ／Ｄ変
換回路のサンプリングパルス）の位相を収斂させるのは
困難であった。
るピクセルクロックパルス発生器は、いろいろな種類の
ＷＳ（すなわち広範囲の水平周波数）にも対応できるよ
うにＬＣ発振回路を使用している。ＬＣ発振回路の出力
パルスの位相変動ジッタ−を少なく、しかも上記ル−プ
時定数Ｔを短くするのには限度があり、垂直ブランキン
グ期間内にピクセルクロックパルス（すなわちＡ／Ｄ変
換回路のサンプリングパルス）の位相を収斂させるのは
困難であった。
【０００９】本発明は、垂直同期期間および垂直同期期
間の前後において、水平同期信号が不連続になっても、
高精細液晶プロジェクタ等における再生画像に歪みを発
生させないシンク・リゼネレータおよびそれを用いたシ
ンクリゼネレータ付映像分配増幅器ならびにプロジェク
タ表示システムを提供することを目的とする。
間の前後において、水平同期信号が不連続になっても、
高精細液晶プロジェクタ等における再生画像に歪みを発
生させないシンク・リゼネレータおよびそれを用いたシ
ンクリゼネレータ付映像分配増幅器ならびにプロジェク
タ表示システムを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明のシンクリゼネレ−タは、複合同期信号からデ
ィスプレイの画像表示のための水平同期パルスおよび垂
直同期パルスを生成するために、前記複合同期信号を入
力し、複合同期信号から水平パルスを分離する水平パル
ス分離器と、前記複合同期信号を入力し、複合同期信号
から垂直パルスを分離する垂直パルス分離器と、水平パ
ルス分離器の出力端子に接続され、開閉制御信号が第１
の論理レベルのときオン状態になって、水平パルスを通
過させ、開閉制御信号が第２の論理レベルのときオフ状
態になって、水平パルスの通過を阻止するスイッチ回路
と、スイッチ回路の出力端子からの水平パルスと分周パ
ルスとの位相比較を行なう位相比較回路と、位相比較回
路の比較結果である位相差出力により制御電圧を発生す
る制御電圧発生回路と、制御電圧発生回路の制御電圧に
応じて発振周波数を変化させる電圧制御発振器と、電圧
制御発振器の出力をカウントし、分周パルスを出力する
分周器と、分周器のカウント値が第１のカウント値にな
る毎に、水平同期パルスを出力する水平同期発生器と、
垂直パルス分離器に接続され、垂直パルス分離器から垂
直パルスを入力する毎に、分周パルスのカウントを開始
する垂直カウンタと、垂直カウンタが垂直パルスを入力
すると、非水平周期期間として第１の所定数の分周パル
スをカウントするまで、開閉制御信号を第２の論理レベ
ルにし、垂直カウンタが第１の所定数の分周パルスをカ
ウントしたとき、水平周期期間に入ったものとして開閉
制御信号を第１の論理レベルにするとともに、垂直カウ
ンタが水平周期期間の終了として第２の所定数の分周パ
ルスをカウントしたとき、開閉制御信号を第２の論理レ
ベルに戻し、垂直カウンタが再び垂直パルスを入力する
と前述と同様な動作を繰り返すＶゲートオフパルス発生
回路と、垂直カウンタのカウント値が第２のカウント値
になる毎に、垂直同期パルスを出力する垂直同期発生器
とを有する。
に本発明のシンクリゼネレ−タは、複合同期信号からデ
ィスプレイの画像表示のための水平同期パルスおよび垂
直同期パルスを生成するために、前記複合同期信号を入
力し、複合同期信号から水平パルスを分離する水平パル
ス分離器と、前記複合同期信号を入力し、複合同期信号
から垂直パルスを分離する垂直パルス分離器と、水平パ
ルス分離器の出力端子に接続され、開閉制御信号が第１
の論理レベルのときオン状態になって、水平パルスを通
過させ、開閉制御信号が第２の論理レベルのときオフ状
態になって、水平パルスの通過を阻止するスイッチ回路
と、スイッチ回路の出力端子からの水平パルスと分周パ
ルスとの位相比較を行なう位相比較回路と、位相比較回
路の比較結果である位相差出力により制御電圧を発生す
る制御電圧発生回路と、制御電圧発生回路の制御電圧に
応じて発振周波数を変化させる電圧制御発振器と、電圧
制御発振器の出力をカウントし、分周パルスを出力する
分周器と、分周器のカウント値が第１のカウント値にな
る毎に、水平同期パルスを出力する水平同期発生器と、
垂直パルス分離器に接続され、垂直パルス分離器から垂
直パルスを入力する毎に、分周パルスのカウントを開始
する垂直カウンタと、垂直カウンタが垂直パルスを入力
すると、非水平周期期間として第１の所定数の分周パル
スをカウントするまで、開閉制御信号を第２の論理レベ
ルにし、垂直カウンタが第１の所定数の分周パルスをカ
ウントしたとき、水平周期期間に入ったものとして開閉
制御信号を第１の論理レベルにするとともに、垂直カウ
ンタが水平周期期間の終了として第２の所定数の分周パ
ルスをカウントしたとき、開閉制御信号を第２の論理レ
ベルに戻し、垂直カウンタが再び垂直パルスを入力する
と前述と同様な動作を繰り返すＶゲートオフパルス発生
回路と、垂直カウンタのカウント値が第２のカウント値
になる毎に、垂直同期パルスを出力する垂直同期発生器
とを有する。
【００１１】また、前記位相比較器は、前記分周パルス
に同期して鋸歯状波信号を出力する鋸歯状波発生器と、
前記スイッチ回路の出力と鋸歯状波発生器の出力とを入
力するサンプリングおよびホールド回路とで構成され、
前記電圧制御発振器が水晶発振子、あるいは水晶発振子
とインダクタとキャパシタとの複合素子を使用している
か、あるいは、電気機械結合係数の大きな単結晶の圧電
素子を使用しており、それはリチウムタンタレート（Ｌ
iＴaＯ3）であるのが好ましい。
に同期して鋸歯状波信号を出力する鋸歯状波発生器と、
前記スイッチ回路の出力と鋸歯状波発生器の出力とを入
力するサンプリングおよびホールド回路とで構成され、
前記電圧制御発振器が水晶発振子、あるいは水晶発振子
とインダクタとキャパシタとの複合素子を使用している
か、あるいは、電気機械結合係数の大きな単結晶の圧電
素子を使用しており、それはリチウムタンタレート（Ｌ
iＴaＯ3）であるのが好ましい。
【００１２】また、本発明のシンクリゼネレータ付映像
分配増幅器は、上記のシンク・リゼネレータと、少なく
とも１つの映像分配増幅器とからなり、映像分配増幅器
の出力する複合同期信号をシンク・リゼネレータに入力
する。さらに、本発明のプロジェクタ表示システムは、
上記のシンクリゼネレータ付映像分配増幅器を用いて、
ビデオプロジェクタに画像形成する。
分配増幅器は、上記のシンク・リゼネレータと、少なく
とも１つの映像分配増幅器とからなり、映像分配増幅器
の出力する複合同期信号をシンク・リゼネレータに入力
する。さらに、本発明のプロジェクタ表示システムは、
上記のシンクリゼネレータ付映像分配増幅器を用いて、
ビデオプロジェクタに画像形成する。
【００１３】
【作用】本発明は、上記の手段により、連続して安定な
水平同期信号と垂直同期信号を供給できるシンクリゼネ
レータを実現でき、このシンクリゼネレ−タをＷＳと液
晶プロジェクタとの間に接続することにより、従来例の
ような画像歪みは解消される。
水平同期信号と垂直同期信号を供給できるシンクリゼネ
レータを実現でき、このシンクリゼネレ−タをＷＳと液
晶プロジェクタとの間に接続することにより、従来例の
ような画像歪みは解消される。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明のシンク・リゼネレータの一実
施例を用いたプロジェクタ表示システムを示すブロック
図、図２は図１の実施例のシンク・ゼネレータを詳細に
示すブロック図である。なお、図２において図１と同じ
構成要素には同じ符号を付してある。
説明する。図１は本発明のシンク・リゼネレータの一実
施例を用いたプロジェクタ表示システムを示すブロック
図、図２は図１の実施例のシンク・ゼネレータを詳細に
示すブロック図である。なお、図２において図１と同じ
構成要素には同じ符号を付してある。
【００１５】コンピュータ等のエンジニアリングワーク
ステーション（以下ＷＳと略記する）１から出力される
Ｒ，Ｂ信号１０，２０およびＧシンク信号３０は、シン
ク・リゼネレータ付映像分配増幅器３に出力される。シ
ンク・リゼネレータ付映像分配増幅器３において、映像
分配増幅器４1，４2，４3は、入力したＲ，Ｂ信号１
０，２０およびＧシンク信号３０を、Ｒ，Ｂ信号１１，
２１およびＧシンク信号３１としてＣＲＴディスプレイ
モニタ２に、Ｒ，Ｂ信号１２，２２およびＧシンク信号
３２としてビデオプロジェクタ７にそれぞれ分配すると
ともに、映像分配増幅器４3はＧシンク信号３３として
同期分離器５にも分配する。同期分離器５は、入力した
Ｇシンク信号３３から複合同期信号３４を分離抽出し、
シンク・リゼネレータ６に出力する。
ステーション（以下ＷＳと略記する）１から出力される
Ｒ，Ｂ信号１０，２０およびＧシンク信号３０は、シン
ク・リゼネレータ付映像分配増幅器３に出力される。シ
ンク・リゼネレータ付映像分配増幅器３において、映像
分配増幅器４1，４2，４3は、入力したＲ，Ｂ信号１
０，２０およびＧシンク信号３０を、Ｒ，Ｂ信号１１，
２１およびＧシンク信号３１としてＣＲＴディスプレイ
モニタ２に、Ｒ，Ｂ信号１２，２２およびＧシンク信号
３２としてビデオプロジェクタ７にそれぞれ分配すると
ともに、映像分配増幅器４3はＧシンク信号３３として
同期分離器５にも分配する。同期分離器５は、入力した
Ｇシンク信号３３から複合同期信号３４を分離抽出し、
シンク・リゼネレータ６に出力する。
【００１６】シンク・リゼネレータ６は、入力した複合
同期信号３４から水平同期信号ＳHおよび垂直同期信号
ＳVを生成しビデオプロジェクタ７に出力する。すなわ
ち、図２に示されるように、シンク・リゼネレータ６に
入力された複合同期信号３４は、水平パルス分離器６１
と垂直パルス分離器６２とに入力される。水平パルス分
離器６１は、複合同期信号３４から水平パルス３５を分
離し、垂直パルス分離器６２は、複合同期信号３４から
垂直パルス４５を分離する。
同期信号３４から水平同期信号ＳHおよび垂直同期信号
ＳVを生成しビデオプロジェクタ７に出力する。すなわ
ち、図２に示されるように、シンク・リゼネレータ６に
入力された複合同期信号３４は、水平パルス分離器６１
と垂直パルス分離器６２とに入力される。水平パルス分
離器６１は、複合同期信号３４から水平パルス３５を分
離し、垂直パルス分離器６２は、複合同期信号３４から
垂直パルス４５を分離する。
【００１７】スイッチ回路６３は、水平パルス３５が一
定の周期で入力される水平周期期間には、制御信号ＧＳ
が第１の論理レベルとされるので、オン状態となり入力
した水平パルスを位相比較器６４に出力する。しかし、
スイッチ回路６３は、垂直同期信号期間とさらにその期
間の前後１Ｈを含む水平パルス３５の周期が不連続であ
る非水平周期期間には、制御信号ＧＳが第２の論理レベ
ルとされるので、オフ状態となり入力した水平パルスを
位相比較器６４に出力しない。
定の周期で入力される水平周期期間には、制御信号ＧＳ
が第１の論理レベルとされるので、オン状態となり入力
した水平パルスを位相比較器６４に出力する。しかし、
スイッチ回路６３は、垂直同期信号期間とさらにその期
間の前後１Ｈを含む水平パルス３５の周期が不連続であ
る非水平周期期間には、制御信号ＧＳが第２の論理レベ
ルとされるので、オフ状態となり入力した水平パルスを
位相比較器６４に出力しない。
【００１８】位相比較器６４は、サンプリングおよびホ
ールド回路６５と、鋸歯状波発生器６６とから構成され
ている。サンプリングおよびホールド回路６５は、水平
周期期間においては、スイッチ回路６３からの水平パル
スと鋸歯状波発生回路６６からの鋸歯状波信号とを比較
し、両者の位相差に対応した位相差信号ＤＳを出力し、
非水平周期期間においては、その非水平周期期間が開始
する直前における水平周期期間終了時の位相差信号ＤＳ
を出力し続ける。
ールド回路６５と、鋸歯状波発生器６６とから構成され
ている。サンプリングおよびホールド回路６５は、水平
周期期間においては、スイッチ回路６３からの水平パル
スと鋸歯状波発生回路６６からの鋸歯状波信号とを比較
し、両者の位相差に対応した位相差信号ＤＳを出力し、
非水平周期期間においては、その非水平周期期間が開始
する直前における水平周期期間終了時の位相差信号ＤＳ
を出力し続ける。
【００１９】制御電圧発生回路６７は、位相差信号ＤＳ
を位相差信号ＤＳに対応した直流制御電圧ＤＶに変換
し、電圧制御発振器６８に出力する。電圧制御発振器６
８は、直流制御電圧ＤＶに従って発信周波数を変化させ
る。分周器６９は、電圧制御発振器６８の発振出力をカ
ウントすることにより、予め設定された分周比で分周し
出力する。水平同期発生器７１は、分周器６９のカウン
ト値が所定カウント値になる毎に、後続の回路（不図
示）で使用するための水平同期パルスＳHを生成して出
力する。
を位相差信号ＤＳに対応した直流制御電圧ＤＶに変換
し、電圧制御発振器６８に出力する。電圧制御発振器６
８は、直流制御電圧ＤＶに従って発信周波数を変化させ
る。分周器６９は、電圧制御発振器６８の発振出力をカ
ウントすることにより、予め設定された分周比で分周し
出力する。水平同期発生器７１は、分周器６９のカウン
ト値が所定カウント値になる毎に、後続の回路（不図
示）で使用するための水平同期パルスＳHを生成して出
力する。
【００２０】垂直カウンタ７３は、垂直パルス分離器６
２から垂直パルス４５を入力する毎に、保持するカウン
ト値をリセットした後、分周器６９の出力パルスのカウ
ントを開始する。Ｖゲートオフパルス発生器７４は、垂
直カウンタ７３が垂直パルス４５を入力した後は、分周
器６９からの出力パルスを所定数ＴＬ分カウントするま
で（約数Ｈ分）は、正常な水平周期期間でないものとし
て、制御信号ＧＳを第２の論理レベルにし、所定数ＴＬ
の出力パルスをカウントしたとき、正常な水平周期期間
に達したものとして制御信号ＧＳを第１の論理レベルに
する。さらに、Ｖゲートオフパルス発生器７４は、垂直
カウンタ７３が分周器６９の出力パルスを正常な水平周
期期間終了までカウントしたとき、再び制御信号ＧＳを
第２の論理レベルにする。その後、垂直カウンタ７３が
垂直パルス４５を入力すると前述と同様な動作を繰り返
す。垂直同期発生器７２は、垂直カウンタ７３が垂直パ
ルス４５を入力した後、カウントする分周器６９の出力
パルスのカウント値が所定値に達すると、後続の回路
（不図示）で使用するための垂直同期パルスＳVを生成
して出力する。
２から垂直パルス４５を入力する毎に、保持するカウン
ト値をリセットした後、分周器６９の出力パルスのカウ
ントを開始する。Ｖゲートオフパルス発生器７４は、垂
直カウンタ７３が垂直パルス４５を入力した後は、分周
器６９からの出力パルスを所定数ＴＬ分カウントするま
で（約数Ｈ分）は、正常な水平周期期間でないものとし
て、制御信号ＧＳを第２の論理レベルにし、所定数ＴＬ
の出力パルスをカウントしたとき、正常な水平周期期間
に達したものとして制御信号ＧＳを第１の論理レベルに
する。さらに、Ｖゲートオフパルス発生器７４は、垂直
カウンタ７３が分周器６９の出力パルスを正常な水平周
期期間終了までカウントしたとき、再び制御信号ＧＳを
第２の論理レベルにする。その後、垂直カウンタ７３が
垂直パルス４５を入力すると前述と同様な動作を繰り返
す。垂直同期発生器７２は、垂直カウンタ７３が垂直パ
ルス４５を入力した後、カウントする分周器６９の出力
パルスのカウント値が所定値に達すると、後続の回路
（不図示）で使用するための垂直同期パルスＳVを生成
して出力する。
【００２１】したがって、垂直カウンタ７３とＶゲート
オフパルス発生器７４により、（垂直同期信号期間とさ
らにその期間の前後を含む）水平周期が不連続な期間に
おいては、位相比較器６４による位相比較を禁止するよ
うに、スイッチ回路６３をオフ（開放）させるので、水
平周期が正しく安定だった期間の位相差電圧がホールド
（維持）されるので、電圧制御発振器６８の発信周波数
を制御する直流制御電圧ＤＶに外乱を与えない。このよ
うにして得られた連続して位相が安定な水平同期信号Ｓ
Hと垂直同期信号ＳVを液晶プロジェクタ７のＨ入力端子
およびＶ入力端子に接続し供給することにより、プロジ
ェクタの出力画像は常に無歪みのものとなる。
オフパルス発生器７４により、（垂直同期信号期間とさ
らにその期間の前後を含む）水平周期が不連続な期間に
おいては、位相比較器６４による位相比較を禁止するよ
うに、スイッチ回路６３をオフ（開放）させるので、水
平周期が正しく安定だった期間の位相差電圧がホールド
（維持）されるので、電圧制御発振器６８の発信周波数
を制御する直流制御電圧ＤＶに外乱を与えない。このよ
うにして得られた連続して位相が安定な水平同期信号Ｓ
Hと垂直同期信号ＳVを液晶プロジェクタ７のＨ入力端子
およびＶ入力端子に接続し供給することにより、プロジ
ェクタの出力画像は常に無歪みのものとなる。
【００２２】上述の実施例において、電圧制御発振器６
８に水晶振動子を使用すれば、周波数が安定でしかも位
相変動ジッタ−の少ない水平同期信号や垂直同期信号を
生成することもできる。例えば、水晶振動子単独と電圧
制御可変キャパシタとの使用の場合は周波数引き込み範
囲は約±５０ＰＰＭでジッターは０．５ｎｓｅｃ ｐ−
ｐ以内の電圧制御発振器が実現でき、水晶振動子とイン
ダクタとキャパシタの複合素子と電圧制御可変キャパシ
タを使用した場合には周波数引き込み範囲は約±２５０
ＰＰＭでジッターは１ｎｓｅｃ ｐ−ｐ以内の電圧制御
発振器が実現できる。
８に水晶振動子を使用すれば、周波数が安定でしかも位
相変動ジッタ−の少ない水平同期信号や垂直同期信号を
生成することもできる。例えば、水晶振動子単独と電圧
制御可変キャパシタとの使用の場合は周波数引き込み範
囲は約±５０ＰＰＭでジッターは０．５ｎｓｅｃ ｐ−
ｐ以内の電圧制御発振器が実現でき、水晶振動子とイン
ダクタとキャパシタの複合素子と電圧制御可変キャパシ
タを使用した場合には周波数引き込み範囲は約±２５０
ＰＰＭでジッターは１ｎｓｅｃ ｐ−ｐ以内の電圧制御
発振器が実現できる。
【００２３】また、電圧制御発振器６８に電気機械結合
係数の大きな単結晶（ＬiＴaＯ3：リチウムタンタレ−
ト等）を用いることもできる。この場合、水晶振動子よ
りはより広範囲な周波数引き込み範囲があり、しかもＬ
Ｃ発振回路よりは位相変動ジッタ−が少ない水平同期信
号ＳHや垂直同期信号ＳVを得ることができる。周波数引
き込み範囲は約±２０００ＰＰＭ（約±０．２％）でジ
ッターは２ｎｓｅｃ ｐ−ｐ以内である。
係数の大きな単結晶（ＬiＴaＯ3：リチウムタンタレ−
ト等）を用いることもできる。この場合、水晶振動子よ
りはより広範囲な周波数引き込み範囲があり、しかもＬ
Ｃ発振回路よりは位相変動ジッタ−が少ない水平同期信
号ＳHや垂直同期信号ＳVを得ることができる。周波数引
き込み範囲は約±２０００ＰＰＭ（約±０．２％）でジ
ッターは２ｎｓｅｃ ｐ−ｐ以内である。
【００２４】ＷＳ１の出力信号１０，２０，３０を、Ｗ
Ｓ１に付属のＣＲＴディスプレイモニタ２と、ビデオプ
ロジェクタ７に信号分配するためのシンク・リゼネレー
タ付映像分配増幅器３を図１のように同一ユニットに構
成すれば、映像分配増幅器とシンクリゼネレ−タの両方
を設置する必要がなくなり、設置フロアスペ−スを節減
できるという利点がある。シンク・リゼネレータを液晶
プロジェクタに内蔵すれば、周波数が安定でしかも位相
変動ジッターの少ないサンプリングクロックパルスを得
ることができることも明らかである。
Ｓ１に付属のＣＲＴディスプレイモニタ２と、ビデオプ
ロジェクタ７に信号分配するためのシンク・リゼネレー
タ付映像分配増幅器３を図１のように同一ユニットに構
成すれば、映像分配増幅器とシンクリゼネレ−タの両方
を設置する必要がなくなり、設置フロアスペ−スを節減
できるという利点がある。シンク・リゼネレータを液晶
プロジェクタに内蔵すれば、周波数が安定でしかも位相
変動ジッターの少ないサンプリングクロックパルスを得
ることができることも明らかである。
【００２５】
【発明の効果】以上説明したように本発明は、正常な水
平周期期間以外においては、シンク・ゼネレータは、位
相比較器の位相比較を停止させ、比較停止時の位相を維
持して水平パルスをを出力することにより、送られてく
る垂直同期信号の前後における水平同期信号が不連続に
なる期間においても、連続して位相が安定な水平同期パ
ルスを供給することができる。このことにより、高精細
液晶プロジェクタ等においても再生画像に歪みを発生さ
せない効果がある。さらに、電圧制御発振器に水晶振動
子を使用すれば、周波数が安定でしかも位相変動ジッタ
−の少ない水平同期信号や垂直同期信号を生成すること
もできる。
平周期期間以外においては、シンク・ゼネレータは、位
相比較器の位相比較を停止させ、比較停止時の位相を維
持して水平パルスをを出力することにより、送られてく
る垂直同期信号の前後における水平同期信号が不連続に
なる期間においても、連続して位相が安定な水平同期パ
ルスを供給することができる。このことにより、高精細
液晶プロジェクタ等においても再生画像に歪みを発生さ
せない効果がある。さらに、電圧制御発振器に水晶振動
子を使用すれば、周波数が安定でしかも位相変動ジッタ
−の少ない水平同期信号や垂直同期信号を生成すること
もできる。
【図１】本発明の一実施例であるシンク・リゼネレータ
を用いたプロジェクタ表示システムを示すブロック図で
ある。
を用いたプロジェクタ表示システムを示すブロック図で
ある。
【図２】図１の実施例のシンク・リゼネレータを詳細に
示すブロック図である。
示すブロック図である。
１ エンジニアリングワ−クステ−ション（ＷＳ） ２ ＣＲＴディスプレイモニタ ３ シンク・リゼネレ−タ付映像分配増幅器 ４1，４2，４3 映像分配増幅器 ５ 同期分離器 ６ シンク・リゼネレ−タ ７ ビデオプロジェクタ １０，１１，１２ Ｒ信号（レッド） ２０，２１，２２ Ｂ信号（ブルー） ３０，３１，３２，３３ Ｇシンク信号 ３４ 複合同期信号 ６１ 水平パルス分離器 ６２ 垂直パルス分離器 ６３ スイッチ回路 ６４ 位相比較器 ６５ サンプリングおよびホ−ルド回路 ６６ 鋸歯状波発生器 ６７ 制御電圧発生回路 ６８ 電圧制御発振器 ６９ 分周器 ７０ ＰＬＬ回路 ７１ 水平同期発生器 ７２ 垂直同期発生器 ７３ 垂直カウンタ ７４ Ｖゲ−トオフパルス発生器
Claims (7)
- 【請求項１】 複合同期信号からディスプレイの画像表
示のための水平同期パルスおよび垂直同期パルスを生成
するシンク・リゼネレータにおいて、 前記複合同期信号を入力し、複合同期信号から水平パル
スを分離する水平パルス分離器と、 前記複合同期信号を入力し、複合同期信号から垂直パル
スを分離する垂直パルス分離器と、 水平パルス分離器の出力端子に接続され、開閉制御信号
が第１の論理レベルのときオン状態になって、水平パル
スを通過させ、開閉制御信号が第２の論理レベルのとき
オフ状態になって、水平パルスの通過を阻止するスイッ
チ回路と、 スイッチ回路の出力端子からの水平パルスと分周パルス
との位相比較を行なう位相比較回路と、 位相比較回路の比較結果である位相差出力により制御電
圧を発生する制御電圧発生回路と、 制御電圧発生回路の制御電圧に応じて発振周波数を変化
させる電圧制御発振器と、 電圧制御発振器の出力をカウントし、分周パルスを出力
する分周器と、 分周器のカウント値が第１のカウント値になる毎に、水
平同期パルスを出力する水平同期発生器と、 垂直パルス分離器に接続され、垂直パルス分離器から垂
直パルスを入力する毎に、分周パルスのカウントを開始
する垂直カウンタと、 垂直カウンタが垂直パルスを入力すると、非水平周期期
間として第１の所定数の分周パルスをカウントするま
で、開閉制御信号を第２の論理レベルにし、垂直カウン
タが第１の所定数の分周パルスをカウントしたとき、水
平周期期間に入ったものとして開閉制御信号を第１の論
理レベルにするとともに、垂直カウンタが水平周期期間
の終了として第２の所定数の分周パルスをカウントした
とき、開閉制御信号を第２の論理レベルに戻し、垂直カ
ウンタが再び垂直パルスを入力すると前述と同様な動作
を繰り返すＶゲートオフパルス発生回路と、 垂直カウンタのカウント値が第２のカウント値になる毎
に、垂直同期パルスを出力する垂直同期発生器とを有す
ることを特徴とするシンク・リゼネレータ。 - 【請求項２】 前記位相比較器は、前記分周パルスに同
期して鋸歯状波信号を出力する鋸歯状波発生器と、前記
スイッチ回路の出力と鋸歯状波発生器の出力とを入力す
るサンプリングおよびホールド回路とで構成されている
請求項１記載のシンク・リゼネレータ。 - 【請求項３】 前記電圧制御発振器が水晶発振子、ある
いは水晶発振子とインダクタとキャパシタとの複合素子
を使用している請求項１または２記載のシンク・リゼネ
レータ。 - 【請求項４】 前記電圧制御発振器が電気機械結合係数
の大きな単結晶の圧電素子を使用している請求項１記載
のシンク・リゼネレータ。 - 【請求項５】 前記単結晶の圧電素子はリチウムタンタ
レート（ＬiＴaＯ3）からなる請求項４記載のシンク・
リゼネレータ。 - 【請求項６】 請求項１ないし請求項４のいずれか１項
に記載のシンク・リゼネレータと、少なくとも１つの映
像分配増幅器とからなり、映像分配増幅器の出力する複
合同期信号をシンク・リゼネレータに入力することを特
徴とするシンクリゼネレータ付映像分配増幅器。 - 【請求項７】 請求項６記載のシンクリゼネレータ付映
像分配増幅器を用いて、ビデオプロジェクタに画像形成
するプロジェクタ表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291301A JPH08149332A (ja) | 1994-11-25 | 1994-11-25 | シンク・リゼネレ−タおよびそれを用いた表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291301A JPH08149332A (ja) | 1994-11-25 | 1994-11-25 | シンク・リゼネレ−タおよびそれを用いた表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149332A true JPH08149332A (ja) | 1996-06-07 |
Family
ID=17767128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6291301A Pending JPH08149332A (ja) | 1994-11-25 | 1994-11-25 | シンク・リゼネレ−タおよびそれを用いた表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202000A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | 水平垂直同期信号生成回路 |
| JP2008147907A (ja) * | 2006-12-08 | 2008-06-26 | Victor Co Of Japan Ltd | 位相同期回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160175A (en) * | 1980-05-14 | 1981-12-09 | Nec Corp | Synchronous signal generator |
| JPS62256521A (ja) * | 1986-04-29 | 1987-11-09 | Victor Co Of Japan Ltd | 位相比較回路 |
| JPS63108875A (ja) * | 1986-10-25 | 1988-05-13 | Yamaha Corp | 映像信号同期装置 |
| JPH02166496A (ja) * | 1988-12-20 | 1990-06-27 | Yamashita Denshi Sekkei:Kk | パルス発生回路 |
| JPH05227450A (ja) * | 1992-02-14 | 1993-09-03 | Toko Inc | 同期回路 |
-
1994
- 1994-11-25 JP JP6291301A patent/JPH08149332A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160175A (en) * | 1980-05-14 | 1981-12-09 | Nec Corp | Synchronous signal generator |
| JPS62256521A (ja) * | 1986-04-29 | 1987-11-09 | Victor Co Of Japan Ltd | 位相比較回路 |
| JPS63108875A (ja) * | 1986-10-25 | 1988-05-13 | Yamaha Corp | 映像信号同期装置 |
| JPH02166496A (ja) * | 1988-12-20 | 1990-06-27 | Yamashita Denshi Sekkei:Kk | パルス発生回路 |
| JPH05227450A (ja) * | 1992-02-14 | 1993-09-03 | Toko Inc | 同期回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202000A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | 水平垂直同期信号生成回路 |
| US8223265B2 (en) | 2006-01-30 | 2012-07-17 | Sanyo Electric Co., Ltd. | Horizontal and vertical synchronization signal generating circuit |
| JP2008147907A (ja) * | 2006-12-08 | 2008-06-26 | Victor Co Of Japan Ltd | 位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393458B1 (ko) | 비월주사된비디오의수직패닝시스템 | |
| JPH02166496A (ja) | パルス発生回路 | |
| US7071996B2 (en) | Synchronizing video formats with dissimilar timing | |
| US5146336A (en) | Sync control for video overlay | |
| KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPH08149332A (ja) | シンク・リゼネレ−タおよびそれを用いた表示システム | |
| JPH08279927A (ja) | 同期回路 | |
| US5315387A (en) | Horizontal synchronization circuit | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| CA2345559C (en) | Horizontal synchronization for digital television receiver | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP3039157B2 (ja) | 外部同期回路 | |
| KR100224579B1 (ko) | 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| KR19990001545A (ko) | 영상처리 시스템에서의 동기신호 발생장치 | |
| JPH08223444A (ja) | テレビジョン機器等の外部同期方法 | |
| JPH0918742A (ja) | 同期信号回路 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH0541813A (ja) | クロツク信号発生回路 | |
| JPH02165779A (ja) | 水平ａｆｃ回路 |