JPS63108875A - 映像信号同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、スーパーインポーザやデジタイザ等におい
て外部同期信号に同期した内部同期信号を作成する場合
に用いて好適な映像信号同期装置に関する。

「従来の技術」 第４図は、スーパーインポーザ等に用いられる従来の同
期信号発生回路の構成を示すブロック図である。図にお
いて、１は同期分離回路であり、入力端に供給される外
部映像信号から、水平同期信号Ｈ，５ＹＮＣと垂直同期
信号Ｖ、５ＹＮＣとを分離して出力する。水平同期出力
Ｈ，５ＹＮＣは、位相比較器２の二方の入力端に供給さ
れ、位相比較器２の出力信号はローパスフィルタ３によ
って平滑された後電圧制御発振器４の制御入力端に供給
される。電圧制御発振器４の出力信号は、クロック信６
号ＣＫとして同期信号発生器５に供給される。同期信号
発生器５は、クロック信号ＣＫを分周して内部水平同期
信号ＨＳを作成する■この内部水平同期信号ＨＳは、位
相比較回路２の他方の入力端に供給されるとともに、内
部回路の所定部分に供給される。上述した位相比較回路
２、ローパスフィルタ３、電圧制御発振器４および同期
信号発生器５の水平同期信号作成部によってＰＬＬ（フ
ェイズ・ロックド・ループ）が構成されており、これに
より、内部水平同期信号ＨＳが外部水平同期信号Ｈ，５
ＹＮＣに正確に同期するようになっている。

また、同期分離回路ｌは、映像信号中の垂直同期信号か
らフレームリセット信号を作成し、これを同期信号発生
器５に供給する。この場合、同期分離回路ｌは、外部映
像信号がインターレース方式による場合は、偶数フィー
ルドの垂直同期信号のタイミングにおいてフレームリセ
ット信号を作成し、外部映像信号がノンインターレース
方式による場合は、各フィールドの垂直同期信号のタイ
ミングにおいてフレームリセット信号を作成する。

同期信号発生器５は、ＰＬＬによって作成した水平同期
信号１−Ｉ　Ｓを内部用水平同期信号として出力すると
としに、フレームリセット信号に基づいて内部垂直同期
信号ＶＳを作成して出力する。

「発明が解決しようとする問題点」 ところで、外部映像信号に含まれる同期信号には、第５
図（イ）に示すような標準タイプ（２：Ｉインターレー
ス）のものや、同図（ロ）に示すような変形タイプのも
のがある。変形タイプの例としては、垂直同期信号期間
中に水平同期信号が含まれないもの、等化パルスが含ま
れないもの、あるいは、第５図（ロ）に示すようにその
双方が含まれないものなどがある。

この場合、従来の同期信号発生回路において、映像信号
中の同期信号が変形タイプの同期信号であると、垂直帰
線期間において水平同期を抽出することができず、この
結果、内部水平同期信号を作成するＰＬＬが不安定とな
って同期のずれや乱れが発生することがあった。

この発明は、上述した事情に鑑みてなされたもので、標
準パターンとは異なった同期信号をもつ外部映像信号が
供給された場合でも、同期のずれや乱調が生じることが
ない映像信号同期方法を提供することを目的としている
。

「問題点を解決するための手段」 この発明は、上記問題点を解決するために、一方の入力
端に外部信号中の水平同期信号が供給される位相比較器
と、この位相比較器の出力信号を平滑するローパスフィ
ルタと、このローパスフィルタの出力が制御電圧として
供給される電圧制御発振器と、この電圧制御発振器の出
力信号を分周するとと乙に分周出力を前記位相比較器の
他方の入力端に供給する分周器とからなるフェイズロッ
クドループと、前記外部信号の垂直同期信号に対応する
期間を検出し、この検出期間においては前記位相比較器
の他方の入力端に対し前記分周器の出力信号に代えて前
記外部水平同期信号を供給ずろ切換手段とを具備し、前
記分周器の出力端から内部水平同期信号を取り出すこと
を特徴としている。

「作用　」 外部同期信号の垂直同期期間に対応する期間においては
、位相比較器の両入力端に外部水平同期信号が共通に供
給され、この結果、前記位相比較器の出力が０となって
フェイズロックドループが固定され、前記分周器の出力
周波数が直前の値を維持する。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例の構成を示すブロック図
である。なお、この図において、第４図の各部と対応す
る部分には同一の符号を付し、その説明を省略する。

図において、ＩＯは同期分離回路であり、外部映像信号
から水平同期信号および複合同期信号を抽出する。この
同期分離回路ＩＯが抽出した外部水平同期信号ＨＳＹＮ
Ｃは位相比較器２の一方の入力端に供給され、外部複合
同期信号５ＹＮＣは切換パルス発生回路１１に供給され
ている。また、同期分離回路１０は、第４図に示す同期
分離回路ｌと開枠にフレームリセット信号を作成し、こ
の信号を同期信号発生器１２に供給する。

同期信号発生器１２は、電圧制御発振器４の出力パルス
を分周する分周器を有しており、この分周器の出力を内
部水平同期信号Ｈ８として、スイッチング素子ＳＷの切
換端子すおよび図示せぬ内部回路に出力する。また、同
期信号発生器１２は、分周器の出力パルス、および同期
分離回路ｌＯから供給されるフレームリセット信号に基
づいて内部垂直同期信号ＶＳを作成する。

切換パルス発生回路１１は、同期分離回路ＩＯから供給
される外部複合同期信号５ＹＮＣから垂直同期信号を検
出し、この垂直同期信号の検出期間においては、スイッ
チング素子ＳＷに供給している制御信号Ｓｃをｌ”信号
とする。スイッチング素子ＳＷは、切換端子ａに外部水
平同期信号［Ｉ　Ｓ　Ｙ　Ｎ　Ｃが供給されるようにな
っており、また、共通端子Ｃが位相比較器２の他方の入
力端に接続されている。このスイッチング素子ＳＷは、
制御信号Ｓｃが“ｌ”信号のときは端子ａ側に切換えら
れ、制御信号Ｓｃが“０”のときは端子す側に切換えら
れる。

次に、上記構成によるこの実施例の動作について説明す
る。

今、同期分離回路１０が抽出した外部複合同期信号５Ｙ
ＮＣが、第２図（イ）に示す波形であったとする。この
波形は、等価パルスがなく、また、垂直同期信号期間に
おいて水平同期信号が含まれていない非標準タイプ同期
信号である。

まず、垂直同期信号が出力される時刻ｔｌまでは、切換
パルス発生回路１１の出力信号Ｓｃが“０″であるから
、スイッチング素子ＳＷが端子す側を選択しており、こ
の結果、同期信号発生器Ｉ２が出力する内部同期信号Ｈ
Ｓがスイッチング素子ＳＷを介して位相比較器２の他方
の入力端に供給される。これにより、位相比較器２、ロ
ーパスフィルタ３、電圧制御発振器４および同期信号発
生器１２内の分周器によりフェイズロックドループが構
成され、内部水平同期信号ＨＳは、外部水平同期信号Ｈ
Ｓ　Ｙ　Ｎ　Ｃに等しい同期信号となる。

次に、時刻１＋になって垂直同期信号が出力されろと、
切換パルス発生器１１が出力する制御信号Ｓｃが“ｌ”
信号になり、スイッチング素子ＳＷが端子ａ側を選択す
る。この結果、位相比較器２の両入力端には外部水平同
期信号ＨＳＹＮＣが共通に供給され、位相比較器２の入
力位相差は０となる。したがって、ローパスフィルタ３
の出力信号がＯとなり、電圧制御発振器４の発振周波数
は、時刻１．の直前の値に固定される。これにより、内
部水平同期信号Ｈ９は、垂直同期期間においてら、それ
以前の状態で出力され続ける。

そして、垂直同期信号の終了時刻し、になると、切換パ
ルス発生器＋１が信号Ｓｃを“０”信号とし、これによ
り、スイッチング素子ＳＷが再び端子す側を選択する。

この結果、時刻ｔ、以後は、イズロツクドループによっ
て外部同期信号ＨＳ　ＹＮＣに一致した内部水平同期信
号１−Ｉ　Ｓが発生される。

なお、同期信号発生器１２内において、等価パルスを作
成し、これを内部同期信号に付加するようにしている場
合は、内部複合同期信号を切換パルス発生回路１１に供
給するとともに、この切換パルス発生回路１１が等価パ
ルスを検出している間において制御信号Ｓｃを“ｌ“信
号となるように構成すればよい（第２図（ハ）の時刻ｔ
０〜ｔ。

参照）。゛また、切換パルス発生回路１１は、外部複合
同期信号５ＹＮＣと内部複合同期信号５ＹＮＣ゛の双方
によって垂直同期期間（および等価パルス期間）を検出
してらよく、いずれか一方の同期信号によって検出動作
を行うようにしてらよい。

次に、第３図は、上記実施例の具体的な構成例を示すブ
ロック図で−あり、ソニー社製のＶ６Ｏ１３、Ｖ６Ｏ１
３およびモトローラ社製のＭ　ＣＩ　−１０６６、Ｍ　
ＣＩ　４５３８、Ｎ（ＣＩ　−１０１３等を用りに各Ｉ
Ｃの名称および端子番号を示す。

図において入力端子２ｏには、フェイズロックドループ
によって発生された内部水平同期信号（等価パルス付き
）が供給されるようになっており、モノステーブルマル
チバイブレータ２１の時定数τはほぼ３／４Ｈ（Ｈはｌ
水平走査期間）に設定されている。

外部同期信号は、端子２５から供給され、同期分離回路
２６．２７によって同期信号が抽出される。同期分離回
路２６によって抽出された外部同期信号は、位相比較器
２８の一方の入力端に供給される。また、同期分離回路
２７によって抽出された外部同期信号はスイッチング素
子２２の一方の切換端子に供給されるとともに、ＯＲ積
分回路により積分され、これにより、点Ｐ１において外
部垂直同期信号が抽出される。点Ｐ＋において得られた
外部垂直同期信号はインバータによって反転された後、
フリップ７０ツブ２３のリセット端子に供給される。ス
イッチング素子２２は、フリップフロップ２３の出力信
号により、オン／オフ制御されるようになっており、ま
た、他方の切換端子には内部同期信号が供給されている
。

上記構成によれば、垂直同期期間以外においては、内部
水平同期信号によってフリップフロップ２３がセット状
態となるため、位相比較器２８は内部同期信号と外部同
期信号を比較し、垂直同期期間になると、フリップフロ
ップ２２がインバータの出力によりリセットされ、これ
により、位相比較器２８の両入力端に外部同期信号が供
給される。

「発明の効果」 以上説明したように、この発明によれば、一方の入力端
に外部信号中の水平同期信号が供給される位相比較器と
、この位相比較器の出力信号を平滑するローパスフィル
タと、このローパスフィルタの出力が制御電圧として供
給される電圧制御発振器と、この電圧制御発振器の出力
信号を分周するとともに分周出力を前記位相比較器の他
方の入力端に供給する分周器とからなるフェイズロック
ドループと、前記外部信号の垂直同期信号に対応する期
間を検出し、この検出期間においては前記位相比較器の
他方の入力端に対し前記分周器の出力信号に代えて前記
外部水平同期信号を供給する切換手段とを具備し、前記
分周器の出力信号に基づいて内部水平同期信号を作成す
るようにしたので、外部同期信号が非標準タイプであっ
ても、同期の乱れや外れを起こすことなく、安定した内
部同期信号を作成することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の動作を説明するための波形図、第３
図は実施例のより具体的な回路の構成を示すブロック図
、第４図は従来の同期信号発生回路の構成を示すブロッ
ク図、第５図は同期信号の種類を示す波形図である。 ２・・・・・・位相比較器、３・・・・・・ローパスフ
ィルタ、４・・・・・・電圧制御発振器、１１・・・・
・・切換パルス発生器（切換手段）、１２・・・・・・
同期信号発生器（分周器）、ＳＷ・・・・・・スイッチ
ング手段（切換手段）。

Claims (1)

【特許請求の範囲】
1. 一方の入力端に外部信号中の水平同期信号が供給される
   位相比較器と、この位相比較器の出力信号を平滑するロ
   ーパスフィルタと、このローパスフィルタの出力が制御
   電圧として供給される電圧制御発振器と、この電圧制御
   発振器の出力信号を分周するとともに分周出力を前記位
   相比較器の他方の入力端に供給する分周器とからなるフ
   ェイズロックドループと、前記外部信号の垂直同期信号
   に対応する期間を検出し、この検出期間においては前記
   位相比較器の他方の入力端に対し前記分周器の出力信号
   に代えて前記外部水平同期信号を供給する切換手段とを
   具備し、前記分周器の出力信号に基づいて内部水平同期
   信号を作成することを特徴とする映像信号同期装置。