JPH08149894A - 複合機のステッピングモータ制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 複合機で同時には使用されないステッピング
モータが存在する場合には、別途、相励磁信号発生部を
設けることなく、ＣＰＵが持つリアルタイム出力ポート
に対応する数以上にステッピングモータをＣＰＵで制御
可能にする複合機のモータ制御回路を提供する。 【構成】 ＣＰＵ22からステッピングモータ(プリンタ
モータ25，キャリッジモータ26，ＡＤＦモータ27)を駆
動するための相励磁信号Ａ，Ｂと選択信号Ｓ1を出力
し、選択信号Ｓ1の論理によって相励磁信号Ｂを選択さ
れるステッピングモータ(26，27)のモータドライバー24
に選択的に出力する相励磁信号選択出力部23を備えるこ
とで、同時には使用されないステッピングモータ(26，2
7)のどちらか一方に、相励磁信号選択出力部23を介して
相励磁信号ＢＸまたはＢＹが出力され、選択的にステッ
ピングモータ26または27が駆動される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリンタ機能やＦＡＸ
機能やスキャナ機能等を有する複合機のステッピングモ
ータ制御回路に関するものである。

【０００２】

【従来の技術】近年、プリンタ機能やＦＡＸ機能やスキ
ャナ機能等を有する、いわゆる複合機と呼ばれる機器が
開発されるようになった。その背景には、個々に存在し
ていたプリンタ，ＦＡＸ，スキャナ等を１つの機器に統
合することで、省スペース化，省コスト化といったメリ
ットがあるからである。

【０００３】ところで、従来からプリンタ，ＦＡＸ，ス
キャナといったＯＡ機器の駆動用モータとしては、ステ
ッピングモータが使用されることが多い。ステッピング
モータは、その特徴として小型かつ低コストで、他のモ
ータに比べ比較的制御が簡単であるということから、こ
ういったＯＡ機器の駆動用モータとして最もよく使用さ
れる。

【０００４】図10はステッピングモータの駆動回路の基
本構成図を示す。図10において、１は相励磁信号発生部
で、ステッピングモータ３の回転速度や回転方向を制御
する相励磁信号Ｓを発生する部分である。これは、水晶
などの発振器とフリップフロップなどのデジタル素子で
回路が構成される。２はモータドライバーであり、トラ
ンジスタ等で構成される。このモータドライバー２は相
励磁信号Ｓを受けてステッピングモータ３の相巻線に電
流を流すための駆動部である。

【０００５】前記図10に示すステッピングモータ３の巻
線仕様や駆動方式により相励磁信号の発生パターンが決
まる。図11は２相励磁と呼ばれる代表的な相励磁信号発
生パターンを示す。相励磁信号ＳはＡ相，Ｂ相，ＮＡ
相，ＮＢ相の４つの信号で構成されている。この相励磁
信号Ｓはデジタル信号であり、ハイレベルあるいはロー
レベルの論理的には２値の信号である。ここでの動作に
おいては、相励磁信号Ｓがハイレベルのとき、ステッピ
ングモータ３の相巻線が励磁され、巻線に電流が流れる
こととし、相励磁信号発生パターンはすべて２相励磁で
あるとする。２相励磁は図11のごとく、４つの相のうち
常に２つの相巻線が励磁されてステッピングモータ３を
回転させるので、２相励磁と呼ばれる。

【０００６】このように、相励磁信号Ｓを発生する回路
(相励磁信号発生部１)と、ステッピングモータ３の巻線
に流す電流を制御する回路(モータドライバー２)でステ
ッピングモータ３の制御回路が構成される。

【０００７】しかし最近では、相励磁信号発生部１の代
わりに相励磁信号の発生をマイクロコンピュータ(以
下、ＣＰＵと称す)が行う場合が多い。その場合の基本
構成は、図12のようになる。

【０００８】ところで、プリンタ，ＦＡＸ，スキャナと
いった最近のＯＡ機器では、機器の様々な制御のために
ＣＰＵ４が搭載される。このＣＰＵ４が行う制御の一つ
としてモータの制御があり、ステッピングモータが制御
対象である場合、ＣＰＵ４から相励磁信号Ｓを発生し、
モータの回転を制御する場合が多い。この結果、図10に
示す相励磁信号Ｓを発生する回路(相励磁信号発生部１)
を構成する必要がなくなり、コストダウン等のメリット
が出る。

【０００９】しかし、単にＣＰＵ４が相励磁信号Ｓを発
生するといっても、ＣＰＵ４の汎用Ｉ／Ｏポートにデー
タを書き込む処理はソフト的に行われ、書き込みの処理
時間にはバラツキが生じる。このバラツキ要因は、ＣＰ
Ｕ４のプログラム内容や、割り込み処理の発生など、い
ろいろ考えられる。汎用Ｉ／Ｏポートへの書き込みの処
理時間がばらつくことで、図11に示すような相励磁信号
パターンの変化点を正確にコントロールすることができ
なくなると、例えばステッピングモータの回転ムラが発
生するという問題が発生する。

【００１０】この問題を解決し、ＣＰＵが相励磁信号を
発生してステッピングモータの回転を正確に制御するた
めには、ＣＰＵにリアルタイム出力ポートと呼ばれる特
殊機能を有するＩ／Ｏポートが必要となる。このリアル
タイム出力ポートとは、簡単に説明すると、ＣＰＵ内部
のレジスタに用意していたデータをタイマ割り込み等の
割り込みに同期してハード的に出力ラッチにデータを転
送し、ＣＰＵ外部にデータを出力できるポートのことで
ある。

【００１１】これによって、ソフト的には割り込み発生
のタイミングとレジスタに書き込むデータをプログラム
で制御するだけで、後はハード的にデータを割り込み発
生に同期して外部に出力することができるので、前述し
たような汎用Ｉ／Ｏポートで発生する書き込み処理時間
のバラツキはなくなり、ステッピングモータの回転を正
確に制御することができる。

【００１２】

【発明が解決しようとする課題】しかしながら、プリン
タ，ＦＡＸ，スキャナといった機能を有するＯＡ機器で
は、機器制御用のＣＰＵとしては８ビットのものが多く
使用される。この８ビットのＣＰＵがもつリアルタイム
出力ポートの数は、せいぜい８ビット分である。図11か
らわかるように、ステッピングモータ１個を制御するに
は、通常、４ビット分のリアルタイム出力ポートが必要
となるので、１つのＣＰＵで制御可能なステッピングモ
ータの数はせいぜい２個までが限界となる。

【００１３】しかし、プリンタ機能やＦＡＸ機能やスキ
ャナ機能を有する複合機では、ステッピングモータを複
数(３個以上)使う場合も多く、その場合、同時には使用
されないステッピングモータが存在することもある。例
えば、自動原稿送り機構部(以下、ＡＤＦと称す)用のモ
ータが駆動されるとき、スキャナ部のキャリッジ(原稿
読み取りユニット)は所定の位置に静止状態であり、Ａ
ＤＦ用のモータとキャリッジ用のモータが両方同時に駆
動されることはない。

【００１４】しかし、このような場合でも、上述のよう
にＣＰＵで制御できるステッピングモータの数はＣＰＵ
がもつリアルタイム出力ポートの数で決まってしまう
(リアルタイム出力ポートが８ビットであるなら、ステ
ッピングモータ１個につき４ビット必要なので、制御で
きるステッピングモータの数は２個)ため、それ以上の
ステッピングモータを駆動するために、図10に示すよう
な相励磁信号発生部１を設ける必要があるという課題が
生じる。相励磁信号発生部は少なからず水晶等の発振器
が必要となり、コストアップの要因となりかねない。

【００１５】本発明は上記課題を解決するためになされ
たもので、複合機で同時には使用されないステッピング
モータが存在する場合には、別途、相励磁信号発生部を
設けることなく、ＣＰＵがもつリアルタイム出力ポート
に対応する数以上にステッピングモータをＣＰＵで制御
可能にする複合機のモータ制御回路を提供することを目
的としている。

【００１６】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するため、第１の手段は、複合機の駆動
源である複数のステッピングモータと、前記複数のステ
ッピングモータ各々を駆動するための複数のモータドラ
イバーと、前記ステッピングモータを駆動するための相
励磁信号を出力しモータ駆動を制御するＣＰＵと、前記
ＣＰＵから出力される選択信号の論理によって前記相励
磁信号を選択されるステッピングモータのモータドライ
バーに選択的に出力する相励磁信号選択出力部を有する
ことを特徴とする。

【００１７】また、第２の手段は、プリンタ機能やＦＡ
Ｘ機能やスキャナ機能等を有する複合機のステッピング
モータ制御回路であって、前記複合機の駆動源である複
数のステッピングモータと、前記複数のステッピングモ
ータ各々を駆動するための複数のモータドライバーと、
前記ステッピングモータを駆動するための相励磁信号を
出力しモータ駆動を制御するＣＰＵと、前記ＣＰＵから
出力される選択信号の論理によって前記相励磁信号をラ
ッチするラッチ手段を有することを特徴とする。

【００１８】また、第３の手段は、第２の手段におい
て、前記モータドライバーは前記ＣＰＵから出力される
選択信号の論理によって、前記ステッピングモータの相
電流値を切り換える手段を有することを特徴とする。

【００１９】

【作用】本発明の上記第１の手段では、ＣＰＵから相励
磁信号と選択信号が相励磁信号選択出力部に出力され、
選択信号の論理によって同時には使用されないステッピ
ングモータのどちらか一方の相励磁信号が出力され、選
択的にステッピングモータが駆動される。

【００２０】第２の手段では、ＣＰＵから相励磁信号と
選択信号がラッチ手段に出力され、選択信号の論理によ
って同時には使用されないステッピングモータのどちら
か一方に相励磁信号出力され、選択的にステッピングモ
ータが駆動されるとともに、選択されない方のステッピ
ングモータは、相励磁信号パターンが固定されてロック
(回転が停止し、その位置にしっかりと保持される)状態
となる。

【００２１】第３の手段では、上記第２の手段に加え
て、前記選択信号の論理によってロック状態となったス
テッピングモータの相巻線に流す電流値(相電流値)を必
要最小限に抑える。

【００２２】

【実施例】以下、本発明の各実施例について図面を参照
しながら説明を行う。

【００２３】(実施例１)図１は本発明が実施されるプリ
ンタ機能，ＦＡＸ機能，スキャナ機能を有する複合機の
要部構成図、図２は本発明の第１の実施例におけるステ
ッピングモータ制御回路の構成を示すブロック図、図３
は図２のモータドライバーの一例を示す回路図、図４は
図２の相励磁信号選択出力部の回路構成図である。

【００２４】図１において、複合機５はプリンタ部５a
と原稿読み取り部５bおよび自動原稿送り機構部(以下、
ＡＤＦと称す)５cに大別される。まず、プリンタ部５a
の構成について簡単に説明すると、このプリンタ部５a
は、基本的にレーザビームプリンタの構成である。６は
レーザユニットであり、形成する画像に対応するレーザ
光を感光体８上に照射する部分である。７はプロセスユ
ニットであり、レーザビームプリンタの帯電，現像，ク
リーニングといったプロセス部を１つのユニットとして
構成したものである。

【００２５】プロセスユニットの主要構成部品は、静電
潜像を形成する感光体８と、この感光体８の表面を一様
の電位に帯電するための帯電ローラ９と、感光体８上に
形成された静電潜像をトナーにより顕画化するための現
像ローラ10と、感光体８上に残留しているトナーを回収
するためのクリーナ11である。

【００２６】12は転写ローラであり、用紙カセット13か
ら搬送されてくる用紙に感光体８上のトナー像を転写す
る部分である。14は定着器であり、用紙上のトナー像を
用紙にしっかりと定着させる部分である。

【００２７】これらの構成からなるプリンタ部５aにお
いて、用紙を搬送したり、各ローラを回転させたりする
ための駆動源として、図１には図示されないステッピン
グモータが使用されている。

【００２８】次に、原稿読み取り部５bの構成について
簡単に説明する。15はキャリッジであり、原稿を光学的
に読み取る部分である。キャリッジ15の主要構成部品
は、ＣＣＤセンサ16と、原稿上の画像をＣＣＤセンサ16
に光学的に結像させるためのレンズ17と、複数のミラー
18である。

【００２９】キャリッジ15は、図１に示す斜線部に置か
れた原稿を読み取るとき、図１に示す矢印ｄの方向(図
面上では左，右方向)に移動する。またＡＤＦ５cから送
られてくる原稿を図１に示すｅの位置で読み取る場合
は、その読み取り位置で静止した状態となる。キャリッ
ジ15を移動させるための駆動源として、図１には図示さ
れないステッピングモータが使用されており、前述のプ
リンタ部５aのステッピングモータとは別のものであ
る。

【００３０】さらに、ＡＤＦ５cの構成について簡単に
説明する。ＡＤＦ５cは、主にＦＡＸする原稿を読み取
る場合に使用され、複数枚の原稿を自動的に１枚ずつ連
続して搬送し、ｅの位置で原稿を読み取らせるための紙
送り機構である。19は原稿設置部であり、読み取らせる
原稿をセットする部分である。20は複数の搬送ローラで
あり、原稿設置部19にセットされた原稿を搬送するため
のローラである。21は原稿回収部であり、原稿設置部19
から搬送され読み取られた原稿を回収する部分である。
ＡＤＦ５cの原稿搬送の駆動源として、図１には図示さ
れないステッピングモータが使用されており、前述のプ
リンタ部５aあるいは原稿読み取り部５bのステッピング
モータとは別のものである。

【００３１】以上のように構成された複合機５において
は、上述のごとくプリンタ部５a，原稿読み取り部５b，
ＡＤＦ５cに各１個のステッピングモータがそれぞれ使
用され、合計３個使用されている。この３個のステッピ
ングモータのうち、原稿読み取り部５bのキャリッジ用
のステッピングモータとＡＤＦ用のステッピングモータ
を同時に駆動する必要はない。その理由を説明すると、
キャリッジ用のステッピングモータが駆動するのは、図
１に示す斜線部に置かれた原稿を読み取る場合のみで、
それ以外ではキャリッジは所定の位置(ホーム位置)に静
止していればよい。

【００３２】例えば、このホーム位置は図１におけるｅ
の位置である。一方、ＡＤＦ用のステッピングモータが
駆動するのは、原稿設置部19にセットされた原稿を搬送
する場合のみで、この動作はｅの位置に静止しているキ
ャリッジ15により原稿を読み取らせる動作に関連したも
のである。よって、キャリッジ用のステッピングモータ
とＡＤＦ用のステッピングモータは同時に駆動されるこ
となく使用可能である。

【００３３】これに対して、プリンタ用のステッピング
モータは、キャリッジ用のステッピングモータやＡＤＦ
用のステッピングモータが駆動されるのと同時に駆動さ
れることがある。例えば、原稿を読み取りながら読み取
った原稿をそのままプリンタ部５aで画像形成し出力す
るからである(コピー動作)。したがって、プリンタ用の
ステッピングモータは独立して駆動できる構成とする必
要がある。一方、キャリッジ用のステッピングモータと
ＡＤＦ用のステッピングモータは、どちらか一方が駆動
できる構成であればよい。

【００３４】以上の点に着目したのが、本発明の第１の
実施例であって、図２において、22はＣＰＵであり、複
合機５のプリンタ部５aや原稿読み取り部５bやＡＤＦ５
cの様々な制御を行うもので、そのひとつにプリンタモ
ータ25やキャリッジモータ26やＡＤＦモータ27で示され
ている上述した３個のステッピングモータの制御を行
う。また、ＣＰＵ22はＩ／Ｏポートとして汎用Ｉ／Ｏポ
ート22aとリアルタイム出力ポート22bを有する。このリ
アルタイム出力ポート22bは全部で８ビット持つ。23は
相励磁信号選択出力部であり、その詳細は図４で後述す
る。24は各モータ駆動用のモータドライバーであり、ス
テッピングモータの相巻線に流す電流を制御する部分で
ある。

【００３５】モータドライバー24の一例を図３に示す。
モータドライバー24は、トランジスタ28〜31と抵抗32〜
35で構成されている。モータドライバー24に入力する図
11に示す相励磁信号Ｓがハイレベルのとき、対応するト
ランジスタ28〜31がオンし、対応するステッピングモー
タの相巻線に電源から電流が流れる。相励磁信号Ｓが図
11のように変化し、トランジスタ28〜31がその変化に追
従してオン，オフを繰り返すことで、ステッピングモー
タ36の各相巻線(Ａ，ＮＡ，Ｂ，ＮＢ)に流れる電流が切
り換わり、ステッピングモータ36が回転する。

【００３６】図３からわかるように、Ａ相とＮＡ相、Ｂ
相とＮＢ相がそれぞれペアの巻線である。通常、ステッ
ピングモータ36をスムーズに回転させるためには、Ａ相
とＮＡ相を同時に、またＢ相とＮＢ相を同時にオンして
はならない。本発明で取り上げた図11の２相励磁のタイ
ミングチャートからもこのことがわかる(Ａ相とＮＡ相
が同時にハイレベル、あるいはＢ相とＮＢ相が同時にハ
イレベルとなるタイミングはない)。

【００３７】図２において、プリンタ用のステッピング
モータをプリンタモータ25、キャリッジ用のステッピン
グモータをキャリッジモータ26、ＡＤＦ用のステッピン
グモータをＡＤＦモータ27として示したが、これらのス
テッピングモータの各相巻線(Ａ，ＮＡ，Ｂ，ＮＢ)は前
記図３の36で表される。

【００３８】さて、実際にステッピングモータを駆動す
るには、ＣＰＵ22が図１に示すような相励磁信号Ｓをリ
アルタイム出力ポート22bから出力しなければならな
い。ＣＰＵ22のリアルタイム出力ポート22bからの８ビ
ットのうちの４ビットを図２に示す相励磁信号Ａとして
プリンタモータ25の駆動用に使用し、残りの４ビットを
相励磁信号Ｂとしてキャリッジモータ26あるいはＡＤＦ
モータ27の駆動用に使用される。

【００３９】これによりプリンタモータ25は独立して制
御できる。またキャリッジモータ26とＡＤＦモータ27の
制御に関しては、以下、相励磁信号選択出力部23を説明
しながら説明する。相励磁信号選択出力部23には、ＣＰ
Ｕ22のリアルタイム出力ポート22bから相励磁信号Ｂ、
汎用Ｉ／Ｏポート22aから選択信号Ｓ1が送られてくる。
選択信号Ｓ1はデジタル信号であり、ハイレベルあるい
はローレベルの論理的には２値の信号である。この選択
信号の論理によって、相励磁信号Ｂを相励磁信号ＢＸと
してキャリッジモータ26の制御に使用するか、あるいは
相励磁信号ＢＹとしてＡＤＦモータ27の制御に使用する
かを選択する部分が相励磁信号選択出力部23である。

【００４０】相励磁信号選択出力部23の構成を図４に示
す。相励磁信号選択出力部23は、ＡＮＤゲート37〜44と
インバータ45で構成されている。選択信号Ｓ1がローレ
ベルのとき、ＡＮＤゲート41〜44の一方の入力はローレ
ベルであるので、その出力はローレベルに固定される。
よって、相励磁信号ＢＹの各相はすべてローレベルに固
定され、ＡＤＦモータ27はフリー(４相のすべてが励磁
されない状態)となり、駆動されることはない。

【００４１】一方、選択信号Ｓ1がローベルのときイン
バータ45で反転されるので、ＡＮＤゲート37〜40は一方
の入力がハイレベルであるので、相励磁信号Ｂの各相は
そのまま相励磁信号ＢＸの各相として出力され、キャリ
ッジモータ26が駆動される。逆に選択信号Ｓ1がハイレ
ベルのとき、ＡＮＤゲート37〜40の一方の入力はインバ
ータ45でローレベルであるので、その出力はローレベル
に固定される。よって、相励磁信号ＢＸの各相はすべて
ローレベルに固定され、キャリッジモータ26はフリーと
なり、駆動されることはない。

【００４２】一方、ＡＮＤゲート41〜44は一方の入力が
ハイレベルであるので、相励磁信号Ｂの各相はそのまま
相励磁信号ＢＹの各相として出力され、ＡＤＦモータ27
が駆動される。このように、選択信号Ｓ1を論理によっ
て、相励磁信号Ｂをキャリッジモータ26用あるいはＡＤ
Ｆモータ27用と選択的に使用することができるので、４
ビット分のリアルタイム出力ポートで２つのステッピン
グモータ(26または27)を制御することができる。

【００４３】(実施例２)図５は本発明の第２の実施例に
おけるステッピングモータ制御回路の構成を示すブロッ
ク図、図６は図５のラッチ手段の構成を示すブロック
図、図７は図５のラッチ手段の真理値表である。なお、
図５において、図２のステッピングモータ制御回路に示
した部分と同じものについては、図２の説明を転用し同
一符号を付し、説明を省略する。また、複合機の構成に
ついては、実施例１の説明で使用した図１の構成と何ら
変わりないものとし、説明を省略する。

【００４４】図５において、46はラッチ手段であり、こ
のラッチ手段46には、ＣＰＵ22のリアルタイム出力ポー
ト22bから４ビットの相励磁信号Ｄと、ＣＰＵ22の汎用
Ｉ／Ｏポート22aから選択信号Ｓ1が入力し、一方のラッ
チ手段にはインバータ47を介して入力される。

【００４５】ラッチ手段46は図７の真理値表に示すよう
に、入力ＧがハイレベルＨの場合、入力Ｄ1〜Ｄ4のレベ
ルを出力Ｑ1〜Ｑ4にそのまま出力し、入力Ｇがローレベ
ルＬの場合、入力Ｇがローレベルに切り換わる直前の入
力Ｄ1〜Ｄ4のレベルを出力Ｑ1〜Ｑ4に保持するものであ
る。

【００４６】よって、図６の構成においては、選択信号
Ｓ1がローレベルの場合、相励磁信号ＤＸには相励磁信
号Ｄがそのまま出力されるが、相励磁信号ＤＹには選択
信号がローレベルになる直前の相励磁信号Ｄの状態が保
持されたままとなる。したがって、図５のステッピング
モータ制御回路の構成から選択信号がローレベルの場合
は、キャリッジモータ26が選択されて駆動され、ＡＤＦ
モータ27は相励磁信号ＤＹのパターンが固定され、ロッ
ク(回転が停止し、その位置にしっかりと保持される)状
態となる。

【００４７】逆に選択信号Ｓ1がハイレベルの場合、相
励磁信号ＤＹには相励磁信号Ｄがそのまま出力される
が、相励磁信号ＤＸには選択信号がハイレベルになる直
前の相励磁信号Ｄの状態が保持されたままとなる。した
がって、図５のモータ制御回路の構成から選択信号がハ
イレベルの場合は、ＡＤＦモータ27が選択されて駆動さ
れ、キャリッジモータ26は相励磁信号ＤＸのパターンが
固定され、ロック状態となる。

【００４８】このように、選択信号を論理によって、相
励磁信号Ｄをキャリッジモータ26用あるいはＡＤＦモー
タ27用と選択的に使用することができ、さらに選択され
ない方のモータドライバー24の相励磁信号パターンは固
定され、選択されない方のモータはロック状態となる。
モータが選択されない場合、相励磁信号パターンが固定
されモータがロックすることによって、例えば次のよう
な効果がある。

【００４９】図１のキャリッジ15がｅの位置でＡＤＦに
送られてくる原稿を読み取る場合、キャリッジ15はｅの
位置に固定されて動いてはならない。キャリッジ15が動
いたり振動したりすると、画像のボケやチリなどの読み
取り不良が発生する要因となる。キャリッジ15をｅの位
置に固定するには、キャリッジ15をｅの位置に移動完了
した時点でキャリッジモータ26の相励磁信号パターンが
固定されれば、キャリッジモータ26はロックされた状態
となり、外乱(例えば、機械的振動)によって動いたりす
ることはない。

【００５０】したがって、キャリッジ15はｅの位置にし
っかりと静止し、画像を正確に読み取ることができる。
実施例１と実施例２ともに、４ビット分のリアルタイム
出力ポートで２つのステッピングモータを制御すること
ができるが、実施例１と実施例２で異なる点は、実施例
１では選択信号によって選択されない方のステッピング
モータの相励磁信号が全てローレベルとなり、ステッピ
ングモータをフリーにするが、実施例２では相励磁信号
がステッピングモータ停止時の相励磁信号パターンに固
定され、ステッピングモータがロックする点である。

【００５１】(実施例３)図８は本発明の第３の実施例に
おけるステッピングモータ制御回路の構成を示すブロッ
ク図、図９は図８のモータドライバーの一例を示す回路
図である。なお、図８において、図２および図５のステ
ッピングモータ制御回路に示した部分と同じものについ
ては、図２および図５の説明を転用し同一符号を付し、
説明を省略する。また、複合機の構成については、実施
例１の説明で使用した図１の構成と何ら変わりないもの
とし、説明を省略する。

【００５２】図８において、48はモータドライバーであ
り、キャリッジモータ26，ＡＤＦモータ27の駆動用であ
る。モータドライバー48は、プリンタモータ25の駆動用
のモータドライバー24と異なり、ステッピングモータの
相電流値を切り換える機能を有する。図９のモータドラ
イバー48の回路図において、49〜58は抵抗である。抵抗
49〜52はトランジスタ59〜62のベース抵抗である。抵抗
53〜56はコンパレータ69，70の＋入力端子へ印加する電
圧Ｖrを設定する分圧抵抗である。抵抗57，58はステッ
ピングモータ36の各相巻線に流れる電流Ｉsの電流値を
検出するための抵抗である。前記トランジスタ59〜62
は、ステッピングモータ36の各相巻線の電流Ｉsをオン,
オフするスイッチ手段である。63〜66はＡＮＤゲートで
あり、67，68はＯＲゲートである。前記コンパレータ6
9，70は、入力される２つの電圧Ｖs，Ｖrの電位を比較
し、その大小関係により出力がハイレベルまたはローレ
ベルの２値出力となる。

【００５３】以上のように構成されたモータドライバー
48において、ステッピングモータ36の相電流値を切り換
える機能を説明する。図９からわかるように、モータド
ライバー48はｆとｇの部分に分割でき、ｆとｇは同一の
回路である。よって、説明はｆの部分に限って行い、ｇ
の部分はｆの部分と同一であることから説明を省略す
る。

【００５４】モータドライバー48のｆの部分は、ステッ
ピングモータ36のＡ相とＮＡ相巻線の電流を制御する。
ステッピングモータ36を駆動する場合は、電流値切換信
号Ｓ2をハイレベルにする。電流値切換信号Ｓ2は選択信
号Ｓ1より形成され、選択信号Ｓ1によりステッピングモ
ータ36が駆動するよう選択されたとき、電流値切換信号
Ｓ2はハイレベルになるよう図８のモータ制御回路が構
成されている。

【００５５】電流値切換信号Ｓ2がハイレベルのとき、
ＯＲゲート67の出力はコンパレータ69の出力に関係なく
ハイレベルとなるので、ＡＮＤゲート63，64を介して相
励磁信号のレベルがそのままトランジスタ59，60のベー
スに与えられ、トランジスタ59，60が相励磁信号の発生
パターン(例えば、図11)に従いオン，オフされ、ステッ
ピングモータ36のＡ相あるいはＮＡ相巻線に電流Ｉsが
流れる。このときの電流Ｉsの値は、電源電圧とステッ
ピングモータの相巻線のインピーダンスなどから決ま
る。

【００５６】一方、ステッピングモータが駆動されずに
ラッチ手段46(図８)により相励磁信号が固定され、ステ
ッピングモータがロックしている状態では、ロックさせ
るために必要な最小限の電流をステッピングモータの各
相巻線に流せばよい。そうすることで、電源の消費電力
を低減するとともに、ステッピングモータの発熱を抑え
ることができる。

【００５７】ステッピングモータが駆動されずにロック
状態のときは、図８のモータ制御回路の構成から選択信
号の論理が変わり、ステッピングモータが駆動されると
きとは逆に、電流値切換信号Ｓ2はローレベルになる。
電流値切換信号Ｓ2がローレベルのとき、ＯＲゲート67
の出力はコンパレータ69の出力に依存するようになる。
コンパレータ69の−入力端子電圧Ｖsはステッピングモ
ータ36の各相巻線に流れる電流Ｉsの検出電圧である。
抵抗57の抵抗値をＲsとすると、Ｖs＝Iｓ×Ｒsとなる。
コンパレータ69の＋入力端子の電圧Ｖrは、電流Ｉsのピ
ーク値を設定するためのものである。よって、電流Ｉs
の値によってコンパレータ69の出力が変化する。

【００５８】電流Ｉsが設定されるピーク値を超える
と、Ｖs＞Ｖrとなり、コンパレータ69の出力はローレベ
ルとなる。この結果、ＯＲゲート67の出力はローレベル
となり、ＡＮＤゲート63，64の出力は相励磁信号の状態
によらずローレベルとなってトランジスタ59，60をオフ
し、電流Ｉsをオフする。電流Ｉsがオフされると、今度
は逆にＶs＜Ｖrとなり、コンパレータ69の出力はハイレ
ベルとなる。この結果、ＯＲゲート67の出力はハイレベ
ルとなり、ＡＮＤゲート63，64の出力には相励磁信号の
状態がそのまま出力される。

【００５９】相励磁信号がハイレベルの場合は、トラン
ジスタ59あるいはトランジスタ60がオンし、再び電流Ｉ
sが流れる。このような動作が繰り返されることで、ス
テッピングモータ36の各相巻線に流れる電流Ｉsがピー
ク値を境にオン，オフされ、コンパレータ69の＋入力端
子の電圧Ｖrの設定によってステッピングモータをロッ
クするために必要な最小限の電流をピーク値として、ス
テッピングモータの各相巻線に流れる電流を低減するこ
とができる。

【００６０】図９のモータドライバー48の構成では、電
流Ｉsがピーク値を境にオン，オフされる周期は、主に
ステッピングモータの相巻線のインピーダンスとリアク
タンス成分によって決まる。以上のように、選択信号の
論理によって、モータドライバー48においてステッピン
グモータの相電流値を切り換えられる。

【００６１】

【発明の効果】以上説明したように、請求項１記載の発
明は、複合機で同時には使用されないステッピングモー
タが存在する場合には、ＣＰＵが持つリアルタイム出力
ポートに対応する数以上のステッピングモータをＣＰＵ
で制御することが可能となる。

【００６２】請求項２記載の発明は、複合機で同時には
使用されないステッピングモータが存在する場合には、
ＣＰＵが持つリアルタイム出力ポートに対応する数以上
のステッピングモータをＣＰＵで制御することが可能と
なるとともに、使用されないステッピングモータの相励
磁信号パターンはラッチされ、ステッピングモータはロ
ックされた状態となり、外乱(例えば、機械的振動)によ
って動いたりすることがなくなる。

【００６３】請求項３記載の発明は、請求項２記載の発
明において使用されないステッピングモータには、ロッ
ク状態を維持するための必要最小限の電流しか流さなく
てもよくなり、電源の消費電力を低減するとともに、ス
テッピングモータの発熱を抑えることができる。

【図面の簡単な説明】

【図１】本発明が実施されるプリンタ機能，ＦＡＸ機
能，スキャナ機能を有する複合機の要部構成図である。

【図２】本発明の第１の実施例におけるステッピングモ
ータ制御回路の構成を示すブロック図である。

【図３】図２のモータドライバーの一例を示す回路図で
ある。

【図４】図２の相励磁信号選択出力部の回路構成図であ
る。

【図５】本発明の第２の実施例におけるステッピングモ
ータ制御回路の構成を示すブロック図である。

【図６】図５のラッチ手段の構成を示すブロック図であ
る。

【図７】図５のラッチ手段の真理値表である。

【図８】本発明の第３の実施例におけるステッピングモ
ータ制御回路の構成を示すブロック図である。

【図９】図８のモータドライバーの一例を示す回路図で
ある。

【図１０】ステッピングモータの駆動回路の基本構成図
である。

【図１１】２相励磁と呼ばれる代表的な相励磁信号発生
パターンである。

【図１２】ＣＰＵを用いたステッピングモータの駆動回
路の他の基本構成図である。

【符号の説明】

１…相励磁信号発生部、 ２，24，48…モータドライバ
ー、 ３，36…ステッピングモータ、 ４，22…ＣＰ
Ｕ、 22a…汎用Ｉ／Ｏポート、 22b…リアルタイム出
力ポート、 23…相励磁信号選択出力部、 25…プリン
タモータ、 26…キャリッジモータ、 27…ＡＤＦモー
タ、 46…ラッチ手段。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 プリンタ機能やＦＡＸ機能やスキャナ機
   能等を有する複合機のステッピングモータ制御回路であ
   って、前記複合機の駆動源である複数のステッピングモ
   ータと、前記複数のステッピングモータ各々を駆動する
   ための複数のモータドライバーと、前記ステッピングモ
   ータを駆動するための相励磁信号を出力しモータ駆動を
   制御するマイクロコンピュータと、前記マイクロコンピ
   ュータから出力される選択信号の論理によって前記相励
   磁信号を選択されるステッピングモータのモータドライ
   バーに選択的に出力する相励磁信号選択出力部を有する
   ことを特徴とする複合機のステッピングモータ制御回
   路。
2. 【請求項２】 プリンタ機能やＦＡＸ機能やスキャナ機
   能等を有する複合機のステッピングモータ制御回路であ
   って、前記複合機の駆動源である複数のステッピングモ
   ータと、前記複数のステッピングモータ各々を駆動する
   ための複数のモータドライバーと、前記ステッピングモ
   ータを駆動するための相励磁信号を出力しモータ駆動を
   制御するマイクロコンピュータと、前記マイクロコンピ
   ュータから出力される選択信号の論理によって前記相励
   磁信号をラッチするラッチ手段を有することを特徴とす
   る複合機のステッピングモータ制御回路。
3. 【請求項３】 前記モータドライバーは前記マイクロコ
   ンピュータから出力される選択信号の論理によって、前
   記ステッピングモータの相電流値を切り換える手段を有
   することを特徴とする請求項２記載の複合機のステッピ
   ングモータ制御回路。