JPH08152612A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH08152612A
JPH08152612A JP29689494A JP29689494A JPH08152612A JP H08152612 A JPH08152612 A JP H08152612A JP 29689494 A JP29689494 A JP 29689494A JP 29689494 A JP29689494 A JP 29689494A JP H08152612 A JPH08152612 A JP H08152612A
Authority
JP
Japan
Prior art keywords
shielding layer
liquid crystal
light shielding
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29689494A
Other languages
English (en)
Inventor
Toshio Shimada
敏男 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29689494A priority Critical patent/JPH08152612A/ja
Priority to TW084109854A priority patent/TW347477B/zh
Priority to US08/534,109 priority patent/US5724107A/en
Priority to KR1019950032763A priority patent/KR100447768B1/ko
Publication of JPH08152612A publication Critical patent/JPH08152612A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 液晶表示装置の遮光層での反射を抑え、反射
光による視認の妨害を無くし、表示品位を向上する。 【構成】 ITOからなる補助容量電極(11)が全面
的に形成され、補助容量電極(11)上にCrからなる
遮光層(12)が形成された状態で、400℃程度のべ
ーキングを行い、補助容量電極(11)と遮光層(1
2)の界面に低反射のCrO2を選択的に形成してい
る。これにより、TFTアレイ基板の下方から入射する
周囲光の反射が抑えられ見やすい画面が得られるととも
に、ベーキング工程を追加するのみで製造されるので、
製造コストが低い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に、遮光層の反射を抑えて画面を見やすくした液晶表示
装置に関する。
【0002】
【従来の技術】液晶表示装置は薄型、軽量、低消費電力
などの特徴があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は、原理的にデューティ比100%の
スタティック駆動をマルチプレクス的に行うことがで
き、大画面、高精細な動画ディスプレイに使用されてい
る。
【0003】アクティブマトリクス型液晶表示装置は、
一対の透明な基板間に対向配置された透明電極間に液晶
が装填された画素容量に、所望の電圧が印加可能に構成
された表示画素がマトリクス状に配列されてなる。透明
電極はそれぞれ透明基板により支持され、一方はマトリ
クス状に形成された画素電極であり、他方は全面的に形
成された共通電極である。各画素電極にはそれぞれ薄膜
トランジスタ(TFT:Thin Film Transistor)が接続
され、入力信号電圧が選択される。各TFTは線順次走
査により選択されて、同一行について一斉にONされ、
これに同期したデータ信号電圧が各画素電極に印加され
る。共通電極も所定の電圧に設定され、画素容量に印加
された電圧はTFTのOFF抵抗により次フィールドで
書き換えられるまで保持され、液晶層に一定の電界が形
成される。液晶は静電的に反応して光学的状態が変化
し、透過光が変調される。画素ごとに変調された透過光
は、合成して視認され、表示画像として観察される。
【0004】以下、TFTとして、半導体層に対してゲ
ートを上層に配した正スタガー型を用いた液晶表示装置
について、従来例を説明する。図4は、単位画素部分の
平面図(a)と、そのB−B線に沿った断面図(b)で
ある。ガラスなどの基板(50)上には、酸化インジウ
ム・スズ(ITO:indium tin oxide)からなる透明導
電物により補助容量電極(51)が形成され、補助容量
電極(51)上の一部には、Crからなる遮光層(5
2)が形成されている。遮光層(52)上には層間絶縁
層(53)が形成され、層間絶縁層(53)上には、画
素電極(54P)、ドレインライン(54L)、TFT
のソース電極(54S)及びドレイン電極(54D)
が、ITOにより形成されている。ソース電極(54
S)とドレイン電極(54D)上には、ソース・ドレイ
ン領域上のN+a−Si(55N)を介してa−Si層
(55)、ゲート絶縁層(56)及びゲート電極(57
G)が同一のパターンで積層されてTFTを構成してい
る。ゲートライン(57L)は、TFT部と同一の構造
で、下層にa−Si層(55)とゲート絶縁層(56)
を配した積層体からなる。画素電極(54P)は、平面
的に、ゲートライン(57L)とドレインライン(54
L)に囲まれた領域に位置し、更に、遮光層(52)
は、画素電極(54P)の周辺及びTFTが配置された
領域に形成され、ブラックマトリクス(BM)として機
能し、画素電極(54P)周辺の変調されない光を遮断
してコントラスト比を向上している。
【0005】以上の構成のTFTアレイ基板の上には更
に、液晶層を介して、共通電極が形成された対向基板が
配置され、液晶層及び共通電極が画素電極(54P)に
より規格されて画素容量を構成し、液晶表示装置に完成
される。補助容量電極(51)は、基板に全面的に形成
されて、画素電極(54P)との対向部分の全域で補助
容量を形成している。また、遮光層(52)は、補助容
量電極(51)上に形成され、BMをTFTアレイ基板
側に形成して開口率を向上した、いわゆる、BMオンT
FTアレイ基板構造を実現している。即ち、対向基板側
にBMを形成した場合の、貼り合わせずれを考慮した5
〜10μmのマージンを無くし、TFTアレイ基板側で
の画素電極(54P)と遮光層(52)との位置合わせ
ずれを考慮した3〜4μmのマージンをもってBMの形
成を成し遂げ、これらの有効表示領域の得失の結果、開
口率が向上されているものである。
【0006】
【発明が解決しようとする課題】遮光層(52)の材料
であるCrは反射率が高く、画素用量間に形成されたB
Mによって周囲光が反射されると、視認の妨害、あるい
は、コントラスト比の低下などをもたらし、表示品位の
低下の原因となっていた。特に、TFTアレイ基板の下
方から観察する構成では、画素容量領域間の全域で周囲
光が反射されるため、非常に見にくい画面となってい
た。また、ノーマリ・ホワイト・モードでは、TFTア
レイ基板の上方から観察する場合であっても、画素容量
の領域外に対向基板側から入射する周囲光は、液晶層を
通り抜けてゲートライン(57L)で反射されるか、あ
るいは、ITOのドレインライン(54L)を通り抜け
て遮光層(52)で反射され、同じ光路を逆進して射出
されるため、やはり視認性を低下させていた。
【0007】一方、このような問題を防ぐために、反射
率の低いCrOXを用い、Cr/CrOXの積層構造によ
り遮光層を形成したものがある。即ち、遮光性の高いC
rを厚く1000Å程度の膜厚に形成するとともに、表
示画面となる側に反射防止用のCrOXを500Å程度
の厚さに形成することにより、反射光による視認性の低
下を防止するものである。このようなCr/CrOXの
積層体は、例えば、Crのスパッタリングにおいて、一
定時間、チャンバ内に酸素を流入することにより、Cr
の一部をCrOXにして成膜される。しかし、この方法
では、チャンバ内にArを流入する系の他に、酸素を流
入する系、及び、これを制御する系が必要となり、成膜
装置が大がかりになり、コスト的に負担が大きかった。
【0008】またこの場合、遮光層(52)は、Cr/
CrOXを、硝酸セリウムアンモニウムと硝酸あるいは
過塩素酸の混合液を用いてエッチングすることにより形
成されるが、CrとCrOXでエッチングレートが異な
っており、特に、下層のCrOXのエッチング不良が生
じやすくなる。CrOXの残渣があると、表示領域に黒
点として現れて表示品位の低下につながるため、エッチ
ング時間を十分に長くする、あるいは、成膜の段階でC
rとCrOXの膜厚比を高精度に制御してエッチング時
間を最適に設定するなどが要される。しかし、エッチン
グ時間の延長はスループットの低下をもたらし、また、
エッチング時間の最適設定には成膜装置の改良が必要と
なり、コスト的に負担が大きくなる。
【0009】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、第1に、基板上に全面的に形成され
た透明導電物からなる補助容量電極と、該補助容量電極
上の一部に形成された遮光層と、該遮光層上に形成され
た層間絶縁層と、該層間絶縁層上に形成された複数の画
素電極と、該各画素電極に接続された薄膜トランジスタ
とを有する液晶表示装置において、前記補助容量電極と
前記遮光層との接触界面には、前記遮光層の表面が酸化
された膜が形成されている構成とした。
【0010】第2に、第1の構成において、前記補助容
量電極は、インジウムとスズの酸化物合金からなる透明
導電物により形成され、前記遮光層はCrにより形成さ
れ、前記遮光層の表面が酸化された膜は、加熱処理によ
り形成されたCrの酸化膜である構成とした。
【0011】
【作用】前記第1の構成で、遮光層と補助容量電極との
接触界面に、遮光層の表面酸化膜を形成することによ
り、薄膜トランジスタが形成された基板の下方からの光
について、遮光層表面での反射が抑えられ、視認性の良
好な画面が得られる。前記第2の構成で、遮光層を構成
するCr層と補助容量電極を構成するインジウム・スズ
の酸化物合金との接触界面に、加熱処理により生成した
Crの酸化膜を形成することにより、薄膜トランジスタ
が形成された基板の下方から入射した光の反射が抑えら
れ、視認性が向上する。また、Crの酸化膜は、Crと
インジウム・スズの酸化物合金が接触した状態で加熱す
ることにより成膜されるので、特別の装置が不要とな
り、コストの増大が避けられる。
【0012】
【実施例】続いて、本発明の実施例を図面を参照しなが
ら説明する。図1は液晶表示装置の単位画素の平面図で
あり、図2は図1のA−A線に沿った断面図である。透
明な基板(10)上にはITOのメタルマスクスパッタ
リングにより、表示画面領域の全域に補助容量電極(1
1)が形成され、補助容量電極(11)上には、Crの
スパッタリングとフォトエッチにより画素容量間の全域
に遮光層(12)が形成され、BMとなっている。補助
容量電極(11)と遮光層(12)の界面には、ベーキ
ングにより生成したCrOXよりなる反射防止膜(12
ox)が形成されている。
【0013】ここで、ITOのスパッタリングは、イン
ジウムとスズのターゲットを備えたチャンバ内で、表示
画面の周辺領域にメタルマスクを施し、圧力を0.75
pa、温度を285℃に設定した状態で、0.55kw
の直流放電により電界を形成し、Arガスを200sc
cm、O2ガスを2.0sccmの流量で導入すること
により行われ、1400Åの厚さに成膜される。
【0014】Crのスパッタリングは、Crのターゲッ
トを備えたチャンバ内で、圧力を0.40pa、温度を
200℃に設定した状態で、1.30kwの直流放電に
より電界を形成し、Arガスを80sccmの流量で導
入することにより行われ、2000Åの厚さに成膜され
る。また、CrOXを生成するベーキングは、ITOの
成膜、及び、Crのパターン形成後に、400℃、30
分間で行われ、これにより、CrがITO中の酸素によ
り酸化され、接触界面にCrOXの薄膜が形成される。
【0015】これら補助容量電極(11)、遮光層(1
2)及び反射防止膜(12ox)を覆う全面には、CV
DによりSiO2を積層して層間絶縁層(13)が形成
され、層間絶縁層(13)上にはITOのスパッタリン
グとフォトエッチにより、画素電極(14P)とドレイ
ンライン(14L)が形成され、それぞれソース電極
(14S)部とドレイン電極(14D)部をもって近接
されている。ソース電極(14S)とドレイン電極(1
4D)が近接された領域上には、ソース・ドレイン領域
上のN+a−Si層(15N)を介して、a−Si、S
iNX及びAlを連続的に成膜し、同じパターンでエッ
チングすることにより、a−Si層(15)、ゲート絶
縁層(16)及びゲート電極(17G)が積層されてT
FTを構成している。画素電極(14P)の周辺、ドレ
インライン(14L)に交差する領域には、ゲート電極
(17G)と一体のゲートライン(17L)が配され、
TFT部と同様、下層にa−Si層(15)とゲート絶
縁層(16)が配された構造となっている。N+a−S
i層(15N)は、CVDによる成膜とフォトエッチ、
あるいは、ソース・ドレイン配線(14)を成すITO
中に、スパッタリング時に含有させた燐を、プラズマC
VDによる成膜中にa−Siに拡散させて、界面にN+
型の薄膜を形成したものである。
【0016】以上のように電極が形成されたTFTアレ
イ基板は、画素電極(14P)により、画素容量を構成
するべく、共通電極を有した対向基板と所定の細隙をも
って貼り合わせ、内部に液晶を密封することにより、液
晶表示装置に完成される。図3に、前述の如くベーキン
グによりCrとITOの界面に形成したCrOXの反射
率を示し、比較例として、従来通りの酸素を導入しなが
らCrを積層する成膜法により形成したCrOXの反射
率及びCr単層の反射率を示した。(a)は本発明のC
rOX、(b)は従来のCrOX、(c)はCr単層につ
いて、波長400nm〜600nmの光の反射率であ
る。図より、Cr単層では60%前後の反射率があり表
示に悪影響がでるが、CrOXでは、可視領域において
20%以下に抑えられ、良好な視認性が得られるのが分
かる。また、(a)と(b)を比べて、本発明によるC
rOXは、従来のCrOXよりも更に特性が安定してい
る。これは、熱処理によりCrとITOの界面におい
て、ITO中の酸素によりCrを酸化する本発明の成膜
法が、酸素を導入しながらCrをスパッタリングする従
来の成膜法よりも、質の良い膜が得られることを示して
いる。
【0017】本発明では、図2の如く遮光層(12)の
下側にCrOXからなる反射防止膜(12ox)を介在
させた構造とすることにより、TFTアレイ基板の下方
からの光の反射が抑えられ、遮光層(12)で反射され
る光により視認が妨害されることがなくなる。このた
め、図1及び図2に示した液晶表示装置は、TFTアレ
イ基板側を観察者側に向けた構成とすることにより、視
認性の優れた表示画面が得られる。
【0018】そして、このような構成の液晶表示装置
は、ITOからなる補助容量電極(11)の形成、及
び、Crからなる遮光層(12)の形成後に、前述のC
rOXを成膜するための加熱処理の工程を追加するのみ
で製造される。このため、CrOXとCrを成膜するた
めの特別なスパッタリング装置が不要となり、コストの
増大を無くせるとともに、CrOXをエッチングするた
めのエッチング時間の延長も不要となり、スループット
の低下が避けられる。
【0019】
【発明の効果】以上の説明から明らかな如く、本発明に
より、遮光層の下面に低反射の酸化膜を介在させたこと
により、周囲光の反射を抑えた液晶表示装置が得られ、
反射光による視認の妨害が無くなり、表示品位が向上し
た。また、このような液晶表示装置は、補助容量電極と
遮光層の形成後に、加熱処理の工程を追加して酸化膜を
形成するのみで製造されるため、コスト的にも有利であ
る。更に、酸化膜は、パターン形成が成された遮光層と
補助容量電極との接触界面に選択的に形成されるので、
酸化膜のエッチングが不要となり、スループットが向上
される。
【図面の簡単な説明】
【図1】本発明の実施例に係る液晶表示装置の単位画素
の平面図である。
【図2】図1のA−A線に沿った断面図である。
【図3】本発明の作用効果を説明する特性図である。
【図4】従来の液晶表示装置の平面図と断面図である。
【符号の説明】
10 基板 11 補助容量電極 12 遮光層 13 層間絶縁層 14 ソース・ドレイン配線 15 a−Si 16 ゲート絶縁層 17 ゲート配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に全面的に形成された透明導電物
    からなる補助容量電極と、該補助容量電極上の一部に形
    成された遮光層と、該遮光層上に形成された層間絶縁層
    と、該層間絶縁層上に形成された複数の画素電極と、該
    各画素電極に接続された薄膜トランジスタとを有する液
    晶表示装置において、 前記補助容量電極と前記遮光層との接触界面には、前記
    遮光層の表面が酸化された膜が形成されていることを特
    徴とする液晶表示装置。
  2. 【請求項2】 前記補助容量電極は、インジウムとスズ
    の酸化物合金からなる透明導電物により形成され、前記
    遮光層はCrにより形成され、前記遮光層の表面が酸化
    された膜は、加熱処理により形成されたCrの酸化膜で
    あることを特徴とする請求項1記載の液晶表示装置。
JP29689494A 1994-09-30 1994-11-30 液晶表示装置 Pending JPH08152612A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP29689494A JPH08152612A (ja) 1994-11-30 1994-11-30 液晶表示装置
TW084109854A TW347477B (en) 1994-09-30 1995-09-20 Liquid crystal display with storage capacitors for holding electric charges
US08/534,109 US5724107A (en) 1994-09-30 1995-09-26 Liquid crystal display with transparent storage capacitors for holding electric charges
KR1019950032763A KR100447768B1 (ko) 1994-09-30 1995-09-29 전하유지용보조용량을갖는액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29689494A JPH08152612A (ja) 1994-11-30 1994-11-30 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH08152612A true JPH08152612A (ja) 1996-06-11

Family

ID=17839547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29689494A Pending JPH08152612A (ja) 1994-09-30 1994-11-30 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH08152612A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043028A1 (en) 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices
JP2002189429A (ja) * 2000-09-06 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100583705B1 (ko) * 2001-10-15 2006-05-26 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치, 화상 표시 장치 및 그 제조 방법
KR100691620B1 (ko) * 1998-04-07 2007-03-09 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP2007108780A (ja) * 1997-05-27 2007-04-26 Mitsubishi Electric Corp アクティブマトリクス基板のコンタクトホール形成方法
US7977680B2 (en) 2000-09-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors on a metal substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108780A (ja) * 1997-05-27 2007-04-26 Mitsubishi Electric Corp アクティブマトリクス基板のコンタクトホール形成方法
WO1999043028A1 (en) 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices
US6518700B1 (en) 1998-02-23 2003-02-11 Cambridge Display Technology Limited Organic light-emitting devices
KR100691620B1 (ko) * 1998-04-07 2007-03-09 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP2002189429A (ja) * 2000-09-06 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7977680B2 (en) 2000-09-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors on a metal substrate
KR100583705B1 (ko) * 2001-10-15 2006-05-26 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치, 화상 표시 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3289099B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR100270127B1 (ko) 액정표시장치
JP3433779B2 (ja) アクティブマトリクス基板およびその製造方法
US6891196B2 (en) Active matrix substrate and manufacturing method therefor
JP3788649B2 (ja) 液晶表示装置
JPH09105952A (ja) アクティブマトリクス型液晶表示装置
JPH10282528A (ja) 液晶表示装置及びその製造方法
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
JPH09269509A (ja) 液晶表示素子及びその製造方法
US8310647B2 (en) Image display device and manufacturing method of the same
JP2001109014A (ja) アクティブマトリクス型液晶表示装置
US5426523A (en) Liquid crystal display having a light blocking film on stepped portions
JPH1096955A (ja) 液晶表示装置
US20110234933A1 (en) Liquid crystal display device and fabrication method of the same
JP4170110B2 (ja) 液晶表示装置およびその製造方法
JPH08160454A (ja) 液晶表示装置
JPH08152612A (ja) 液晶表示装置
JPH08101400A (ja) 液晶表示装置
JP2001021916A (ja) マトリクスアレイ基板
US7167218B1 (en) Liquid crystal display and method of manufacture
JPH06347826A (ja) 液晶表示装置
JPH08160409A (ja) 液晶表示装置
KR20080073573A (ko) 액정패널과 이의 제조방법
WO2019244636A1 (ja) 半導体装置
JPH06222390A (ja) 液晶表示装置