JPH08153719A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08153719A
JPH08153719A JP6294263A JP29426394A JPH08153719A JP H08153719 A JPH08153719 A JP H08153719A JP 6294263 A JP6294263 A JP 6294263A JP 29426394 A JP29426394 A JP 29426394A JP H08153719 A JPH08153719 A JP H08153719A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
wiring
polyimide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6294263A
Other languages
English (en)
Inventor
Masaaki Katsumata
正明 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP6294263A priority Critical patent/JPH08153719A/ja
Publication of JPH08153719A publication Critical patent/JPH08153719A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/934Cross-sectional shape, i.e. in side view

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】Al線ボンディング時のAl第2配線とポリイ
ミド第1層間絶縁膜との間の剥がれをなくし、歩留り向
上、チップ面積の低減、コスト低減を図る。 【構成】シリコン基板1にゲート領域2、ソース領域3
を形成し、ゲート領域2に第1配線4を形成する。ポリ
イミドの第1層間絶縁膜5、リン珪酸ガラスを被着して
第2層間絶縁膜8を形成し、ソース領域3の上にコンタ
クト用窓12をあける。Alでソース領域3に接続する
第2配線6を形成する。超音波ボンディング法でAl線
7を第2配線6に接続する。リン珪酸ガラスの代わりに
ホウリン珪酸ガラスを用いることができる。リンを含む
珪酸ガラスの第2層間絶縁膜8を設けることによりAl
第2配線6の剥がれを低減することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置に関する。
【0002】
【従来の技術】従来、半導体装置に多層配線を形成する
場合、層間絶縁膜にはSiO2 が用いられてきたが、層
間絶縁性、コンタクト用窓の段差の緩和および製造上の
便利さからポリイミド等の合成樹脂系の絶縁物が用いら
れるようになってきている。
【0003】図3は従来の半導体装置の一例の平面図お
よび断面図である。
【0004】シリコン基板1に能動素子領域としてゲー
ト領域2、ソース領域3を形成し、アルミニウムでゲー
ト領域2に接続する第1配線4を形成する。ポリイミド
の第1層間絶縁膜5で表面を覆い、ソース領域3の上を
開口し、第1配線4を絶縁被覆する。アルミニウムでソ
ース領域3に接続する第2配線6を形成する。アルミニ
ウム線7を第2配線6に接続する。
【0005】この形状は、ソース領域とゲート領域2と
をインターディジットの関係(指と指とを組み合わせた
形状)に配置しているので、一つのソース領域に流れる
電流が少なくなり、電流集中を緩和している。また、ア
ルミニウム線7ををソース領域3の上でボンディング接
続しているから、専用ボンディング・パッド・エリアを
必要とせず、チップ面積を縮小できるという利点があ
る。
【0006】図4は図3に示す半導体装置の製造方法を
説明するための工程順に示した断面図である。
【0007】図4(a)に示すように、シリコン基板1
に能動素子領域としてゲート領域2、ソース領域3を熱
拡散またはイオン注入法で形成する。マスク11を設
け、アルミニウムでゲート領域2に接続する第1配線4
を形成する。そして、マスク11を除去する。
【0008】次に、図4(b)に示すように、新しくマ
スク(図示せず)を用いてポリイミドで第1層間絶縁膜
5を形成して第1配線4を覆って絶縁し、ソース領域3
の上を開口する。そして、マスクを除去する。
【0009】次に、図4(c)に示すように、アルミニ
ウムでソース領域3に接続する第2配線6を形成する。
【0010】次に、図4(d)に示すように、超音波ボ
ンディング法でアルミニウム線7を第2配線6に接続す
る。
【0011】図5は従来の半導体装置の他の例の平面図
である。
【0012】図3に示した種類の半導体装置は色々の形
に変形することができる。図5(a)に示すものは、ソ
ース領域3を二つに分け、ソース領域とソース領域の間
にゲート領域2を設け、各々のソース領域3上の第2配
線6にアルミニウム線7を接続したものである。この形
状は、ソース領域を多数個に分割し、アルミニウム線7
でつないでいるので、一つのソース領域に流れる電流が
少なくなり、電流集中を緩和し、しかもアルミニウム線
7をソース領域3上の第2配線6でボンディング接続し
ているから、専用ボンディング・パッド・エリアを必要
とせず、チップ面積を縮小できるという利点がある。
【0013】図5(b)に示すものは、図3に示したも
のと類似であるが、ソース領域3につながる専用ボンデ
ィング・パッド・エリア10を設けた点において異なっ
ている。この形にすると、ゲート領域2に接続する第1
配線4と、ソース領域3に接続する第2配線6とが同一
平面上に同時に形成でき、製造工程数を減らすことがで
きるという利点がある反面、専用ボンディング・パッド
・エリア10の分だけチップ面積が大きくなるという欠
点がある。勿論、図3(b)に示したような多層配線構
造にすることもできる。
【0014】
【発明が解決しようとする課題】上述のように、第1層
間絶縁膜5にポリイミドを用い、図3(a)または図5
(a)に示すようにソース領域3の上でアルミニウム線
7を超音波ボンディング法で接続した場合、図6に示す
ように、第2配線6が第1層間絶縁膜5から剥がれると
いうボンディング不良が発生することがある。これは、
ポリイミドとアルミニウムとの密着性が余り強くないた
めと、多層配線構造による段差の所でアルミニウムの第
2配線6が薄くなっていて切れ易くなっているためと考
えられる。ボンディング不良が発生すると、信頼性が低
下するのみならず、歩留りが低下するのでコストが高く
なるという問題がある。
【0015】図5(b)に示すように、段差のない専用
ボンディング・パッド・エリア10を設け、ここにアル
ミニウム線7をボンディングすると第2配線6の剥がれ
を減らすことができるが、専用ボンディング・パッド・
エリア10を設けた分だけチップ面積が大きくなるとい
う問題と、図3(a)または図5(a)に示したように
必要に応じてソース領域3の形状を自由に変えることが
できなくなり、設計の自由度が制限されるという問題が
ある。
【0016】本発明の目的は、アルミニウム線の超音波
ボンディングにおいて、アルミニウムの第2配線とポリ
イミドの第1層間絶縁膜との間に剥がれによる歩留り低
下とコスト高を防ぎ、信頼性を高め、設計の自由度の確
保、ソース・ボンディング・パッドの削除によるチップ
面積の低減、電流集中の緩和が実現できる半導体装置を
提供することにある。
【0017】
【課題を解決するための手段】本発明は、能動素子領域
が設けられている半導体基板上に複数層の配線層の各々
が合成樹脂系の第1層間絶縁膜で絶縁されて形成されて
いる多層配線構造を有する半導体装置において、前記第
1層間絶縁膜がポリイミドからなり、少なくとも最上層
の前記第1層間絶縁膜とその上の配線層との間にリンを
含むガラスの第2層間絶縁膜を設けたことを特徴とす
る。
【0018】本発明は、前記第2層間絶縁膜が前記ポリ
イミドを熱分解させない低温度で形成されるリンを含む
ガラスからなることを特徴とする。
【0019】本発明は、前記第2層間絶縁膜がリン珪酸
ガラスからなることを特徴とする。
【0020】本発明は、前記第2層間絶縁膜がホウリン
珪酸ガラスからなることを特徴とする。
【0021】
【作用】アルミニウム線の超音波ボンディングにおい
て、アルミニウムの第2配線とポリイミドの第1層間絶
縁膜との間に剥がれを生ずるのは、アルミニウムとポリ
イミドとの密着性が余り強くないことに起因する。剥が
れを防止するためには、アルミニウムとポリイミドの両
方に密着性の良い材料を設けるのが良い。このような材
料としてリンを含むガラスが選ばれる。リンを含まない
珪酸ガラスを第2層間絶縁膜として用いると第2層間絶
縁膜にクラックが入ることから、リンが珪酸ガラスの熱
膨張率を大きくしてポリイミドの熱膨張率に近づけると
同時に、ポリイミドとの密着性を改善していると考えら
れる。リンを含む珪酸ガラスはアルミニウムその他の金
属との密着性が良好であるので、超音波ボンディングに
おいてアルミニウムの第2配線とポリイミドの第1層間
絶縁膜との間に剥がれを生ずることはない。
【0022】リンを含むガラスは、ポリイミドが熱分解
しない温度で形成しなければならない。ポリイミドが熱
分解すると絶縁機能を失うからである。ポリイミドの熱
分解温度は約400℃であるから、第2層間絶縁膜は、
スパッタ法または400℃未満の低温CVD法で形成ス
ル。
【0023】リンを含むガラスとして、リン珪酸ガラス
が選ばれる。
【0024】リンを含むガラスとして、ホウリン珪酸ガ
ラスが選ばれる。
【0025】
【実施例】図1は本発明の半導体装置の第1の実施例の
製造方法を説明するための工程順に示した断面図であ
る。
【0026】図1(a)に示すように、シリコン基板1
に能動素子領域としてゲート領域2、ソース領域3を熱
拡散またはイオン注入法で形成する。マスク11を設
け,アルミニウムでゲート領域2に接続する第1配線4
を形成する。そして、マスク11を除去する。
【0027】次に、図1(b)に示すように、ポリイミ
ドを全面に被着して第1層間絶縁膜5を形成し、その上
にリン珪酸ガラスを被着して第2層間絶縁膜8を形成す
る。リン珪酸ガラスの第2層間絶縁膜8の形成に際し、
ポリイミドの熱分解温度(約400℃)以下の低温で第
2層間絶縁膜8を形成し、ポリイミドを熱分解させない
ようにする必要がある。このような低温形成方法として
低温CVD法またはスパッタ法がる。第2層間絶縁膜8
は、0.1〜2μm、好ましくは0.3〜1.2μmの
厚さに形成する。
【0028】次に、図1(c)に示すように、ホトリソ
グラフィ技術を用いてソース領域3の上を開口してコン
タクト用窓12をあける。
【0029】次に、図1(d)に示すように、アルミニ
ウムでソース領域3に接続する第2配線6を形成する。
【0030】次に、図1(e)に示すように、超音波ボ
ンディング法でアルミニウム線7を第2配線6に接続す
る。
【0031】リン珪酸ガラスをアルミニウムの第2配線
とポリイミドの第1層間絶縁膜との間に設けると、超音
波ボンディングにおけるアルミニウムの第2配線の剥が
れを防止するすることができる。これは、リン珪酸ガラ
スがアルミニウムとポリイミドの両方に密着性が良いこ
と、リン珪酸ガラスの熱膨張率がリンを含まないSiO
2 ガラスよりもポリイミドの熱膨張率に近いことによる
ものと考えられる。
【0032】第1の実施例による本発明品と従来品とに
ついて超音波ボンディングを行い、ボンディング強度試
験を行って比較した結果を表1に示す。強度試験は、ア
ルミニウム線を引っ張る引っ張り試験で500gf
(4.903N)以上を合格とした。試験個数は各々5
0個である。また、本発明品はリン珪酸ガラスの第2層
間絶縁膜8の厚さを0.3〜1.2μmにしている。
【0033】
【表1】
【0034】表1に示されるように、従来品ではボンデ
ィング不良が83%も発生したのに対して本発明品では
ボンディング不良は0であり、リンを含む珪酸ガラスを
設ける効果が確認された。ボンディング不良がなくなる
ため、図5に示したようなボンディングを行うことがで
き、ソース領域の設計の自由度の向上、ソース・パッド
が不要になることによるチップ面積の低減、電流集中の
緩和が実現できる。第1の実施例では第2層間絶縁膜と
してリン珪酸ガラスを用いたが、ホウリン珪酸ガラスを
全く同等に用いることができる。また、製造工程も第1
の実施例に限定されず、少し変更しても本発明の半導体
装置を製造することができる。次に、これを説明する。
【0035】図2は本発明の半導体装置の第2の実施例
の製造方法を説明するための工程順に示した断面図であ
る。
【0036】図2(a)に示すように、シリコン基板1
に能動素子領域としてゲート領域2、ソース領域3を熱
拡散またはイオン注入法で形成する。マスク11を設
け,アルミニウムでゲート領域2に接続する第1配線4
を形成する。そして、マスク11を除去する。
【0037】次に、図2(b)に示すように、新しくマ
スク(図示せず)を用いてポリイミドで第1層間絶縁膜
5を形成して第1配線4を覆って絶縁し、ソース領域3
の上を開口してコンタクト窓13をあける。そして、マ
スクを除去する。
【0038】次に、図2(c)に示すように、第2層間
絶縁膜としてホウリン珪酸ガラス膜9を全面に被着す
る。そして、ホトリソグラフィ技術を用いてソース領域
3の上を開口してコンタクト用窓14をあける。ホウリ
ン珪酸ガラス膜9もまた、リン珪酸ガラスと同様に、ポ
リイミドの熱分解温度(約400℃)以下の低温で形成
する。
【0039】次に、図2(d)に示すように、アルミニ
ウムでソース領域3に接続する第2配線6を形成する。
【0040】次に、図2(e)に示すように、超音波ボ
ンディング法でアルミニウム線7を第2配線6に接続す
る。
【0041】ホウリン珪酸ガラスを用いても、リン珪酸
ガラスと同様に、アルミニウム線の超音波ボンディング
におけるアルミニウムの第2配線の剥がれを防止するす
ることができる。第1および第2の実施例から、珪酸ガ
ラス(SiO2 )にリンを含ませることによりアルミニ
ウムとポリイミドの両方に密着性が良くなること、リン
を含む珪酸ガラスの熱膨張率がリンを含まないSiO2
ガラスよりもポリイミドの熱膨張率に近いことによるも
のと考えられる。
【0042】発明者は、第2層間絶縁膜としてSiO2
膜、Si3 4 膜を用いた実験を行い、ボンディング強
度試験を行った所、ボンディング強度不良は0であっ
た。しかしながら、成膜後のSiO2 膜には大きなクラ
ックが発生し、Si3 4 膜には多数の小さいクラック
が発生した。これは、SiO2 膜とSi3 4 膜の熱膨
張率がポリイミドの熱膨張率よりもかなり小さいことに
起因すると考えられる。リンを添加することにより珪酸
ガラスは熱膨張率がポリイミドのそれに近くなり、クラ
ックを防止すると考えられる。
【0043】アルミニウムの第2配線とポリイミドの第
1層間絶縁膜との間にリンを含む珪酸ガラスを設けるこ
とによりアルミニウムの剥がれを防止するすることがで
き、歩留り低下とコスト高を防ぐことができ、信頼性を
向上させることができる。また、ボンディング不良をな
くすことができるため、図1(a)あるいは図5(a)
に示したようなボンディングを行うことができ、ソース
領域の設計の自由度の向上、ソース・ボンディング・パ
ッドの削除によるチップ面積の低減、電流集中の緩和が
実現できる。
【0044】
【発明の効果】以上説明したように、本発明では、リン
を含む珪酸ガラスをアルミニウムの第2配線とポリイミ
ドの第1層間絶縁膜との間に設けたので、アルミニウム
線の超音波ボンディングにおけるアルミニウムの第2配
線とポリイミドの第1層間絶縁膜との間に剥がれを防止
するすることができ、歩留り低下とコスト高を防ぎ、信
頼性を向上させることができる。
【0045】また、ボンディング不良がなくなるため、
ソース・ボンディング・パッドを別に設ける必要がなく
なり、これによりチップ面積を低減し、電流集中を緩和
することができ、さらに、設計の自由度を確保すること
ができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施例の製造方法
を説明するための工程順に示した断面図である。
【図2】本発明の半導体装置の第2の実施例の製造方法
を説明するための工程順に示した断面図である。
【図3】従来の半導体装置の一例の平面図および断面図
である。
【図4】図3に示す半導体装置の製造方法を説明するた
めの工程順に示した断面図である。
【図5】従来の半導体装置の他の例の平面図である。
【図6】従来の半導体装置のボンディング不良の例を説
明する断面図である。
【符号の説明】
1 半導体基板 2 ゲート領域 3 ソース領域 4 第1配線 5 第1層間絶縁膜 6 第2配線 7 アルミニウム線 8 第2層間絶縁膜 9 ホウリン珪酸ガラス膜 11 マスク

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 能動素子領域が設けられている半導体基
    板上に複数層の配線層の各々が合成樹脂系の第1層間絶
    縁膜で絶縁されて形成されている多層配線構造を有する
    半導体装置において、 前記第1層間絶縁膜がポリイミドからなり、少なくとも
    最上層の前記第1層間絶縁膜とその上の配線層との間に
    リンを含むガラスの第2層間絶縁膜を設けたことを特徴
    とする半導体装置。
  2. 【請求項2】 前記第2層間絶縁膜が前記ポリイミドを
    熱分解させない低温度で形成されるリンを含むガラスか
    らなることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記第2層間絶縁膜がリン珪酸ガラスか
    らなることを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 前記第2層間絶縁膜がホウリン珪酸ガラ
    スからなることを特徴とする請求項1記載の半導体装
    置。
JP6294263A 1994-11-29 1994-11-29 半導体装置 Pending JPH08153719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6294263A JPH08153719A (ja) 1994-11-29 1994-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6294263A JPH08153719A (ja) 1994-11-29 1994-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH08153719A true JPH08153719A (ja) 1996-06-11

Family

ID=17805457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6294263A Pending JPH08153719A (ja) 1994-11-29 1994-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH08153719A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124479A (ja) * 2001-10-18 2003-04-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2018206938A (ja) * 2017-06-05 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617041A (en) * 1979-07-20 1981-02-18 Toshiba Corp Manufacture of semiconductor device
JPS61187346A (ja) * 1985-02-15 1986-08-21 Hitachi Ltd 絶縁膜構造および半導体装置
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ
JPH06310610A (ja) * 1993-04-27 1994-11-04 Canon Inc 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617041A (en) * 1979-07-20 1981-02-18 Toshiba Corp Manufacture of semiconductor device
JPS61187346A (ja) * 1985-02-15 1986-08-21 Hitachi Ltd 絶縁膜構造および半導体装置
JPH01103867A (ja) * 1987-10-16 1989-04-20 Sanyo Electric Co Ltd トランジスタ
JPH06310610A (ja) * 1993-04-27 1994-11-04 Canon Inc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124479A (ja) * 2001-10-18 2003-04-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2018206938A (ja) * 2017-06-05 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4970574A (en) Electromigrationproof structure for multilayer wiring on a semiconductor device
US6028347A (en) Semiconductor structures and packaging methods
JPH06120351A (ja) 半導体装置の製造方法
JP2001358169A (ja) 半導体装置
JPH08153719A (ja) 半導体装置
JPS59210656A (ja) 半導体装置
JPH0714028B2 (ja) 立体型半導体装置の製造方法
JPH0680794B2 (ja) 半導体集積回路装置の製造方法
JPH04731A (ja) 半導体装置及びその製造方法
JPH03112135A (ja) 半導体装置およびその製造方法
JP2006179542A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JP2001168282A (ja) 半導体集積回路およびその製造方法
JPH0621061A (ja) 半導体装置
JP2590738B2 (ja) 半導体装置及びその製造方法
JPH0198253A (ja) 立体型半導体装置の製造方法
JPS62245641A (ja) 半導体装置のパツド部構造
JPH0583180B2 (ja)
JPH02183536A (ja) 半導体装置
JPS5974651A (ja) 半導体装置
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JPH0456239A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法
JP2720863B2 (ja) 半導体集積回路装置
JPS6037150A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010904