JPH03112135A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03112135A JPH03112135A JP1251675A JP25167589A JPH03112135A JP H03112135 A JPH03112135 A JP H03112135A JP 1251675 A JP1251675 A JP 1251675A JP 25167589 A JP25167589 A JP 25167589A JP H03112135 A JPH03112135 A JP H03112135A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- bump electrode
- opening
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
配線接続構造とその製造方法に関し、
半導体装置の信頼性を低下させることなく、製作期間を
短縮して、低価格化するごとを目的とし、その構造は、
基板上に複数層の金属膜からなるパッド部を設けて、該
金属膜上に少なくとも金属バンプ電極またはボンディン
グワイヤーのいずれか一方を接続してなることを特徴と
する。
短縮して、低価格化するごとを目的とし、その構造は、
基板上に複数層の金属膜からなるパッド部を設けて、該
金属膜上に少なくとも金属バンプ電極またはボンディン
グワイヤーのいずれか一方を接続してなることを特徴と
する。
その製造方法は、基板上に被着形成したパッド部を構成
する第１金属膜上に酸化シリコン膜を被覆し、該酸化シ
リコン膜上にガラス膜を被覆して熱処理する工程、次い
で、前記酸化シリコン膜とガラス膜とをエツチングして
第１金属ｎりに達する第１の開口を形成する工程、 次いで、前記第１の開口内に露出した第１金属膜上に第
２金属膜を形成し、該第２金属膜上に窒化シリコン膜を
被覆し、該窒化シリコン膜上に燐シリケートガラス膜を
被覆して熱処理する工程、次いで、前記ガラス膜と窒化
シリコン膜とをエツチングして前記第１の開口上の第２
金属膜に達する第２の開口を形成する工程が含まれてな
ることを特徴とする。
する第１金属膜上に酸化シリコン膜を被覆し、該酸化シ
リコン膜上にガラス膜を被覆して熱処理する工程、次い
で、前記酸化シリコン膜とガラス膜とをエツチングして
第１金属ｎりに達する第１の開口を形成する工程、 次いで、前記第１の開口内に露出した第１金属膜上に第
２金属膜を形成し、該第２金属膜上に窒化シリコン膜を
被覆し、該窒化シリコン膜上に燐シリケートガラス膜を
被覆して熱処理する工程、次いで、前記ガラス膜と窒化
シリコン膜とをエツチングして前記第１の開口上の第２
金属膜に達する第２の開口を形成する工程が含まれてな
ることを特徴とする。
本発明は半導体装置とその製造方法にかかり、そのうち
特に配線接続構造上その製造方法に関する。
特に配線接続構造上その製造方法に関する。
半導体チップの配線接続法には種々の接続方式があるが
、ワイヤーボンディングと金属バンブ電極は特に良く用
いられている方式で、その信頼性の高い互換性ある構成
が望まれている。
、ワイヤーボンディングと金属バンブ電極は特に良く用
いられている方式で、その信頼性の高い互換性ある構成
が望まれている。
［従来の技術〕
バンプ（ｂｕｍｐ ）電極を設けた半導体装置は、ワイ
ヤーをボンディングする必要がなく、ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術によって
実装できるために、半導体容器の厚みを薄くできて半導
体容器を偏平な形状にできる利点がある。しかし、一方
、ワイヤーボンディングによる配線接続方式は極めて汎
用されており、同品種の半導体チップをバンブ電極とワ
イヤーボンディングとの両方に使用する場合も多くみら
れる。
ヤーをボンディングする必要がなく、ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術によって
実装できるために、半導体容器の厚みを薄くできて半導
体容器を偏平な形状にできる利点がある。しかし、一方
、ワイヤーボンディングによる配線接続方式は極めて汎
用されており、同品種の半導体チップをバンブ電極とワ
イヤーボンディングとの両方に使用する場合も多くみら
れる。
さて、第５図はそのうちの従来の金属バンプ電極部分の
断面図を示しており、図中の記号１は半導体基板、２は
酸化シリコン（ｓｔｏｚ）膜からなる絶縁膜、３はパッ
ド部のアルミニウム膜、４は燐シリケートガラス（ＰＳ
Ｇ）ＪＩＩなどからなるカバー絶縁１１先５はＴｉ （
チタン）とＩ’ｄ （パラジウム）の複合膜からなるバ
リヤメタル膜、６はマツシュルーム型の金（Ａｕ）から
なるバンブ電極（金バンブ電極）である。ここに、バリ
ヤメタル膜はアルミニウム膜３と金バンプ電極６との反
応を抑制するために介在させる膜である。
断面図を示しており、図中の記号１は半導体基板、２は
酸化シリコン（ｓｔｏｚ）膜からなる絶縁膜、３はパッ
ド部のアルミニウム膜、４は燐シリケートガラス（ＰＳ
Ｇ）ＪＩＩなどからなるカバー絶縁１１先５はＴｉ （
チタン）とＩ’ｄ （パラジウム）の複合膜からなるバ
リヤメタル膜、６はマツシュルーム型の金（Ａｕ）から
なるバンブ電極（金バンブ電極）である。ここに、バリ
ヤメタル膜はアルミニウム膜３と金バンプ電極６との反
応を抑制するために介在させる膜である。
ところで、上記のように、通常、金属バンブ電極を有す
る半導体装置は１層のパッド部のアルミニウム膜３上に
バリヤメタル膜を介してバンブ電極６を形成しており、
これは出来るだけ凹凸のない平坦なアルミニウム膜３上
にバンブ電極６を設けて、金属バンブ電極による配線接
続を高倍転化したいためである。
る半導体装置は１層のパッド部のアルミニウム膜３上に
バリヤメタル膜を介してバンブ電極６を形成しており、
これは出来るだけ凹凸のない平坦なアルミニウム膜３上
にバンブ電極６を設けて、金属バンブ電極による配線接
続を高倍転化したいためである。
一方、ワイヤーボンディング接続構造の半導体装置の場
合には、２層、３層などの多層からなるパッド部のアル
ミニウム膜上にワイヤーをボンディングして接続してお
り、これはボンディング時の押圧によって基板ダメージ
や膜剥離などが起こらないように、厚いパッド部を設け
て、その上にボンディングしたいためである。
合には、２層、３層などの多層からなるパッド部のアル
ミニウム膜上にワイヤーをボンディングして接続してお
り、これはボンディング時の押圧によって基板ダメージ
や膜剥離などが起こらないように、厚いパッド部を設け
て、その上にボンディングしたいためである。
しかし、そのように、金属バンプ電極接続とワイヤーボ
ンディング接続との接続構造がカバー絶縁膜下のパッド
部の構造まで相違してくることは、受注後の製作期間が
長くかかり、また、予定見込み生産の場合には製品を多
く貯蔵してコストアップに繋がるという欠点がある。
ンディング接続との接続構造がカバー絶縁膜下のパッド
部の構造まで相違してくることは、受注後の製作期間が
長くかかり、また、予定見込み生産の場合には製品を多
く貯蔵してコストアップに繋がるという欠点がある。
本発明はこのような問題点を低減させて、半導体装置の
信頼性を低下させることな（、製作期間を短縮して、低
価格化（コストダウン）することを目的とした接続の互
換性ある半導体装置とその製造方法を提案するものであ
る。
信頼性を低下させることな（、製作期間を短縮して、低
価格化（コストダウン）することを目的とした接続の互
換性ある半導体装置とその製造方法を提案するものであ
る。
［課題を解決するための手段］
その課題は、基板上に複数層の金属■りからなるパッド
部を設けて、該金属膜上に少なくとも金属バンブ電極ま
たはボンディングワイヤーのいずれか一方を接続してな
る構造を具備している半導体装置によって解決される。
部を設けて、該金属膜上に少なくとも金属バンブ電極ま
たはボンディングワイヤーのいずれか一方を接続してな
る構造を具備している半導体装置によって解決される。
且つ、その製造方法は、基板上に被着形成したパッド部
を構成する第１金属膜上に酸化シリコン膜を被覆し、該
酸化シリコン膜上にガラス膜を被覆して熱処理する工程
、 次いで、前記酸化シリコン膜とガラス膜とをエツチング
して第１金属膜に達する第１の開口を形成する工程、 次いで、前記第１の開口内に露出した第１金属膜上に第
２金属膜を形成し、該第２金属膜上に窒化シリコン膜を
被覆し、該窒化シリコン膜上に燐シリケートガラス膜を
被覆して熱処理する工程、次いで、前記ガラス膜と窒化
シリコン膜とをエツチングして前記第１の開口上の第２
金属膜に達する第２の開口を形成する工程が含まれてい
ることを特徴とする。
を構成する第１金属膜上に酸化シリコン膜を被覆し、該
酸化シリコン膜上にガラス膜を被覆して熱処理する工程
、 次いで、前記酸化シリコン膜とガラス膜とをエツチング
して第１金属膜に達する第１の開口を形成する工程、 次いで、前記第１の開口内に露出した第１金属膜上に第
２金属膜を形成し、該第２金属膜上に窒化シリコン膜を
被覆し、該窒化シリコン膜上に燐シリケートガラス膜を
被覆して熱処理する工程、次いで、前記ガラス膜と窒化
シリコン膜とをエツチングして前記第１の開口上の第２
金属膜に達する第２の開口を形成する工程が含まれてい
ることを特徴とする。
［作用］
即ち、本発明は、パッド部を複数層の金属膜で構成し、
そのパッド部上に金属バンプ電極またはボンディングワ
イヤーを接続した構造にする。
そのパッド部上に金属バンプ電極またはボンディングワ
イヤーを接続した構造にする。
且つ、そのパッド部の平坦化のために、複数層のパッド
部形成工程において積層毎に絶縁膜を被覆し、且つ、熱
処理を加える。
部形成工程において積層毎に絶縁膜を被覆し、且つ、熱
処理を加える。
そうすれば、パッド部を構成する複数層からなる金属膜
は平坦化されて、その上に金属バンプ電極を形成しても
問題なく、また、ボンディングワイヤーを形成してもダ
メージや剥離がな゛（て、その信頬性が維持され、しか
も、製作期間の短縮、低価格化することができる。
は平坦化されて、その上に金属バンプ電極を形成しても
問題なく、また、ボンディングワイヤーを形成してもダ
メージや剥離がな゛（て、その信頬性が維持され、しか
も、製作期間の短縮、低価格化することができる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる金属バンプ電極部分の断面図を
示しており、ｌは半導体基板、２はＳｉＯ２膜、５はＴ
ｉ膜とＰｄ膜からなるバリヤメタル膜。
示しており、ｌは半導体基板、２はＳｉＯ２膜、５はＴ
ｉ膜とＰｄ膜からなるバリヤメタル膜。
６は金バンプ電極、 １１はパッド部の第１アルミニウ
ム膜（金属膜）、１２はパッド部の第２アルミニウム膜
（金属膜）、２１はＳｉＯ□膜、２２はＰＳＧ膜。
ム膜（金属膜）、１２はパッド部の第２アルミニウム膜
（金属膜）、２１はＳｉＯ□膜、２２はＰＳＧ膜。
２３は窒化シリコン（Ｓｉｓ Ｎａ ）膜、２４はＰＳ
Ｇ膜である。図のように、パッド部のアルミニウム膜は
２層に積層されているが、パッド部上面が平坦になって
いるため金属バンプ電極を形成しても接続の信顛性は低
下せず、また、多層のパッド部であるからダメージ、剥
離がなくワイヤーをボンディングすることができる。そ
の２層のアルミニウム膜の平坦化は１層毎に絶縁膜を被
■ｌ・し、且つ、熱処理しながら積層すれば得られ、そ
の形成方法は後述する。
Ｇ膜である。図のように、パッド部のアルミニウム膜は
２層に積層されているが、パッド部上面が平坦になって
いるため金属バンプ電極を形成しても接続の信顛性は低
下せず、また、多層のパッド部であるからダメージ、剥
離がなくワイヤーをボンディングすることができる。そ
の２層のアルミニウム膜の平坦化は１層毎に絶縁膜を被
■ｌ・し、且つ、熱処理しながら積層すれば得られ、そ
の形成方法は後述する。
第２図は第１図に示す金属バンプ電極の代わりにワイヤ
ーボンディングした、本発明にかかるワイヤーボンディ
ング部分の断面図を示しており、第１図に示す断面図部
分においてバリヤメタル膜５、金バンプ電極６を形成す
ることなく、アルミニウムまたは金からなるボンディン
グワイヤー７を接着した断面図である。ただＳｉｚ Ｎ
ａ膜２３．ＰＳＧ膜２４の開口部の広さは相違する場合
があり、ワイヤーをボンディングする場合に面積を広く
することもあるが、これは最終形成工程であるから製作
期間に影響することは少ない。
ーボンディングした、本発明にかかるワイヤーボンディ
ング部分の断面図を示しており、第１図に示す断面図部
分においてバリヤメタル膜５、金バンプ電極６を形成す
ることなく、アルミニウムまたは金からなるボンディン
グワイヤー７を接着した断面図である。ただＳｉｚ Ｎ
ａ膜２３．ＰＳＧ膜２４の開口部の広さは相違する場合
があり、ワイヤーをボンディングする場合に面積を広く
することもあるが、これは最終形成工程であるから製作
期間に影響することは少ない。
上記のように、本発明によれば金バンブ電極とワイヤー
ボンディングとの互換性が得られ、金属バンプ電極また
はボンディングワイヤーのいずれか一方または両方を接
続した半導体装置が形成できて、しかも、いずれの接続
方式も高信頼性が維持される。
ボンディングとの互換性が得られ、金属バンプ電極また
はボンディングワイヤーのいずれか一方または両方を接
続した半導体装置が形成できて、しかも、いずれの接続
方式も高信頼性が維持される。
次に、本発明にかかる製造方法の工程順断面図を第３図
（ａ）〜（ｅ）に示しており、その概要を順を追って説
明する。
（ａ）〜（ｅ）に示しており、その概要を順を追って説
明する。
第３図（ａ）参照；まず、半導体基板１のＳｉＯ□膜２
上にアルミニウム膜をスパック法で被着した後、フォト
プロセスを適用してパターンニングして第１アルミニウ
ム膜１１のパターン（パッド部）を形成し、その上に化
学気相成長（ＣＶＤ）法によってＳｉＯ２膜２１膜上１
ＰＳＧ膜２２を被着した後、５００℃以下で熱処理する
。そうすれば、アルミニウムは溶融しないが、内部スト
レスが緩和されて、同時に接触抵抗が低下する。且つ、
固いＳｉＯ□膜２１で被覆されているためにアルミニウ
ム膜のヒロックなどの発生が抑えられる。ヒロックとは
熱処理または電流によるアルミニウム原子の移動で発生
する突起物のことである。
上にアルミニウム膜をスパック法で被着した後、フォト
プロセスを適用してパターンニングして第１アルミニウ
ム膜１１のパターン（パッド部）を形成し、その上に化
学気相成長（ＣＶＤ）法によってＳｉＯ２膜２１膜上１
ＰＳＧ膜２２を被着した後、５００℃以下で熱処理する
。そうすれば、アルミニウムは溶融しないが、内部スト
レスが緩和されて、同時に接触抵抗が低下する。且つ、
固いＳｉＯ□膜２１で被覆されているためにアルミニウ
ム膜のヒロックなどの発生が抑えられる。ヒロックとは
熱処理または電流によるアルミニウム原子の移動で発生
する突起物のことである。
第３図（ｂ）参照；次いで、フォトプロセスを適用して
Ｓｉｎ、膜２１とＰＳＧ膜２２を同時にパターンニング
して開口部１５を形成する。開口は、反応ガスとしてＣ
Ｆ Ｊ系のものを用いたドライエツチングをおこなう。
Ｓｉｎ、膜２１とＰＳＧ膜２２を同時にパターンニング
して開口部１５を形成する。開口は、反応ガスとしてＣ
Ｆ Ｊ系のものを用いたドライエツチングをおこなう。
なお、ＰＳＧ膜２２は絶縁膜を厚くして、配線容量を減
少させるために被着するものである。
少させるために被着するものである。
第３図（Ｃ）参照；次いで、再びアルミニウム膜をスパ
ッタ法で被着し、フォトプロセスを適用してパターンニ
ングして第２アルミニウム膜１２のパターン（パッド部
）を形成し、その上にＣＶＤ法によってＳｉ３Ｎｍ膜２
３およびＰＳＧ膜２４を被着した後、５００°Ｃ以下で
熱処理する。そうすれば、上記と同じく、アルミニウム
は熔融せず、内部ストレスが緩和されて、同時に接触抵
抗が低下する。且つ、アルミニウム膜のヒロックなどの
発生が抑えられる。
ッタ法で被着し、フォトプロセスを適用してパターンニ
ングして第２アルミニウム膜１２のパターン（パッド部
）を形成し、その上にＣＶＤ法によってＳｉ３Ｎｍ膜２
３およびＰＳＧ膜２４を被着した後、５００°Ｃ以下で
熱処理する。そうすれば、上記と同じく、アルミニウム
は熔融せず、内部ストレスが緩和されて、同時に接触抵
抗が低下する。且つ、アルミニウム膜のヒロックなどの
発生が抑えられる。
第３図（ｄ）参照；しかる後、フォトプロセスを適用し
てＰＳＧＪｉ２４を開口した後、全面にバリヤメタル膜
５を被着し、次にレジスト膜マスクを形成して、金バン
プ電極６をメツキ形成し、余分のバリヤメタル膜を除去
する。かくして、金属バンブ電極（直径１００〜２００
ａｍφ、高さ２０〜３０μｍ程度）を形成する。
てＰＳＧＪｉ２４を開口した後、全面にバリヤメタル膜
５を被着し、次にレジスト膜マスクを形成して、金バン
プ電極６をメツキ形成し、余分のバリヤメタル膜を除去
する。かくして、金属バンブ電極（直径１００〜２００
ａｍφ、高さ２０〜３０μｍ程度）を形成する。
第３図（ｅ）参照；また、ワイヤーをボンディングする
場合には、フォトプロセスを適用してＰＳＧ膜２４を開
口した後、ボンディングワイヤー７を接着する。
場合には、フォトプロセスを適用してＰＳＧ膜２４を開
口した後、ボンディングワイヤー７を接着する。
このようにすれば、金バンプ電極、ワイヤーボンディン
グのいずれの接続方式も高い信頼性が得られる。
グのいずれの接続方式も高い信頼性が得られる。
次に、第４図は本発明にかかる他の金属バンプ電極部分
の断面図を示している。即ち、本例はパッド部のアルミ
ニウム膜を３層に積層した構造で、１１、１２．１３が
第１アルミニウム膜、第２アルミニウム膜、第３アルミ
ニウム膜であり、その他の部材は第１図と同一部位に同
一記号が付けである。
の断面図を示している。即ち、本例はパッド部のアルミ
ニウム膜を３層に積層した構造で、１１、１２．１３が
第１アルミニウム膜、第２アルミニウム膜、第３アルミ
ニウム膜であり、その他の部材は第１図と同一部位に同
一記号が付けである。
即ち、各層のアルミニウム膜は積層する毎に熱処理して
平坦化しており、このように構成すればパッド部が更に
平坦になって、本例は多層配線構造に好適な構成である
。
平坦化しており、このように構成すればパッド部が更に
平坦になって、本例は多層配線構造に好適な構成である
。
なお、上記実施例はパッド部の金属膜をアルミニウム膜
としているが、その他のパッド材料、例えば、Ｔｉ膜に
よってパッド部を構成する構造に適用することもできる
。
としているが、その他のパッド材料、例えば、Ｔｉ膜に
よってパッド部を構成する構造に適用することもできる
。
［発明の効果コ
以上の説明から明らかなように、本発明によれば金属バ
ンプ電極、ボンディングワイヤーのいずれの方式に切り
換えて接続しても高信頬化した接続構造が得られ、半導
体装置の製作期間が短縮できて、且つ、低価格化するこ
とができる。
ンプ電極、ボンディングワイヤーのいずれの方式に切り
換えて接続しても高信頬化した接続構造が得られ、半導
体装置の製作期間が短縮できて、且つ、低価格化するこ
とができる。
第１図は本発明にかかる金属バンプ電極部分の断面図、
第２図は本発明にかかるワイヤーボンディング部分の断
面図、 第３図（ａ）〜（ｅ）は本発明にかかる製造方法の工程
順断面図、 第４図は本発明にかかる他の金属バンプ電極部分の断面
図、 第５図は従来の金属バンプ電極部分の断面図である。 図において、 １は半導体基板、 ２はＳｉｎ、膜（絶縁膜）、 ３はアルミニウム膜（パッド部）、 ４はＰＳＧ膜（絶縁膜）、 ５はバリヤメタル膜、 ６は金バンプ電極（金属バンブ電極） ７はボンディングワイヤー １１は第１アルミニウム膜（パッド部）１２は第２アル
ミニウム膜（パッド部）１３は第３アルミニウム膜（パ
ッド部）１５は開口部、 ２１はＳｉ０ｇ膜（絶縁膜）、 ２３はＳｉ３ Ｎ４膜（絶縁膜）、 ２２、２４はＰＳＧ膜（絶縁膜） を示している。
面図、 第３図（ａ）〜（ｅ）は本発明にかかる製造方法の工程
順断面図、 第４図は本発明にかかる他の金属バンプ電極部分の断面
図、 第５図は従来の金属バンプ電極部分の断面図である。 図において、 １は半導体基板、 ２はＳｉｎ、膜（絶縁膜）、 ３はアルミニウム膜（パッド部）、 ４はＰＳＧ膜（絶縁膜）、 ５はバリヤメタル膜、 ６は金バンプ電極（金属バンブ電極） ７はボンディングワイヤー １１は第１アルミニウム膜（パッド部）１２は第２アル
ミニウム膜（パッド部）１３は第３アルミニウム膜（パ
ッド部）１５は開口部、 ２１はＳｉ０ｇ膜（絶縁膜）、 ２３はＳｉ３ Ｎ４膜（絶縁膜）、 ２２、２４はＰＳＧ膜（絶縁膜） を示している。
Claims (2)
- （１）基板上に複数層の金属膜からなるパッド部を設け
て、該金属膜上に少なくとも金属バンプ電極またはボン
ディングワイヤーのいずれか一方を接続してなる構造を
具備していることを特徴とする半導体装置。 - （２）基板上に被着形成したバッド部を構成する第１金
属膜上に酸化シリコン膜を被覆し、該酸化シリコン膜上
にガラス膜を被覆して熱処理する工程、次いで、前記酸
化シリコン膜とガラス膜とをエッチングして第１金属膜
に達する第１の開口を形成する工程、 次いで、前記第１の開口内に露出した第１金属膜上に第
２金属膜を形成し、該第２金属膜上に窒化シリコン膜を
被覆し、該窒化シリコン膜上に燐シリケートガラス膜を
被覆して熱処理する工程、次いで、前記ガラス膜と窒化
シリコン膜とをエッチングして前記第１の開口上の第２
金属膜に達する第２の開口を形成する工程が含まれてな
ることを特徴とするバンプ電極形半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251675A JPH03112135A (ja) | 1989-09-26 | 1989-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251675A JPH03112135A (ja) | 1989-09-26 | 1989-09-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03112135A true JPH03112135A (ja) | 1991-05-13 |
Family
ID=17226346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251675A Pending JPH03112135A (ja) | 1989-09-26 | 1989-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03112135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109731A (ja) * | 1991-10-21 | 1993-04-30 | Mitsubishi Electric Corp | ボンデイングパツド |
| JP2009194152A (ja) * | 2008-02-14 | 2009-08-27 | Casio Comput Co Ltd | 半導体集積回路装置 |
| WO2018168316A1 (ja) * | 2017-03-13 | 2018-09-20 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1989
- 1989-09-26 JP JP1251675A patent/JPH03112135A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109731A (ja) * | 1991-10-21 | 1993-04-30 | Mitsubishi Electric Corp | ボンデイングパツド |
| JP2009194152A (ja) * | 2008-02-14 | 2009-08-27 | Casio Comput Co Ltd | 半導体集積回路装置 |
| WO2018168316A1 (ja) * | 2017-03-13 | 2018-09-20 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511200B (en) | Semiconductor device and manufacturing method thereof | |
| JPH11186320A (ja) | 多層パッドを具備した半導体素子及びその製造方法 | |
| TW560002B (en) | Semiconductor device and process for the same | |
| JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JP2000021914A (ja) | 半導体装置及びその製造方法 | |
| JPS6164147A (ja) | 半導体装置 | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH0456237A (ja) | 半導体装置 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH05218036A (ja) | 半導体装置 | |
| JP3896333B2 (ja) | 厚膜多層配線基板 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JPH08153719A (ja) | 半導体装置 | |
| JPH0583180B2 (ja) | ||
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| JPS639662B2 (ja) | ||
| JP2000260810A (ja) | 半導体装置およびその製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 |