JPH0583180B2 - - Google Patents
Info
- Publication number
- JPH0583180B2 JPH0583180B2 JP62087771A JP8777187A JPH0583180B2 JP H0583180 B2 JPH0583180 B2 JP H0583180B2 JP 62087771 A JP62087771 A JP 62087771A JP 8777187 A JP8777187 A JP 8777187A JP H0583180 B2 JPH0583180 B2 JP H0583180B2
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- wiring
- insulating film
- conductive wire
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板上に絶縁膜を介して積層
される複数層の配線を有し、その配線に設けられ
るパツド電極と端子導体とが導線によつて接続さ
れる半導体装置の製造方法に関する。
される複数層の配線を有し、その配線に設けられ
るパツド電極と端子導体とが導線によつて接続さ
れる半導体装置の製造方法に関する。
多層配線を有し、ワイヤ方式で絶縁基板上に実
装される半導体基板のワイヤボンデイングのため
のパツド電極は、従来最上層の配線の一部に形成
されていた。しかしこのようなパツド電極に導線
をボンデイングした場合、導線とボンデイング部
の下に存在する配線導体膜および酸化物のような
無機絶縁物あるいは有機絶縁物からなる層間絶縁
膜の積層体との弾性率、熱膨張係数の相違によ
り、接合面での剥離が生じやすく、断面の原因と
なるという問題点があつた。
装される半導体基板のワイヤボンデイングのため
のパツド電極は、従来最上層の配線の一部に形成
されていた。しかしこのようなパツド電極に導線
をボンデイングした場合、導線とボンデイング部
の下に存在する配線導体膜および酸化物のような
無機絶縁物あるいは有機絶縁物からなる層間絶縁
膜の積層体との弾性率、熱膨張係数の相違によ
り、接合面での剥離が生じやすく、断面の原因と
なるという問題点があつた。
本発明は、上述の問題点を解決して、端子導体
と接続される導線と半導体基板上の配線に設けら
れたパツド電極と接合面における剥離などによる
断線のおそれのない、信頼性の高い半導体装置の
製造方法を提供することを目的とする。
と接続される導線と半導体基板上の配線に設けら
れたパツド電極と接合面における剥離などによる
断線のおそれのない、信頼性の高い半導体装置の
製造方法を提供することを目的とする。
この目的は本発明によれば、半導体基板上に絶
縁層を介して形成される第一層目の配線にパツド
電極を設け、次いでそのパツド電極を露出させて
層間絶縁膜を堆積し、上層の配線形成の際に該パ
ツド電極部上に上層の配線金属で積層することを
繰り返し、表面保護膜を積層した後パツド電極に
導線を接続することにより達成される。
縁層を介して形成される第一層目の配線にパツド
電極を設け、次いでそのパツド電極を露出させて
層間絶縁膜を堆積し、上層の配線形成の際に該パ
ツド電極部上に上層の配線金属で積層することを
繰り返し、表面保護膜を積層した後パツド電極に
導線を接続することにより達成される。
本発明においては、半導体基板上に直接絶縁膜
を介して形成されたパツド電極に導線が形成さ
れ、その中間には積層体が介在せず、またパツド
電極は複数の金属層で積層形成される。
を介して形成されたパツド電極に導線が形成さ
れ、その中間には積層体が介在せず、またパツド
電極は複数の金属層で積層形成される。
次に本発明の実施例を図面について説明する。
図は、本発明の一実施例の半導体装置を示す。
シリコン基板１の上面は薄い酸化膜２で覆われ、
この基板１にはバイポーラトランジスタあるいは
MOSFETなどの半導体素子が集積されていて、
その部分は厚い絶縁膜３で覆われている。次に酸
化膜２および絶縁膜３の上にAl膜を蒸着し、パ
ターニングして第一層配線４を形成する。同時に
絶縁膜３の上に延長された配線の端部にパツド電
極５を形成する。続いて酸化膜、塗布膜などの層
間絶縁膜６を被覆し、スルーホール部７およびパ
ツド電極５上の絶縁膜をエツチング除去した後、
第二層配線８を形成するとともに、パツド電極５
上に第二層配線金属で作られた電極９を重ね形成
する。第二層配線８とパツド電極５との接続は第
一層配線４に達するスルーホール部７を介して行
われる。さらに表面にパツシベーシヨン膜１０を
被着し、同様にパツド電極５およびその上に重ね
た電極９を覆う部分を除去する。
シリコン基板１の上面は薄い酸化膜２で覆われ、
この基板１にはバイポーラトランジスタあるいは
MOSFETなどの半導体素子が集積されていて、
その部分は厚い絶縁膜３で覆われている。次に酸
化膜２および絶縁膜３の上にAl膜を蒸着し、パ
ターニングして第一層配線４を形成する。同時に
絶縁膜３の上に延長された配線の端部にパツド電
極５を形成する。続いて酸化膜、塗布膜などの層
間絶縁膜６を被覆し、スルーホール部７およびパ
ツド電極５上の絶縁膜をエツチング除去した後、
第二層配線８を形成するとともに、パツド電極５
上に第二層配線金属で作られた電極９を重ね形成
する。第二層配線８とパツド電極５との接続は第
一層配線４に達するスルーホール部７を介して行
われる。さらに表面にパツシベーシヨン膜１０を
被着し、同様にパツド電極５およびその上に重ね
た電極９を覆う部分を除去する。
図に示したような半導体装置の実装は、図に示
していない絶縁基板上にろう付けなどにより固着
したのち、パツド電極５と絶縁基板上の端子導体
とを導線でボンデイングすることによつて接続す
ることにより行う。
していない絶縁基板上にろう付けなどにより固着
したのち、パツド電極５と絶縁基板上の端子導体
とを導線でボンデイングすることによつて接続す
ることにより行う。
本発明によれば、ワイヤ方式で実装される多層
配線構造の半導体装置のパツド電極を第一層目の
配線に設けることにより、パツド電極にボンデイ
ングされる接続導線の下に弾性率、熱膨張係数の
異なる積層体がなくなるとともに、パツド電極が
複数層積層したもので形成されるため導線接合面
に生ずる応力が小さくなり、接合面における剥離
が阻止されるので、ICチツプなどを実装した半
導体装置の信頼性を向上させることができる。
配線構造の半導体装置のパツド電極を第一層目の
配線に設けることにより、パツド電極にボンデイ
ングされる接続導線の下に弾性率、熱膨張係数の
異なる積層体がなくなるとともに、パツド電極が
複数層積層したもので形成されるため導線接合面
に生ずる応力が小さくなり、接合面における剥離
が阻止されるので、ICチツプなどを実装した半
導体装置の信頼性を向上させることができる。
図は、本発明の一実施例による半導体装置の要
部断面図である。 １……シリコン基板、２……酸化膜、３……絶
縁膜、４……第一層配線、５……パツド電極、６
……層間絶縁膜、７……スルーホール部、８……
第二層配線、９……電極、１０……パツシベーシ
ヨン膜。
部断面図である。 １……シリコン基板、２……酸化膜、３……絶
縁膜、４……第一層配線、５……パツド電極、６
……層間絶縁膜、７……スルーホール部、８……
第二層配線、９……電極、１０……パツシベーシ
ヨン膜。
Claims (1)
- １ 半導体基板上に絶縁膜を介して積層される複
数層の配線を有し、該配線に設けられるパツド電
極と端子導体とが導線によつて接続される半導体
装置の製造方法において、半導体基板上に絶縁膜
を介して形成される第一層目の配線にパツド電極
を設け、次いで該パツド電極を露出させて層間絶
縁膜を堆積し、上層の配線形成の際に該パツド電
極部上に、該上層の配線金属で積層することを繰
り返し、表面保護膜を積層した後、パツド電極に
導線を接続することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087771A JPS63252433A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087771A JPS63252433A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63252433A JPS63252433A (ja) | 1988-10-19 |
| JPH0583180B2 true JPH0583180B2 (ja) | 1993-11-25 |
Family
ID=13924234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087771A Granted JPS63252433A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252433A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050949A (ja) * | 1983-08-30 | 1985-03-22 | Seiko Epson Corp | 半導体装置 |
| JPS6091660A (ja) * | 1983-10-25 | 1985-05-23 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-08 JP JP62087771A patent/JPS63252433A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63252433A (ja) | 1988-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511200B (en) | Semiconductor device and manufacturing method thereof | |
| JPS63283040A (ja) | 半導体装置 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| KR100539040B1 (ko) | 반도체 집적 회로 장치 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3106493B2 (ja) | 半導体装置 | |
| JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
| JPH01218042A (ja) | 半導体装置 | |
| JPH0583180B2 (ja) | ||
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPS6359535B2 (ja) | ||
| JPS63308924A (ja) | 半導体装置 | |
| JPH0666407B2 (ja) | 立体型半導体装置の製造方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPH05218036A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JP5273920B2 (ja) | 半導体装置 | |
| US20060170087A1 (en) | Semiconductor device | |
| JPH0462176B2 (ja) | ||
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPS62234350A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 |