JPH081550B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH081550B2 JPH081550B2 JP60169820A JP16982085A JPH081550B2 JP H081550 B2 JPH081550 B2 JP H081550B2 JP 60169820 A JP60169820 A JP 60169820A JP 16982085 A JP16982085 A JP 16982085A JP H081550 B2 JPH081550 B2 JP H081550B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- code
- address
- character code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、表示制御装置に係り、特に低価格化、コン
パクト化に好適な表示制御回路に関する。
パクト化に好適な表示制御回路に関する。
従来のキャラクタ表示制御装置の構成図を第５図に示
し、従来装置の制御タイミングを第６図に示す。
し、従来装置の制御タイミングを第６図に示す。
第５図において１はMPU、21はMPUアドレスバス、22は
MPUデータバス、２は表示制御のためのCRTC（陰極線管
コントローラ）である。CRTC2は文字を順次表示するた
めのCRTCメモリアドレス23と、後述するキャラクタジェ
ネレータメモリ５において文字パターンを縦方向にスキ
ャンするためのCRTCラスタアドレス24を出力する。アド
レスバスセレクタ３はキャラクタコードメモリ４に入力
されるキャラクタコードメモリアドレス25をMPUアドレ
スバス21かCRTCメモリアドレス23かに切換えるものであ
る。すなわち表示内容の変更等でMPU1がキャラクタコー
ドメモリ４をアクセスするときはMPUアドレスバス21側
に、それ以外の通常表示を行なうときはCRTCメモリアド
レス23側に切換わる。キャラクタジェネレータメモリ５
には各種文字の文字パターンが格納されている。６はパ
ラレル／シリアルデータ変換器でありシリアル表示デー
タ29を作成する。７は各種タイミング信号を作成する表
示タイミングジェネレータである。
MPUデータバス、２は表示制御のためのCRTC（陰極線管
コントローラ）である。CRTC2は文字を順次表示するた
めのCRTCメモリアドレス23と、後述するキャラクタジェ
ネレータメモリ５において文字パターンを縦方向にスキ
ャンするためのCRTCラスタアドレス24を出力する。アド
レスバスセレクタ３はキャラクタコードメモリ４に入力
されるキャラクタコードメモリアドレス25をMPUアドレ
スバス21かCRTCメモリアドレス23かに切換えるものであ
る。すなわち表示内容の変更等でMPU1がキャラクタコー
ドメモリ４をアクセスするときはMPUアドレスバス21側
に、それ以外の通常表示を行なうときはCRTCメモリアド
レス23側に切換わる。キャラクタジェネレータメモリ５
には各種文字の文字パターンが格納されている。６はパ
ラレル／シリアルデータ変換器でありシリアル表示デー
タ29を作成する。７は各種タイミング信号を作成する表
示タイミングジェネレータである。
以下第５図，第６図を参照してこの動作について説明
する。
する。
従来のキャラクタ表示制御装置では、CRTCメモリアド
レス23が、キャラクタコードメモリ４に記憶するキャラ
クタコードを選択する。選択されたキャラクタコード
は、表示キャラクタコードとなる。
レス23が、キャラクタコードメモリ４に記憶するキャラ
クタコードを選択する。選択されたキャラクタコード
は、表示キャラクタコードとなる。
CRTCメモリアドレス23は、アドレスバスセレクト信号
31が“Low"の時キャラクタコードメモリアドレスで有効
となる。キャラクタコードメモリ４から表示キャラクタ
コードを読み出すとラッチ回路９にラッチされ、キャラ
クタジェネレータメモリアドレス27となる。
31が“Low"の時キャラクタコードメモリアドレスで有効
となる。キャラクタコードメモリ４から表示キャラクタ
コードを読み出すとラッチ回路９にラッチされ、キャラ
クタジェネレータメモリアドレス27となる。
キャラクタジェネレータメモリアドレス27とCRTCラス
タアドレス24が選択するキャラクタフォントは、パラレ
ル表示データ28となる。
タアドレス24が選択するキャラクタフォントは、パラレ
ル表示データ28となる。
パラレル表示データ28は、表示データパラレル／シリ
アル変換制御信号33の制御によりシリアル表示データ29
となる。シリアル表示データ29は、CRT8に送られ、文字
表示を行う。
アル変換制御信号33の制御によりシリアル表示データ29
となる。シリアル表示データ29は、CRT8に送られ、文字
表示を行う。
キャラクタコードメモリ４は、表示すべき文字のキャラ
クタコードを記憶するメモリであり、キャラクタコード
メモリ４から読み出したキャラクタコードが、キャラク
タジェネレータメモリ５のアドレスとなる構成から、キ
ャラクタコードメモリとキャラクタジェネレータメモリ
を同一メモリ素子で構成することは不可能であるという
課題を有していた。
クタコードを記憶するメモリであり、キャラクタコード
メモリ４から読み出したキャラクタコードが、キャラク
タジェネレータメモリ５のアドレスとなる構成から、キ
ャラクタコードメモリとキャラクタジェネレータメモリ
を同一メモリ素子で構成することは不可能であるという
課題を有していた。
本発明の目的は、上記課題を解決すべく、表示手段の
表示画面に表示する文字コードおよび文字パターンを記
憶したメモリの数を低減してシステム全体をコンパクト
にし、しかもメモリへのアクセスタイムの高速化をはか
って表示手段の表示画面に文字パターンの高速表示を可
能にした表示制御装置を提供することにある。
表示画面に表示する文字コードおよび文字パターンを記
憶したメモリの数を低減してシステム全体をコンパクト
にし、しかもメモリへのアクセスタイムの高速化をはか
って表示手段の表示画面に文字パターンの高速表示を可
能にした表示制御装置を提供することにある。
本発明は、上記の目的を達成するために成されたもの
であり、陰極線管（以下CRTという）に文字を表示する
ための表示制御装置において、前記CRTに表示される文
字の文字コードが記憶されたキャラクタコードメモリ
と、キャラクタコードメモリから読み出された文字コー
ドにより選択される文字フォントが記憶されたキャラク
タジェネレータメモリとを同一のメモリ素子で構成した
キャラクタコード兼キャラクタジェネレータメモリと、
前記CRTに表示される文字を変更する場合はその文字コ
ードにアクセスするためのアドレスをアドレスバスに出
力するMPUと、前記CRTに文字を表示する場合はその文字
コードを選択するメモリアドレスおよび前記キャラクタ
ジェネレータメモリにおける文字フォント選択の際に縦
方向にスキャンするためのラスタアドレスを出力する陰
極線管コントーラ（以下CRTCという）と、アドレスバス
選択信号、文字コード選択信号および文字コードラッチ
信号を発生する表示タイミング発生手段と、前記表示タ
イミング発生手段からの文字コードラッチ信号に基づい
て前記キャラクタコード兼キャラクタジェネレータメモ
リから出力される文字コードをラッチするラッチ手段
と、前記表示タイミング発生手段からのアドレスバス選
択信号に基づいて前記MPUから出力されるアドレスと前
記CRTCから出力されるメモリアドレスとを切り換えて選
択するとともに、前記表示タイミング発生手段からの文
字コード選択信号に基づいて前記ラッチ手段にラッチさ
れた文字コード及び前記CRTCからのラスタアドレスを選
択するアドレスバス選択手段とを備え、１文字表示サイ
クルのほぼ前半において前記アドレスバス選択手段で切
り換えて出力される前記メモリアドレスに基づいて前記
キャラクタコード兼キャラクタジェネレータメモリから
のキャラクタコードメモリ内の文字コードを出力し前記
ラッチ手段にラッチさせてキャラクタジェネレータメモ
リアドレスとした後、１文字表示サイクルのほぼ後半に
おいてアドレスバス選択手段で選択された前記キャラク
タジェネレータメモリアドレスおよび前記ラスタアドレ
スに従って前記キャラクタコード兼キャラクタジェネレ
ータメモリからキャラクタジェネレータメモリ内の文字
フォントが読み出されパラレル表示データとして出力さ
れ、該パラレル表示データに基づいて前記CRTに表示さ
せるように構成したことを特徴とする。
であり、陰極線管（以下CRTという）に文字を表示する
ための表示制御装置において、前記CRTに表示される文
字の文字コードが記憶されたキャラクタコードメモリ
と、キャラクタコードメモリから読み出された文字コー
ドにより選択される文字フォントが記憶されたキャラク
タジェネレータメモリとを同一のメモリ素子で構成した
キャラクタコード兼キャラクタジェネレータメモリと、
前記CRTに表示される文字を変更する場合はその文字コ
ードにアクセスするためのアドレスをアドレスバスに出
力するMPUと、前記CRTに文字を表示する場合はその文字
コードを選択するメモリアドレスおよび前記キャラクタ
ジェネレータメモリにおける文字フォント選択の際に縦
方向にスキャンするためのラスタアドレスを出力する陰
極線管コントーラ（以下CRTCという）と、アドレスバス
選択信号、文字コード選択信号および文字コードラッチ
信号を発生する表示タイミング発生手段と、前記表示タ
イミング発生手段からの文字コードラッチ信号に基づい
て前記キャラクタコード兼キャラクタジェネレータメモ
リから出力される文字コードをラッチするラッチ手段
と、前記表示タイミング発生手段からのアドレスバス選
択信号に基づいて前記MPUから出力されるアドレスと前
記CRTCから出力されるメモリアドレスとを切り換えて選
択するとともに、前記表示タイミング発生手段からの文
字コード選択信号に基づいて前記ラッチ手段にラッチさ
れた文字コード及び前記CRTCからのラスタアドレスを選
択するアドレスバス選択手段とを備え、１文字表示サイ
クルのほぼ前半において前記アドレスバス選択手段で切
り換えて出力される前記メモリアドレスに基づいて前記
キャラクタコード兼キャラクタジェネレータメモリから
のキャラクタコードメモリ内の文字コードを出力し前記
ラッチ手段にラッチさせてキャラクタジェネレータメモ
リアドレスとした後、１文字表示サイクルのほぼ後半に
おいてアドレスバス選択手段で選択された前記キャラク
タジェネレータメモリアドレスおよび前記ラスタアドレ
スに従って前記キャラクタコード兼キャラクタジェネレ
ータメモリからキャラクタジェネレータメモリ内の文字
フォントが読み出されパラレル表示データとして出力さ
れ、該パラレル表示データに基づいて前記CRTに表示さ
せるように構成したことを特徴とする。
また、本発明は、CRTに文字を表示するための表示制
御装置において、前記CRTに表示される文字の文字コー
ドあるいは漢字コードが記憶されたキャラクタコードメ
モリと、キャラクタコードメモリから読み出された文字
コードにより選択される文字フォントが記憶されたキャ
ラクタジェネレータメモリとを同一のメモリ素子で構成
したキャラクタコード兼キャラクタジェネレータメモリ
と、前記CRTに表示される文字を変更する場合はその文
字コードあるいは漢字コードにアクセスするためのアド
レスをアドレスバスに出力するMPUと、前記CRTに文字を
表示する場合はその文字コードあるいは漢字コードを選
択するメモリアドレスおよび前記キャラクタジェネレー
タメモリにおける文字フォント選択の際に縦方向にスキ
ャンするためのラスタアドレスを出力するCRTCと、アド
レスバス選択信号、文字コード選択信号、文字コードラ
ッチ信号、および文字フォント選択信号を発生する表示
タイミング発生手段と、前記表示タイミング発生手段か
らの文字コードラッチ信号に基づいて前記キャラクタコ
ード兼キャラクタジェネレータメモリから出力される文
字コードをラッチするラッチ手段と、前記表示タイミン
グ発生手段からのアドレスバス選択信号に基づいて前記
MPUから出力されるアドレスと前記CRTCから出力される
メモリアドレスとを切り換えて選択するとともに、前記
表示タイミング発生手段からの文字コード選択信号に基
づいて前記ラッチ手段にラッチされた文字コード及び前
記CRTCからのラスタアドレスを選択するアドレスバス選
択手段とを備え、１文字表示サイクルのほぼ前半におい
て前記アドレスバス選択手段で切り換えて出力される前
記メモリアドレスに基づいて前記キャラクタコード兼キ
ャラクタジェネエータメモリからキャラクタコードメモ
リ内の文字コードあるいは漢字コードを出力し前記ラッ
チ手段にラッチさせてキャラクタジェネレータメモリア
ドレスとした後、１文字表示サイクルのほぼ後半におい
てアドレスバス選択手段で選択された前記キャラクタジ
ェネレータメモリアドレスおよび前記ラスタアドレスに
従って前記キャラクタコード兼キャラクタジェネレータ
メモリからキャラクタジェネレータ内の漢字フォント以
外の文字フォントが読み出されパラレル表示データとし
て出力され、前記１文字表示サイクルのほぼ前半におい
て前記キャラクタコード兼キャラクタジェネレータメモ
リから出力された前記文字コードあるいは漢字コードに
基づいて、前記１文字表示サイクルのほぼ後半において
文字フォント以外の漢字フォントをパラレル表示データ
として出力する漢字フォントジェネレータメモリと、当
該漢字フォントジェネレータメモリからの出力及び前記
キャラクタコード兼キャラクタジェネレータメモリから
の出力が入力され、漢字を表示すべきタイミングでは前
記表示タイミング発生手段からの文字フォント選択信号
に基づいて前記漢字フォントジェネレータメモリから出
力される漢字フォントのパラレル表示データを選択して
出力し、漢字以外の文字を表示すべきタイミングでは前
記表示タイミング発生手段からの文字フォント選択信号
に基づいて前記キャラクタコード兼キャラクタジェネレ
ータメモリから出力される漢字フォント以外の文字フォ
ントのパラレル表示データを選択して出力する文字フォ
ント選択手段とを備え、当該文字フォント選択手段から
出力された漢字フォントのパラレル表示データ及び漢字
フォント以外の文字フォントのパラレル表示データに基
づいて前記CRTに表示させるように構成したことを特徴
とする。
御装置において、前記CRTに表示される文字の文字コー
ドあるいは漢字コードが記憶されたキャラクタコードメ
モリと、キャラクタコードメモリから読み出された文字
コードにより選択される文字フォントが記憶されたキャ
ラクタジェネレータメモリとを同一のメモリ素子で構成
したキャラクタコード兼キャラクタジェネレータメモリ
と、前記CRTに表示される文字を変更する場合はその文
字コードあるいは漢字コードにアクセスするためのアド
レスをアドレスバスに出力するMPUと、前記CRTに文字を
表示する場合はその文字コードあるいは漢字コードを選
択するメモリアドレスおよび前記キャラクタジェネレー
タメモリにおける文字フォント選択の際に縦方向にスキ
ャンするためのラスタアドレスを出力するCRTCと、アド
レスバス選択信号、文字コード選択信号、文字コードラ
ッチ信号、および文字フォント選択信号を発生する表示
タイミング発生手段と、前記表示タイミング発生手段か
らの文字コードラッチ信号に基づいて前記キャラクタコ
ード兼キャラクタジェネレータメモリから出力される文
字コードをラッチするラッチ手段と、前記表示タイミン
グ発生手段からのアドレスバス選択信号に基づいて前記
MPUから出力されるアドレスと前記CRTCから出力される
メモリアドレスとを切り換えて選択するとともに、前記
表示タイミング発生手段からの文字コード選択信号に基
づいて前記ラッチ手段にラッチされた文字コード及び前
記CRTCからのラスタアドレスを選択するアドレスバス選
択手段とを備え、１文字表示サイクルのほぼ前半におい
て前記アドレスバス選択手段で切り換えて出力される前
記メモリアドレスに基づいて前記キャラクタコード兼キ
ャラクタジェネエータメモリからキャラクタコードメモ
リ内の文字コードあるいは漢字コードを出力し前記ラッ
チ手段にラッチさせてキャラクタジェネレータメモリア
ドレスとした後、１文字表示サイクルのほぼ後半におい
てアドレスバス選択手段で選択された前記キャラクタジ
ェネレータメモリアドレスおよび前記ラスタアドレスに
従って前記キャラクタコード兼キャラクタジェネレータ
メモリからキャラクタジェネレータ内の漢字フォント以
外の文字フォントが読み出されパラレル表示データとし
て出力され、前記１文字表示サイクルのほぼ前半におい
て前記キャラクタコード兼キャラクタジェネレータメモ
リから出力された前記文字コードあるいは漢字コードに
基づいて、前記１文字表示サイクルのほぼ後半において
文字フォント以外の漢字フォントをパラレル表示データ
として出力する漢字フォントジェネレータメモリと、当
該漢字フォントジェネレータメモリからの出力及び前記
キャラクタコード兼キャラクタジェネレータメモリから
の出力が入力され、漢字を表示すべきタイミングでは前
記表示タイミング発生手段からの文字フォント選択信号
に基づいて前記漢字フォントジェネレータメモリから出
力される漢字フォントのパラレル表示データを選択して
出力し、漢字以外の文字を表示すべきタイミングでは前
記表示タイミング発生手段からの文字フォント選択信号
に基づいて前記キャラクタコード兼キャラクタジェネレ
ータメモリから出力される漢字フォント以外の文字フォ
ントのパラレル表示データを選択して出力する文字フォ
ント選択手段とを備え、当該文字フォント選択手段から
出力された漢字フォントのパラレル表示データ及び漢字
フォント以外の文字フォントのパラレル表示データに基
づいて前記CRTに表示させるように構成したことを特徴
とする。
近年、ランダムアクセスメモリは、記憶容量の増加
と、アクセスタイムの高速化が行われており、また今後
も現在の傾向を維持することが予想できる。
と、アクセスタイムの高速化が行われており、また今後
も現在の傾向を維持することが予想できる。
表示制御装置にアクセスタイムの速いメモリを使用す
ると１文字表示に必要とする時間内に表示メモリを２回
アクセスすることが可能となる。
ると１文字表示に必要とする時間内に表示メモリを２回
アクセスすることが可能となる。
キャラクタコードとキャラクタジェネレータを同一パ
ッケージのメモリ素子内に記憶し、１文字表示サイクル
の前半でキャラクタコードをアクセスし、表示サイクル
の後半でキャラクタコードからキャラクタジェネレータ
アドレス信号を作り、キャラクタフォントを読み出すよ
うにした。
ッケージのメモリ素子内に記憶し、１文字表示サイクル
の前半でキャラクタコードをアクセスし、表示サイクル
の後半でキャラクタコードからキャラクタジェネレータ
アドレス信号を作り、キャラクタフォントを読み出すよ
うにした。
以下、本発明の一実施例を第１図に示す。また本実施
例の制御タイミングを第２図に示す。
例の制御タイミングを第２図に示す。
第１図において10は従来のキャラクタコードメモリ４
とキャラクタジェネレータメモリ５とを同一メモリとし
たキャラクタコード＆キャラクタジェネレータメモリで
ある。また従来はラッチ回路９の出力はキャラクタジェ
ネレータメモリ５に与えられていたが、本実施例に於い
てはアドレスバスセレクタ３を介してキャラクタコード
＆キャラクタジェネレータメモリ10に与えられるところ
が異なっている。以下に動作の説明をする。
とキャラクタジェネレータメモリ５とを同一メモリとし
たキャラクタコード＆キャラクタジェネレータメモリで
ある。また従来はラッチ回路９の出力はキャラクタジェ
ネレータメモリ５に与えられていたが、本実施例に於い
てはアドレスバスセレクタ３を介してキャラクタコード
＆キャラクタジェネレータメモリ10に与えられるところ
が異なっている。以下に動作の説明をする。
アドレスバスセレクト信号31が“Low"かつキャラクタ
コードセレクト信号34が“Low"の時、CRTCメモリアドレ
ス23をキャラクタコード＆キャラクタジェネレータメモ
リアドレス25として選択する。またアドレスバスセレク
ト信号31が“Low"かつキャラクタコードセレクト信号34
が“High"の時キャラクタジェネレータメモリアドレス2
7と、CRTCラスタアドレス24をキャラクタコード＆キャ
ラクタジェネレータメモリアドレス25として選択する。
コードセレクト信号34が“Low"の時、CRTCメモリアドレ
ス23をキャラクタコード＆キャラクタジェネレータメモ
リアドレス25として選択する。またアドレスバスセレク
ト信号31が“Low"かつキャラクタコードセレクト信号34
が“High"の時キャラクタジェネレータメモリアドレス2
7と、CRTCラスタアドレス24をキャラクタコード＆キャ
ラクタジェネレータメモリアドレス25として選択する。
CRTCメモリアドレス23をキャラクタコード＆キャラク
タジェネレータメモリアドレス25として選択すると、キ
ャラクタコードメモリ＆キャラクタジェネレータメモリ
10からキャラクタコードメモリ内のキャラクタコードが
読み出され、キャラクタコード＆パラレル表示データバ
ス30で有効となる。キャラクタコードラッチ信号32は、
ラッチ回路９にキャラクタコードをラッチし、キャラク
タジェネレータメモリアドレス27となる。キャラクタコ
ードラッチタイミングに同期して、キャラクタコードセ
レクト信号34が“High"となり、キャラクタジェネレー
タメモリアドレス27とCRTCラスタアドレス24をキャラク
タコード＆キャラクタジェネレータメモリアドレス25と
して選択する。その結果、キャラクタコード＆キャラク
タジェネレータメモリ10から、キャラクタジェネレータ
メモリ内のキャラクタフォントが読み出され、キャラク
タコード＆パラレル表示データ30となる。
タジェネレータメモリアドレス25として選択すると、キ
ャラクタコードメモリ＆キャラクタジェネレータメモリ
10からキャラクタコードメモリ内のキャラクタコードが
読み出され、キャラクタコード＆パラレル表示データバ
ス30で有効となる。キャラクタコードラッチ信号32は、
ラッチ回路９にキャラクタコードをラッチし、キャラク
タジェネレータメモリアドレス27となる。キャラクタコ
ードラッチタイミングに同期して、キャラクタコードセ
レクト信号34が“High"となり、キャラクタジェネレー
タメモリアドレス27とCRTCラスタアドレス24をキャラク
タコード＆キャラクタジェネレータメモリアドレス25と
して選択する。その結果、キャラクタコード＆キャラク
タジェネレータメモリ10から、キャラクタジェネレータ
メモリ内のキャラクタフォントが読み出され、キャラク
タコード＆パラレル表示データ30となる。
パラレル表示データは、従来例と同様にシリアル表示
データ29に変換されてCRT8へ送られる。
データ29に変換されてCRT8へ送られる。
第３図は、本発明の実施例において漢字表示を可能と
した例である。
した例である。
キャラクタコード＆キャラクタジェネレータメモリ10
から漢字コードが読み出された場合、漢字フォントジェ
ネレータメモリ11より表示漢字フォントが読み出され
る。漢字を表示するべきタイミングに、キャラクタフォ
ントセレクト信号35の制御により、キャラクタフォント
セレクタは、漢字フォントを選択する。漢字フォント
は、前記実施例と同様にシリアル表示データ29に変換さ
れる。
から漢字コードが読み出された場合、漢字フォントジェ
ネレータメモリ11より表示漢字フォントが読み出され
る。漢字を表示するべきタイミングに、キャラクタフォ
ントセレクト信号35の制御により、キャラクタフォント
セレクタは、漢字フォントを選択する。漢字フォント
は、前記実施例と同様にシリアル表示データ29に変換さ
れる。
第４図にキャラクタコード＆キャラクタジェネレータ
メモリ10のメモリ割付けの例を示す。
メモリ10のメモリ割付けの例を示す。
一例として文字フォントを横８×縦８ドットとし、25
6種とすると2048バイト（256×８）のメモリが必要にな
る。またCRT8上の表示文字数を横40字×縦25行とすれば
1000字であり、１文字を１バイトで表わせば1000バイト
必要である。キャラクタコード＆キャラクタジェネレー
タメモリ10に、例えば日立製のHM6116というスタティッ
クRAMを使用したとすると、このメモリの容量は2048バ
イトなので、前半の1024バイトすなわち0000H〜03FFHを
キャラクタコード領域41に、後半の0400H〜04FFHの256
バイトをキャラクタジェネレータ領域42に、残りの0500
H〜07FFHを拡張領域43に割当てると良い。
6種とすると2048バイト（256×８）のメモリが必要にな
る。またCRT8上の表示文字数を横40字×縦25行とすれば
1000字であり、１文字を１バイトで表わせば1000バイト
必要である。キャラクタコード＆キャラクタジェネレー
タメモリ10に、例えば日立製のHM6116というスタティッ
クRAMを使用したとすると、このメモリの容量は2048バ
イトなので、前半の1024バイトすなわち0000H〜03FFHを
キャラクタコード領域41に、後半の0400H〜04FFHの256
バイトをキャラクタジェネレータ領域42に、残りの0500
H〜07FFHを拡張領域43に割当てると良い。
尚、システムに応じてメモリ容量やメモリ割付けを適
宜変更しても良い。或いはキャラクタコード＆キャラク
タジェネレータメモリ10にダイナミック型のRAMを用い
ても良い。
宜変更しても良い。或いはキャラクタコード＆キャラク
タジェネレータメモリ10にダイナミック型のRAMを用い
ても良い。
以上は文字フォントが一般的な英数字、カナ程度の場
合であるが、これら文字とメモリ容量の必要な漢字との
混在表示をする場合でも、本発明は適用できる。
合であるが、これら文字とメモリ容量の必要な漢字との
混在表示をする場合でも、本発明は適用できる。
本発明によれば、キャラクタジェネレータメモリアド
レス27をキャラクタコード＆キャラクタジェネレータメ
モリ10に記憶するキャラクタジェネレータをアクセスす
るアドレスとして与えることにより、従来例で必要とし
たキャラクタコードメモリ４とキャラクタジェネレータ
メモリ５を、キャラクタコード＆キャラクタジェネレー
タメモリ10に、一体化し置換えることが可能となり、表
示メモリの数を減らす効果がある。
レス27をキャラクタコード＆キャラクタジェネレータメ
モリ10に記憶するキャラクタジェネレータをアクセスす
るアドレスとして与えることにより、従来例で必要とし
たキャラクタコードメモリ４とキャラクタジェネレータ
メモリ５を、キャラクタコード＆キャラクタジェネレー
タメモリ10に、一体化し置換えることが可能となり、表
示メモリの数を減らす効果がある。
本発明によれば、表示手段の表示画面に表示する文字
コードおよび文字パターンを記憶したメモリの数を低減
してシステム全体をコンパクトにし、しかもメモリへの
アクセスタイムの高速化をはかって表示手段の表示画面
に文字パターンの高速表示を可能にした表示制御装置を
実現することができる効果を奏する。
コードおよび文字パターンを記憶したメモリの数を低減
してシステム全体をコンパクトにし、しかもメモリへの
アクセスタイムの高速化をはかって表示手段の表示画面
に文字パターンの高速表示を可能にした表示制御装置を
実現することができる効果を奏する。
第１図は、本発明の一実施例を示すブロック図、第２図
は、本発明の一実施例の制御タイミングを示すタイミン
グチャート、第３図は、本発明の実施例に漢字キャラク
タジェネレータメモリが追加された場合の実施例を示す
ブロック図、第４図は、キャラクタコード＆キャラクタ
ジェネレータメモリのメモリ割付の例を示す説明図、第
５図は、従来の表示制御回路を示すブロック図、第６図
は、従来の表示制御回路の制御タイミングを示すタイミ
ングチャートである。 １……MPU、２……CRTC ３……アドレスバスセレクター ４……キャラクタコードメモリ ５……キャラクタジェネレータメモリ ６……パラレル／シリアルデータ変換器 ７……表示タイミングジェネレータ ８……CRT、９……ラッチ回路 10……キャラクタコード＆キャラクタジェネレータメモ
リ 21……MPUアドレスバス 22……MPUデータバス 23……CRTCメモリアドレス 24……CRTCラスタアドレス 25……キャラクタコードメモリアドレス 26……キャラクタコードバス 27……キャラクタジェネレータメモリアドレスバス 28……パラレル表示データバス 29……シリアル表示データ 30……キャラクタコード＆パラレル表示データバス 31……アドレスバスセレクト信号 32……キャラクタコードラッチ信号 33……表示データパラレル／シリアル変換信号 34……キャラクタコードセレクト信号 11……漢字フォントジェネレータメモリ 12……キャラクタフォントセレクター 35……キャラクタフォントセレクト信号
は、本発明の一実施例の制御タイミングを示すタイミン
グチャート、第３図は、本発明の実施例に漢字キャラク
タジェネレータメモリが追加された場合の実施例を示す
ブロック図、第４図は、キャラクタコード＆キャラクタ
ジェネレータメモリのメモリ割付の例を示す説明図、第
５図は、従来の表示制御回路を示すブロック図、第６図
は、従来の表示制御回路の制御タイミングを示すタイミ
ングチャートである。 １……MPU、２……CRTC ３……アドレスバスセレクター ４……キャラクタコードメモリ ５……キャラクタジェネレータメモリ ６……パラレル／シリアルデータ変換器 ７……表示タイミングジェネレータ ８……CRT、９……ラッチ回路 10……キャラクタコード＆キャラクタジェネレータメモ
リ 21……MPUアドレスバス 22……MPUデータバス 23……CRTCメモリアドレス 24……CRTCラスタアドレス 25……キャラクタコードメモリアドレス 26……キャラクタコードバス 27……キャラクタジェネレータメモリアドレスバス 28……パラレル表示データバス 29……シリアル表示データ 30……キャラクタコード＆パラレル表示データバス 31……アドレスバスセレクト信号 32……キャラクタコードラッチ信号 33……表示データパラレル／シリアル変換信号 34……キャラクタコードセレクト信号 11……漢字フォントジェネレータメモリ 12……キャラクタフォントセレクター 35……キャラクタフォントセレクト信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−49988（ＪＰ，Ａ) 特開 昭60−67986（ＪＰ，Ａ) 特開 昭54−88733（ＪＰ，Ａ) 特開 昭59−151371（ＪＰ，Ａ)
Claims (2)
- 【請求項１】陰極線管（以下CRTという）（８）に文字
を表示するための表示制御装置において、 前記CRT（８）に表示される文字の文字コードが記憶さ
れたキャラクタコードメモリと、キャラクタコードメモ
リから読み出された文字コードにより選択される文字フ
ォントが記憶されたキャラクタジェネレータメモリとを
同一のメモリ素子で構成したキャラクタコード兼キャラ
クタジェネレータメモリ（10）と、 前記CRT（８）に表示される文字を変更する場合はその
文字コードにアクセスするためのアドレスをアドレスバ
ス（21）に出力するMPU（１）と、 前記CRT（８）に文字を表示する場合はその文字コード
を選択するメモリアドレス（23）および前記キャラクタ
ジェネレータメモリにおける文字フォント選択の際に縦
方向にスキャンするためのラスタアドレス（24）を出力
する陰極線管コントローラ（以下CRTCという）（２）
と、 アドレスバス選択信号（31）、文字コード選択信号（3
4）および文字コードラッチ信号（32）を発生する表示
タイミング発生手段（７）と、 前記表示タイミング発生手段（７）からの文字コードラ
ッチ信号（32）に基づいて前記キャラクタコード兼キャ
ラクタジェネレータメモリ（10）から出力される文字コ
ードをラッチするラッチ手段（９）と、 前記表示タイミング発生手段（７）からのアドレスバス
選択信号（31）に基づいて前記MPU（１）から出力され
るアドレスと前記CRTC（２）から出力されるメモリアド
レス（23）とを切り換えて選択するとともに、前記表示
タイミング発生手段（７）からの文字コード選択信号
（34）に基づいて前記ラッチ手段（９）にラッチされた
文字コード及び前記CRTC（２）からのラスタアドレス
（24）を選択するアドレスバス選択手段（３）とを備
え、 １文字表示サイクルのほぼ前半において前記アドレスバ
ス選択手段（３）で切り換えて出力される前記メモリア
ドレス（23）に基づいて前記キャラクタコード兼キャラ
クタジェネレータメモリ（10）からのキャラクタコード
メモリ内の文字コードを出力し前記ラッチ手段（９）に
ラッチさせてキャラクタジェネレータメモリアドレス
（27）とした後、１文字表示サイクルのほぼ後半におい
てアドレスバス選択手段（３）で選択された前記キャラ
クタジェネレータメモリアドレス（27）および前記ラス
タアドレス（24）に従って前記キャラクタコード兼キャ
ラクタジェネレータメモリ（10）からキャラクタジェネ
レータメモリ内の文字フォントが読み出されパラレル表
示データ（30）として出力され、 該パラレル表示データ（30）に基づいて前記CRT（８）
に表示させるように構成したことを特徴とする表示制御
装置。 - 【請求項２】CRT（８）に文字を表示するための表示制
御装置において、 前記CRT（８）に表示される文字の文字コードあるいは
漢字コードが記憶されたキャラクタコードメモリと、キ
ャラクタコードメモリから読み出された文字コードによ
り選択される文字フォントが記憶されたキャラクタジェ
ネレータメモリとを同一のメモリ素子で構成したキャラ
クタコード兼キャラクタジェネレータメモリ（10）と、 前記CRT（８）に表示される文字を変更する場合はその
文字コードあるいは漢字コードにアクセスするためのア
ドレスをアドレスバス（21）に出力するMPU（１）と、 前記CRT（８）に文字を表示する場合はその文字コード
あるいは漢字コードを選択するメモリアドレス（23）お
よび前記キャラクタジェネレータメモリにおける文字フ
ォント選択の際に縦方向にスキャンするためのラスタア
ドレス（24）を出力するCRTC（２）と、 アドレスバス選択信号（31）、文字コード選択信号（3
4）、文字コードラッチ信号（32）、および文字フォン
ト選択信号（35）を発生する表示タイミング発生手段
（７）と、 前記表示タイミング発生手段（７）からの文字コードラ
ッチ信号（32）に基づいて前記キャラクタコード兼キャ
ラクタジェネレータメモリ（10）から出力される文字コ
ードをラッチするラッチ手段（９）と、 前記表示タイミング発生手段（７）からのアドレスバス
選択信号（31）に基づいて前記MPU（１）から出力され
るアドレスと前記CRTC（２）から出力されるメモリアド
レス（23）とを切り換えて選択するとともに、前記表示
タイミング発生手段（７）からの文字コード選択信号
（34）に基づいて前記ラッチ手段（９）にラッチされた
文字コード及び前記CRTC（２）からのラスタアドレス
（24）を選択するアドレスバス選択手段（３）とを備
え、 １文字表示サイクルのほぼ前半において前記アドレスバ
ス選択手段（３）で切り換えて出力される前記メモリア
ドレス（23）に基づいて前記キャラクタコード兼キャラ
クタジェネレータメモリ（10）からキャラクタコードメ
モリ内の文字コードあるいは漢字コードを出力し前記ラ
ッチ手段（９）にラッチさせてキャラクタジェネレータ
メモリアドレス（27）とした後、１文字表示サイクルの
ほぼ後半においてアドレスバス選択手段（３）で選択さ
れた前記キャラクタジェネレータメモリアドレス（27）
および前記ラスタアドレス（24）に従って前記キャラク
タコード兼キャラクタジェネレータメモリ（10）からキ
ャラクタジェネレータ内の漢字フォント以外の文字フォ
ントが読み出されパラレル表示データ（30）として出力
され、 前記１文字表示サイクルのほぼ前半において前記キャラ
クタコード兼キャラクタジェネレータメモリ（10）から
出力された前記文字コードあるいは漢字コードに基づい
て、前記１文字表示サイクルのほぼ後半において文字フ
ォント以外の漢字フォントをパラレル表示データとして
出力する漢字フォントジェネレータメモリ（11）と、 当該漢字フォントジェネレータメモリ（11）からの出力
及び前記キャラクタコード兼キャラクタジェネレータメ
モリ（10）からの出力が入力され、漢字を表示すべきタ
イミングでは前記表示タイミング発生手段（７）からの
文字フォント選択信号（35）に基づいて前記漢字フォン
トジェネレータメモリ（11）から出力される漢字フォン
トのパラレル表示データを選択して出力し、漢字以外の
文字を表示すべきタイミングでは前記表示タイミング発
生手段（７）からの文字フォント選択信号（35）に基づ
いて前記キャラクタコード兼キャラクタジェネレータメ
モリ（10）から出力される漢字フォント以外の文字フォ
ントのパラレル表示データを選択して出力する文字フォ
ント選択手段（12）とを備え、 当該文字フォント選択手段（12）から出力された漢字フ
ォントのパラレル表示データ及び漢字フォント以外の文
字フォントのパラレル表示データに基づいて前記CRT
（８）に表示させるように構成したことを特徴とする表
示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169820A JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169820A JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6231886A JPS6231886A (ja) | 1987-02-10 |
| JPH081550B2 true JPH081550B2 (ja) | 1996-01-10 |
Family
ID=15893503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60169820A Expired - Lifetime JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081550B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488733A (en) * | 1977-12-26 | 1979-07-14 | Casio Comput Co Ltd | Data display system |
| JPS5749988A (en) * | 1980-09-10 | 1982-03-24 | Oki Electric Ind Co Ltd | Display control system |
| JPS59151371A (ja) * | 1983-02-03 | 1984-08-29 | Toshiba Corp | 半導体メモリ素子 |
| JPS6067986A (ja) * | 1983-09-22 | 1985-04-18 | 富士フアコム制御株式会社 | 表示装置への表示デ−タ書き込み方法 |
-
1985
- 1985-08-02 JP JP60169820A patent/JPH081550B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6231886A (ja) | 1987-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4486856A (en) | Cache memory and control circuit | |
| JPS6261277B2 (ja) | ||
| EP0043889B1 (en) | Device for generating multiple height proportioned characters | |
| EP0658858B1 (en) | Graphics computer | |
| US4556879A (en) | Video display apparatus | |
| EP0215984A1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| JPH04338797A (ja) | フォントメモリアクセス方式 | |
| JPH0141993B2 (ja) | ||
| JPS59160174A (ja) | グラフイツクデイスプレイ装置 | |
| JPS638488B2 (ja) | ||
| US4281393A (en) | Programmable computer terminal system | |
| JPS6236312B2 (ja) | ||
| JPS6231886A (ja) | 表示制御装置 | |
| JP2623541B2 (ja) | 画像処理装置 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPH0850573A (ja) | マイクロコンピュータ | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| JPH0146072B2 (ja) | ||
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS59178483A (ja) | フオント発生方式 | |
| JPS62205421A (ja) | 文字表示制御方式 | |
| JPS63271288A (ja) | ウインドウ表示装置 | |
| JPS5937510B2 (ja) | ドツトパタ−ン発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |