JPS6231886A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS6231886A JPS6231886A JP60169820A JP16982085A JPS6231886A JP S6231886 A JPS6231886 A JP S6231886A JP 60169820 A JP60169820 A JP 60169820A JP 16982085 A JP16982085 A JP 16982085A JP S6231886 A JPS6231886 A JP S6231886A
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- character code
- address
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、表示制御装置に係）、特に低価格化、コンパ
クト化に好適な表示制御回路に関する。
クト化に好適な表示制御回路に関する。
従来のキャラクタ表示制御装置の構成図を第５図に示し
、従来装置の制御タイミングを第６図に示す。
、従来装置の制御タイミングを第６図に示す。
第５図において１はＭＰＵ、２１はＭＰＵアドレスバス
、２２はＭＰＵｆ−タバス、２は表示制御のためのＣＲ
ＴＣ（陰極線管コントローラ）である。ＣＲＴＣ２は文
字を順次表示するためのＣＲＴＣメモリアドレスｎと、
後述するキャラクタジェネレータメモリ５において文字
パターンを縦方向にスキャンするためのＣＲＴＣラスタ
アドレス８を出力する。アドレスバスセレクタ６はキャ
ラクタコードメモリ４に入力されるキャラクタコードメ
モリアドレス四をＭＰＵアドレスバス２１かＣＲＴＣメ
モリアドレスｎかに切換えるものである。すなわち表示
内容の変更等でＭＰＵ １がキャラクタコードメモリ４
をアクセスするときはＭＰＵアドレスバス２１側に。
、２２はＭＰＵｆ−タバス、２は表示制御のためのＣＲ
ＴＣ（陰極線管コントローラ）である。ＣＲＴＣ２は文
字を順次表示するためのＣＲＴＣメモリアドレスｎと、
後述するキャラクタジェネレータメモリ５において文字
パターンを縦方向にスキャンするためのＣＲＴＣラスタ
アドレス８を出力する。アドレスバスセレクタ６はキャ
ラクタコードメモリ４に入力されるキャラクタコードメ
モリアドレス四をＭＰＵアドレスバス２１かＣＲＴＣメ
モリアドレスｎかに切換えるものである。すなわち表示
内容の変更等でＭＰＵ １がキャラクタコードメモリ４
をアクセスするときはＭＰＵアドレスバス２１側に。
それ以外の通常表示を行なうときはＣＲＴＣメモリアド
レス２３側に切換わる。キャラクタジェネレータメモリ
５には各種文字の文字パターンが格納されている。６は
パラレル／シリアルデータ変換器でありシリアル表示デ
ータ２９を作成する。７は各種タイミング信号を作成す
る表示タイミングジェネレータである。
レス２３側に切換わる。キャラクタジェネレータメモリ
５には各種文字の文字パターンが格納されている。６は
パラレル／シリアルデータ変換器でありシリアル表示デ
ータ２９を作成する。７は各種タイミング信号を作成す
る表示タイミングジェネレータである。
以下第５図、第６図を参照してこの動作について説明す
る。
る。
従来のキャラクタ表示制御装置では、ＣＲＴＣメモリア
ドレス２３が、キャラクタコードメモリ４に記憶するキ
ャラクタコードを選択する。
ドレス２３が、キャラクタコードメモリ４に記憶するキ
ャラクタコードを選択する。
選択されたキャラクタコードは１表示キャラクタコード
となる。
となる。
ＣＲＴＣ）ｉモリアドレス２３ ハ、アドレスバスセレ
クト信号３１が”Ｌ６ｗ′の時キャラクタコードメモリ
アドレスで有効となる。キャラクタコードメモリ４から
表示キャラクタコードを読み出すとラッチ回路９にラッ
チされ、キャラクタジェネレータメモリアドレス２７と
なる。
クト信号３１が”Ｌ６ｗ′の時キャラクタコードメモリ
アドレスで有効となる。キャラクタコードメモリ４から
表示キャラクタコードを読み出すとラッチ回路９にラッ
チされ、キャラクタジェネレータメモリアドレス２７と
なる。
キャラクタジェネレータメモリアドレス２７とＣＲＴＣ
ラスクアドレススが選択するキャラクタフォントは、パ
ラレル表示データ四トする。
ラスクアドレススが選択するキャラクタフォントは、パ
ラレル表示データ四トする。
パラレル表示データ四は、表示データパラレル／シリア
ル変換制御信号３３の制御によりシリアル表示データ２
９となる。シリアル表示データ２９は、ＣＲＴ ８に送
られ、文字表示を行う。
ル変換制御信号３３の制御によりシリアル表示データ２
９となる。シリアル表示データ２９は、ＣＲＴ ８に送
られ、文字表示を行う。
キャラクタコードメモリ４は、表示すべき文字のキャラ
クタコードを記憶するメモリであり、キャラクタコード
メモリ４から読み出したキャラクタコードが、キャラク
タジェネレータメモリ５のアドレスとなる構成から、キ
ャラクタコードメモリとキャラクタジェネレータメモリ
を同一メモリ素子で構成することは不可能であった。
クタコードを記憶するメモリであり、キャラクタコード
メモリ４から読み出したキャラクタコードが、キャラク
タジェネレータメモリ５のアドレスとなる構成から、キ
ャラクタコードメモリとキャラクタジェネレータメモリ
を同一メモリ素子で構成することは不可能であった。
本発明の目的は、キャラクタ表示のための表示制御装置
の部品を減らすこと、換言すればそのことを可能にした
表示制御装置を提供することにある。
の部品を減らすこと、換言すればそのことを可能にした
表示制御装置を提供することにある。
近年、ランダムアクセスメモリは、記憶容量の増加と、
アクセスタイムの高速化が行われておシ、また今後も現
在の傾向を維持することが予想できる。
アクセスタイムの高速化が行われておシ、また今後も現
在の傾向を維持することが予想できる。
表示制御装置にアクセスタイムの速いメモリを使用する
と１文字表示に必要とする時間内に表示メモリを２回ア
クセスすることが可能となる。
と１文字表示に必要とする時間内に表示メモリを２回ア
クセスすることが可能となる。
キャラクタコードとキャラクタジェネレータを同一パッ
ケージのメモリ素子内に記憶し、１文字表示すイクルの
前半でキャラクタコードをアクセスし、表示すイクルの
後半でキャラクタコードからキャラクタジェネレータア
ドレス信号を作υ、キャラクタフォントを読み出すよう
にした。
ケージのメモリ素子内に記憶し、１文字表示すイクルの
前半でキャラクタコードをアクセスし、表示すイクルの
後半でキャラクタコードからキャラクタジェネレータア
ドレス信号を作υ、キャラクタフォントを読み出すよう
にした。
以下、本発明の一実施例を第１図に示す。また本実施例
の制御タイミングを第２図に示す。
の制御タイミングを第２図に示す。
第１図において１０は従来のキャラクタコードメモリ４
とキャラクタジェネレータメモリ５とを同一メモリとし
たキャラクタコード＆キャラクタジェネレ−４メモリで
ある。また従来はラッチ回路９の出力はキャラクタジェ
ネレータメモリ５に与えられていたが、本実施例に於い
てはアドレスバスセレクタ３を介してキャラクタコード
＆キャラクタジェネシ／−タメモリ１０に与えられると
ころが異なっている。以下に動作の説明をする。
とキャラクタジェネレータメモリ５とを同一メモリとし
たキャラクタコード＆キャラクタジェネレ−４メモリで
ある。また従来はラッチ回路９の出力はキャラクタジェ
ネレータメモリ５に与えられていたが、本実施例に於い
てはアドレスバスセレクタ３を介してキャラクタコード
＆キャラクタジェネシ／−タメモリ１０に与えられると
ころが異なっている。以下に動作の説明をする。
アドレスバスセレクト信号３１がＬｏｗ″かつキャラク
タコードセレクト信号ＵがＬｏｗ”の時、ＣＲＴＣメモ
リアドレス２３をキャラクタコード及キャラクタジェネ
レータメモリアドレス２５として選択する。またアドレ
スバスセレクト信号３１がＬｏｗ”かつキャラクタコー
ドセレクト信号具が”Ｈｉｇｈ” の時キャラクタジェ
ネレータメモリアドレス２７と、ＣＲＴＣラスタアドレ
ススをキャラクタコード＆キャラクタジェネレータメモ
リアドレス部として選択する。
タコードセレクト信号ＵがＬｏｗ”の時、ＣＲＴＣメモ
リアドレス２３をキャラクタコード及キャラクタジェネ
レータメモリアドレス２５として選択する。またアドレ
スバスセレクト信号３１がＬｏｗ”かつキャラクタコー
ドセレクト信号具が”Ｈｉｇｈ” の時キャラクタジェ
ネレータメモリアドレス２７と、ＣＲＴＣラスタアドレ
ススをキャラクタコード＆キャラクタジェネレータメモ
リアドレス部として選択する。
ＣＲＴＣメモリアドレス２３をキャラクタコード及キャ
ラクタジェネレータメモリアドレス四として選択すると
、キャラクタコードメモリ＆キャラクタジェネレータメ
モリ１０からキャラクタコードメモリ内のキャラクタコ
ードが読み出され、キャラクタコード及パラレル表示デ
ータバス３０で有効となる。キャラクタコードラッチ信
号３２は、ラッチ回路９にキャラクタコードをラッチし
、キャラクタジェネレータメモリアドレス２７となる。
ラクタジェネレータメモリアドレス四として選択すると
、キャラクタコードメモリ＆キャラクタジェネレータメ
モリ１０からキャラクタコードメモリ内のキャラクタコ
ードが読み出され、キャラクタコード及パラレル表示デ
ータバス３０で有効となる。キャラクタコードラッチ信
号３２は、ラッチ回路９にキャラクタコードをラッチし
、キャラクタジェネレータメモリアドレス２７となる。
キャラクタコードラッチタイミングに同期して、キャラ
クタコードセレクト信号３４が”ＨすｘＮ となシ、
キャラクタジェネレータメモリアドレス２７とＣＲＴＣ
ラスタアドレス８をキャラクタコード＆キャラクタジェ
ネレータメモリアドレス２５として選択する。その結果
、キャラクタコード表キャラクタジェネレータメモリ１
０から、キャラクタジェネレータメモリ内のキャラクタ
フォントが読み出され、キャラクタコード＆パラレル表
示データ３０となる。
クタコードセレクト信号３４が”ＨすｘＮ となシ、
キャラクタジェネレータメモリアドレス２７とＣＲＴＣ
ラスタアドレス８をキャラクタコード＆キャラクタジェ
ネレータメモリアドレス２５として選択する。その結果
、キャラクタコード表キャラクタジェネレータメモリ１
０から、キャラクタジェネレータメモリ内のキャラクタ
フォントが読み出され、キャラクタコード＆パラレル表
示データ３０となる。
パラレル表示データは、従来例と同様にシリアル表示デ
ータ２９に変換されてＣＲＴ ８へ送られる。
ータ２９に変換されてＣＲＴ ８へ送られる。
第３図は１本発明の実施例において漢字表示を可能とし
た例である。
た例である。
キャラクタコード表キャラクタジェネレータメモリー０
から漢字コードが読み出された場合、漢字フォントジェ
ネレータメモリー】より表示漢字フォントが読み出され
る。漢字を表示するべきタイミングに、キャラクタフォ
ントセレクト信号３５の制御によシ、キャラクタフォン
トセレクタは、漢字フォントを選択する。漢字フォント
は、前記実施例と同様にシリアル表示データ２９に変換
される。
から漢字コードが読み出された場合、漢字フォントジェ
ネレータメモリー】より表示漢字フォントが読み出され
る。漢字を表示するべきタイミングに、キャラクタフォ
ントセレクト信号３５の制御によシ、キャラクタフォン
トセレクタは、漢字フォントを選択する。漢字フォント
は、前記実施例と同様にシリアル表示データ２９に変換
される。
第４図にキャラクタコード澄キャラクタジェネレータメ
モリｌＯのメモリ割付けの例を示す。
モリｌＯのメモリ割付けの例を示す。
−例として文字７オントを横８Ｘ＊８ドツトとし、２５
６ｍとすると２５６バイトのメモリが必要になる。また
ＣＲＴ ａ上の表示文字数を横４０字×縦２５行とすれ
ば１０００字であシ、１文字を１バイトで表わせば１０
００バイト必要である◎キャラクタコード＆キャラクタ
ジェネレータメモリ１０に、例えば日立製のＨＭ６１１
６というスタティックＲＡＭを使用したとすると、この
メモリの容量は２０４８バイトｉので、前半の１０２４
バイトすなわちｏｏｏｏＨ〜０３ＦＦＨをキャラクタコ
ード領域４１に、後半の０４００Ｈ〜Ｑ４１ＦＨの２５
６バイトをキャラクタジェネレータ領域４２に、残シの
ｏｓｏｏｈ〜０７ＦＦＨを拡張領域４３に割当てると良
い。
６ｍとすると２５６バイトのメモリが必要になる。また
ＣＲＴ ａ上の表示文字数を横４０字×縦２５行とすれ
ば１０００字であシ、１文字を１バイトで表わせば１０
００バイト必要である◎キャラクタコード＆キャラクタ
ジェネレータメモリ１０に、例えば日立製のＨＭ６１１
６というスタティックＲＡＭを使用したとすると、この
メモリの容量は２０４８バイトｉので、前半の１０２４
バイトすなわちｏｏｏｏＨ〜０３ＦＦＨをキャラクタコ
ード領域４１に、後半の０４００Ｈ〜Ｑ４１ＦＨの２５
６バイトをキャラクタジェネレータ領域４２に、残シの
ｏｓｏｏｈ〜０７ＦＦＨを拡張領域４３に割当てると良
い。
尚、システムに応じてメモリ容量やメモリ割付けを適宜
変更しても良い。或いはキャラクタコード表キャラクタ
ジェネレータメモリ１０にダイナミック型のＲＡＭを用
いても良い。
変更しても良い。或いはキャラクタコード表キャラクタ
ジェネレータメモリ１０にダイナミック型のＲＡＭを用
いても良い。
以上は文字フォントが一般的な英数字、カナ程度の場合
であるが、これら文字とメモリ容量の必要な漢字との混
圧表示をする場合でも、本発明は適用できる。
であるが、これら文字とメモリ容量の必要な漢字との混
圧表示をする場合でも、本発明は適用できる。
本発明によれば、キャラクタジェネレータメモリアドレ
スｎをキャラクタコード表キャラクタジェネレータメモ
リ１０に記憶するキャラクタジェネレータをアクセスす
るアドレスとして与えることによシ、従来例で必要とし
たキャラクタコードメモリ４とキャラクタジェネレータ
メモリ５を、キャラクタコード表キャラクタジェネレー
タメモリｌＯに、一体化し置換えることが可能となシ、
表示メモリの数を減らす効果がある。
スｎをキャラクタコード表キャラクタジェネレータメモ
リ１０に記憶するキャラクタジェネレータをアクセスす
るアドレスとして与えることによシ、従来例で必要とし
たキャラクタコードメモリ４とキャラクタジェネレータ
メモリ５を、キャラクタコード表キャラクタジェネレー
タメモリｌＯに、一体化し置換えることが可能となシ、
表示メモリの数を減らす効果がある。
本発明によれば、表示制御装置のメモリ数を減らすこと
が可能となった結果１表示制御装置を構成する部品を減
らし、かつシステム全体をコンパクトに構成することが
可能となシ、システムの低価格化を実現できる。
が可能となった結果１表示制御装置を構成する部品を減
らし、かつシステム全体をコンパクトに構成することが
可能となシ、システムの低価格化を実現できる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、本発明の一実施例の制御タイミングを示すタイミン
グチャート、第３図は１本発明の実施例に漢字キャラク
タジェネレータメモリが追加された楊合の実施例を示す
ブロック図、第４図は、キャラクタコード表キャラクタ
ジェネレータメモリのメモリ割付の例を示す説明図、第
５図は、従来の表示制御回路を示すブロック図、第６図
は、従来の表示制御回路の制御タイミングを示すタイミ
ングチャートである。 １・・・ＭＰＵ ２・・・ＣＲＴＣ５・・
・アドレスバスセレクター ４・・・キャラクタコードメモリ ５・・・キャラクタジェネレータメモリ６・・・パラレ
ル／シリアルデータ変換器７・・・表示タイミングジェ
ネレータ ８・・ＣＲＴ ？・・・ラッチ回路１０・
・キャラクタコード表キャラクタジェネレータメモリ ２１・・・ｈｒ ｐ ｖアドレスバス ２２、・、ＭＰＵデータバス ２３・・・ＣＲＴＣメモリアドレス ２４・・・ＣＲＴＣラスタアドレス 葛・・・キャラクタコードメモリアドレス２６・・・キ
ャラクタコードバス 訂・・・キャラクタジェネレータメモリアドレスバス 詔・・・ハラレル表示テータバス ２９・・・シリアル表示データ ３０・・・キャラクタコード＆パラレル表示データバス
は、本発明の一実施例の制御タイミングを示すタイミン
グチャート、第３図は１本発明の実施例に漢字キャラク
タジェネレータメモリが追加された楊合の実施例を示す
ブロック図、第４図は、キャラクタコード表キャラクタ
ジェネレータメモリのメモリ割付の例を示す説明図、第
５図は、従来の表示制御回路を示すブロック図、第６図
は、従来の表示制御回路の制御タイミングを示すタイミ
ングチャートである。 １・・・ＭＰＵ ２・・・ＣＲＴＣ５・・
・アドレスバスセレクター ４・・・キャラクタコードメモリ ５・・・キャラクタジェネレータメモリ６・・・パラレ
ル／シリアルデータ変換器７・・・表示タイミングジェ
ネレータ ８・・ＣＲＴ ？・・・ラッチ回路１０・
・キャラクタコード表キャラクタジェネレータメモリ ２１・・・ｈｒ ｐ ｖアドレスバス ２２、・、ＭＰＵデータバス ２３・・・ＣＲＴＣメモリアドレス ２４・・・ＣＲＴＣラスタアドレス 葛・・・キャラクタコードメモリアドレス２６・・・キ
ャラクタコードバス 訂・・・キャラクタジェネレータメモリアドレスバス 詔・・・ハラレル表示テータバス ２９・・・シリアル表示データ ３０・・・キャラクタコード＆パラレル表示データバス
Claims (1)
- 表示アドレスを制御する陰極線管コントローラ（以降Ｃ
ＲＴＣと呼ぶ）と、ＣＲＴＣがアクセスする表示キャラ
クタコードを記憶するキャラクタコードメモリと、キャ
ラクタコードメモリから読み出されたキャラクタコード
にて選択するキャラクタフォントを記憶するキャラクタ
ジェネレータメモリ、及び上記キャラクタを表示する陰
極線管（以降ＣＲＴと呼ぶ。）とよりなる表示制御装置
において、前記キャラクタコードメモリとキャラクタジ
ェネレータメモリを同一のメモリ素子から成るキャラク
タコード兼キャラクタジェネレータメモリとして構成す
ると共に、ＣＲＴＣメモリアドレスとキャラクタジェネ
レータメモリアドレスをマルチプレクスしたアドレス信
号を構成し、前記キャラクタコード兼キャラクタジェネ
レータメモリのアドレスとすることを特徴とする表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169820A JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169820A JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6231886A true JPS6231886A (ja) | 1987-02-10 |
| JPH081550B2 JPH081550B2 (ja) | 1996-01-10 |
Family
ID=15893503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60169820A Expired - Lifetime JPH081550B2 (ja) | 1985-08-02 | 1985-08-02 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081550B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488733A (en) * | 1977-12-26 | 1979-07-14 | Casio Comput Co Ltd | Data display system |
| JPS5749988A (en) * | 1980-09-10 | 1982-03-24 | Oki Electric Ind Co Ltd | Display control system |
| JPS59151371A (ja) * | 1983-02-03 | 1984-08-29 | Toshiba Corp | 半導体メモリ素子 |
| JPS6067986A (ja) * | 1983-09-22 | 1985-04-18 | 富士フアコム制御株式会社 | 表示装置への表示デ−タ書き込み方法 |
-
1985
- 1985-08-02 JP JP60169820A patent/JPH081550B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488733A (en) * | 1977-12-26 | 1979-07-14 | Casio Comput Co Ltd | Data display system |
| JPS5749988A (en) * | 1980-09-10 | 1982-03-24 | Oki Electric Ind Co Ltd | Display control system |
| JPS59151371A (ja) * | 1983-02-03 | 1984-08-29 | Toshiba Corp | 半導体メモリ素子 |
| JPS6067986A (ja) * | 1983-09-22 | 1985-04-18 | 富士フアコム制御株式会社 | 表示装置への表示デ−タ書き込み方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH081550B2 (ja) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4544922A (en) | Smoothing circuit for display apparatus | |
| US3988728A (en) | Graphic display device | |
| US4563677A (en) | Digital character display | |
| US4617564A (en) | Graphic display system with display line scan based other than power of 2 refresh memory based on power of 2 | |
| US4556879A (en) | Video display apparatus | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| JPS638488B2 (ja) | ||
| JPS58159578A (ja) | 表示装置 | |
| JPS6231886A (ja) | 表示制御装置 | |
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| JPS62166392A (ja) | 複数パネル表示装置のアドレス回路 | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPH043874B2 (ja) | ||
| JPH0610393Y2 (ja) | キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路 | |
| JPS61212890A (ja) | Ｃｒｔデイスプレイ表示回路 | |
| JPH0469908B2 (ja) | ||
| JPS645310B2 (ja) | ||
| JPS6365153B2 (ja) | ||
| JPS60175082A (ja) | ブラウン管表示におけるフオント配置制御回路 | |
| JPS61193196A (ja) | Ｃｒｔ表示方式 | |
| JPH0827617B2 (ja) | 文字デ−タの拡大表示方式 | |
| JPS5917585A (ja) | キヤラクタ・ゼネレ−タの読出し方式 | |
| JPS5937510B2 (ja) | ドツトパタ−ン発生回路 | |
| JPH10105150A (ja) | キャラクタ記憶回路および表示制御装置 | |
| JPH09198027A (ja) | キャラクタディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |