JPH08162474A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH08162474A JPH08162474A JP6321486A JP32148694A JPH08162474A JP H08162474 A JPH08162474 A JP H08162474A JP 6321486 A JP6321486 A JP 6321486A JP 32148694 A JP32148694 A JP 32148694A JP H08162474 A JPH08162474 A JP H08162474A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- epitaxial layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 エミッタ面積を縮小できるＳＩＣＯＳ構造の
バイポーラトランジスタの製造方法を提供する。 【構成】 エピタキシャル層を凸形状とし、この凸形状
側壁部に外部ベース領域を形成し、凸形状頂面に真性ベ
ース領域とエミッタ領域とを形成する際、頂面の面積を
縮小するため、スペーサーとなるサイドウォールを形成
した後、エミッタ領域を形成するための拡散を行う。
バイポーラトランジスタの製造方法を提供する。 【構成】 エピタキシャル層を凸形状とし、この凸形状
側壁部に外部ベース領域を形成し、凸形状頂面に真性ベ
ース領域とエミッタ領域とを形成する際、頂面の面積を
縮小するため、スペーサーとなるサイドウォールを形成
した後、エミッタ領域を形成するための拡散を行う。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法、特に素子の側壁から電極を引き出したＳ
ＩＣＯＳ（sidewall base contact structure）構造の
バイポーラトランジスタの製造方法に関する。
タの製造方法、特に素子の側壁から電極を引き出したＳ
ＩＣＯＳ（sidewall base contact structure）構造の
バイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタの低消費電力
化、高速化を目的として、ＳＩＣＯＳ構造のバイポーラ
トランジスタが提案されている。以下、ＮＰＮバイポー
ラトランジスタを例に取り、従来のＳＩＣＯＳ構造のバ
イポーラトランジスタの製造方法を説明する。まず、Ｐ
型シリコン半導体基板１上にＮ型埋込層２を形成するた
めの不純物拡散を行い、その後シリコン半導体基板１上
にＮ型エピタキシャル層３を成長させる。Ｎ型エピタキ
シャル層３内に素子分離のためのＰ型分離層４と、コレ
クタ領域を形成するために先に形成したＮ型埋込層２に
接続するコレクタウォール５を形成する。Ｎ型エピタキ
シャル層３上に酸化膜以外の絶縁膜、例えば窒化膜６を
全面に形成し、その後、エミッタ、ベース形成予定領域
以外の窒化膜６をエッチング除去する。残った窒化膜６
をマスクにエピタキシャル層３をエッチングし、エミッ
タ、ベース形成予定領域のエピタキシャル層３を凸状に
残す。このとき、エッチングにより窒化膜の端部より内
側にエピタキシャル層が入り込むようにする。その後、
熱酸化により、露出するエピタキシャル層表面に酸化膜
７を形成し、さらに別のマスク膜例えば金属膜８を蒸着
する。このとき、窒化膜の下部の凸形状の側壁部分に
は、金属膜８で被覆されず酸化膜７が露出する部分が残
るようにする（図９）。
化、高速化を目的として、ＳＩＣＯＳ構造のバイポーラ
トランジスタが提案されている。以下、ＮＰＮバイポー
ラトランジスタを例に取り、従来のＳＩＣＯＳ構造のバ
イポーラトランジスタの製造方法を説明する。まず、Ｐ
型シリコン半導体基板１上にＮ型埋込層２を形成するた
めの不純物拡散を行い、その後シリコン半導体基板１上
にＮ型エピタキシャル層３を成長させる。Ｎ型エピタキ
シャル層３内に素子分離のためのＰ型分離層４と、コレ
クタ領域を形成するために先に形成したＮ型埋込層２に
接続するコレクタウォール５を形成する。Ｎ型エピタキ
シャル層３上に酸化膜以外の絶縁膜、例えば窒化膜６を
全面に形成し、その後、エミッタ、ベース形成予定領域
以外の窒化膜６をエッチング除去する。残った窒化膜６
をマスクにエピタキシャル層３をエッチングし、エミッ
タ、ベース形成予定領域のエピタキシャル層３を凸状に
残す。このとき、エッチングにより窒化膜の端部より内
側にエピタキシャル層が入り込むようにする。その後、
熱酸化により、露出するエピタキシャル層表面に酸化膜
７を形成し、さらに別のマスク膜例えば金属膜８を蒸着
する。このとき、窒化膜の下部の凸形状の側壁部分に
は、金属膜８で被覆されず酸化膜７が露出する部分が残
るようにする（図９）。
【０００３】金属膜８をマスクに、エピタキシャル層３
の凸形状の側壁部分に露出する酸化膜７をエッチング除
去し、凸形状側壁部のみエピタキシャル層３を露出させ
る。その後、金属膜８を除去し、全面にベース取り出し
電極となるポリシリコン膜９を形成する。ポリシリコン
膜９は、ドープドシリコン膜あるいはノンドープポリシ
リコン膜中にＰ型不純物を拡散して、形成することがで
きる。その後、パターニングし、層間絶縁膜となる酸化
膜１０を全面に形成する（図１０）。
の凸形状の側壁部分に露出する酸化膜７をエッチング除
去し、凸形状側壁部のみエピタキシャル層３を露出させ
る。その後、金属膜８を除去し、全面にベース取り出し
電極となるポリシリコン膜９を形成する。ポリシリコン
膜９は、ドープドシリコン膜あるいはノンドープポリシ
リコン膜中にＰ型不純物を拡散して、形成することがで
きる。その後、パターニングし、層間絶縁膜となる酸化
膜１０を全面に形成する（図１０）。
【０００４】エミッタ、ベース形成領域の凸形状の上面
のみ、酸化膜１０ポリシリコン膜９窒化膜６をエッチン
グ除去し、エピタキシャル層３を露出させる。露出した
エピタキシャル層３表面に、ベース領域１１を形成する
ため、Ｐ型不純物を拡散する（図１１）。次に熱酸化を
行い、露出しているポリシリコン膜９の端部を酸化す
る。この熱処理によって同時に、ポリシリコン膜９から
凸形状側壁部に、Ｐ型不純物が拡散し、先に形成したベ
ース領域１１と接続する外部ベース領域１２が形成され
る。
のみ、酸化膜１０ポリシリコン膜９窒化膜６をエッチン
グ除去し、エピタキシャル層３を露出させる。露出した
エピタキシャル層３表面に、ベース領域１１を形成する
ため、Ｐ型不純物を拡散する（図１１）。次に熱酸化を
行い、露出しているポリシリコン膜９の端部を酸化す
る。この熱処理によって同時に、ポリシリコン膜９から
凸形状側壁部に、Ｐ型不純物が拡散し、先に形成したベ
ース領域１１と接続する外部ベース領域１２が形成され
る。
【０００５】エミッタ１３を形成するため、ベース領域
１１中にＮ型不純物を拡散する（図１２）。その後、コ
レクタ領域、ベース領域のコンタクト穴（図示せず）を
開け、コレクタ電極１５とエミッタ電極１４を形成し、
ＳＩＣＯＳ構造のバイポーラトランジスタを得る（図１
３）。
１１中にＮ型不純物を拡散する（図１２）。その後、コ
レクタ領域、ベース領域のコンタクト穴（図示せず）を
開け、コレクタ電極１５とエミッタ電極１４を形成し、
ＳＩＣＯＳ構造のバイポーラトランジスタを得る（図１
３）。
【０００６】
【発明が解決しようとする課題】以上のように形成され
た従来のバイポーラトランジスタは、寄生容量が減少
し、高速動作が可能であるが、さらに高速化を図る場
合、エミッタ面積が窒化膜６の形成精度に依存し、ま
た、エミッタ領域の形成がセルフアラインでないため、
縮小化に限界があった。そのため、トランジスタの高速
化に限界があるという問題があった。
た従来のバイポーラトランジスタは、寄生容量が減少
し、高速動作が可能であるが、さらに高速化を図る場
合、エミッタ面積が窒化膜６の形成精度に依存し、ま
た、エミッタ領域の形成がセルフアラインでないため、
縮小化に限界があった。そのため、トランジスタの高速
化に限界があるという問題があった。
【０００７】
【課題を解決するための手段】本発明は上記問題を解決
するため、一導電型の半導体基板上に、コレクタ領域の
一部を構成する逆導電型の埋込層を形成し、該埋込層上
に逆導電型のエピタキシャル層を成長させ、素子分離を
行い、逆導電型のコレクタ領域、一導電型のベース領域
及び逆導電型のエミッタ領域を形成するバイポーラトラ
ンジスタの製造方法において、前記エピタキシャル層表
面に第１の絶縁膜を形成する工程と、該第１の絶縁膜を
エミッタ、ベース形成予定領域を除き除去する工程と、
該第１の絶縁膜をマスクに前記エピタキシャル層をエッ
チングし、凸形状を形成する工程と、全面に第２の絶縁
膜を形成し、該第２の絶縁膜で前記凸形状側壁部にサイ
ドウォールを形成する工程と、該サイドウォールをマス
クに前記エピタキシャル層表面に第３の絶縁膜を形成す
る工程と、前記第２の絶縁膜の一部を除去し、前記記凸
形状の側壁部のみ前記エピタキシャル層を露出させる工
程と、該露出したエピタキシャル層に接触するベース電
極金属を全面に形成する工程と、該ベース電極上に平坦
化膜を形成し、平坦化し、エッチバックして前記第１の
絶縁膜を露出させる工程と、前記ベース電極表面に第４
の絶縁膜を形成する工程と、前記凸形状側壁部に外部ベ
ース領域を形成する工程と、前記第１の絶縁膜を除去
し、全面に第５の絶縁膜を形成し、該第５の絶縁膜で前
記凸形状頂面の前記ベース電極及び前記第４の絶縁膜端
部にサイドウォールを形成する工程と、前記凸形状頂面
のエピタキシャル層表面に、前記外部ベース領域と接触
するベース領域を形成する工程と、該ベース領域上にエ
ミッタ領域を形成する工程と、前記埋込層に接触するコ
レクタ領域を形成する工程とを含むことを特徴とするも
のである。
するため、一導電型の半導体基板上に、コレクタ領域の
一部を構成する逆導電型の埋込層を形成し、該埋込層上
に逆導電型のエピタキシャル層を成長させ、素子分離を
行い、逆導電型のコレクタ領域、一導電型のベース領域
及び逆導電型のエミッタ領域を形成するバイポーラトラ
ンジスタの製造方法において、前記エピタキシャル層表
面に第１の絶縁膜を形成する工程と、該第１の絶縁膜を
エミッタ、ベース形成予定領域を除き除去する工程と、
該第１の絶縁膜をマスクに前記エピタキシャル層をエッ
チングし、凸形状を形成する工程と、全面に第２の絶縁
膜を形成し、該第２の絶縁膜で前記凸形状側壁部にサイ
ドウォールを形成する工程と、該サイドウォールをマス
クに前記エピタキシャル層表面に第３の絶縁膜を形成す
る工程と、前記第２の絶縁膜の一部を除去し、前記記凸
形状の側壁部のみ前記エピタキシャル層を露出させる工
程と、該露出したエピタキシャル層に接触するベース電
極金属を全面に形成する工程と、該ベース電極上に平坦
化膜を形成し、平坦化し、エッチバックして前記第１の
絶縁膜を露出させる工程と、前記ベース電極表面に第４
の絶縁膜を形成する工程と、前記凸形状側壁部に外部ベ
ース領域を形成する工程と、前記第１の絶縁膜を除去
し、全面に第５の絶縁膜を形成し、該第５の絶縁膜で前
記凸形状頂面の前記ベース電極及び前記第４の絶縁膜端
部にサイドウォールを形成する工程と、前記凸形状頂面
のエピタキシャル層表面に、前記外部ベース領域と接触
するベース領域を形成する工程と、該ベース領域上にエ
ミッタ領域を形成する工程と、前記埋込層に接触するコ
レクタ領域を形成する工程とを含むことを特徴とするも
のである。
【０００８】
【実施例】以下、本発明の一実施例を、ＮＰＮバイポー
ラトランジスタを例に取り、詳細に説明する。Ｐ型シリ
コン半導体基板１上にコレクタ領域の一部を構成するＮ
型埋込層２を形成するための不純物拡散を行い、その後
シリコン半導体基板１上にＮ型エピタキシャル層３を約
１ミクロン成長させる。素子分離を不純物拡散により行
う場合は、Ｎ型埋込層と同様に、Ｐ型埋込層を形成する
ことができる。Ｎ型埋込層を形成するため、熱拡散を行
う。その後、Ｎ型エピタキシャル層３上に酸化膜１６を
２００オングストロームと、その上に窒化膜１７を３０
００オングすトローム形成する。ここで、酸化膜１６は
必ずしも必要ではないが、シリコン半導体基板１と窒化
膜１７の熱膨張率の違い等を考慮して、薄く形成するこ
とが好ましい。エミッタ、ベース形成予定領域を除き、
窒化膜１７及び酸化膜１６をエッチング除去する。その
後、この窒化膜１７及び酸化膜１６をマスクに、Ｎ型エ
ピタキシャル層３を異方性エッチングし、高さ約５００
０オングストロームの凸形状を形成する。この凸形状の
高さは、後工程で形成する外部ベース領域の接触抵抗が
十分小さくなる面積となる高さとすれば良く、適宜設定
されるものである。またこの凸形状は、異方性エッチン
グで形成すると側壁がほぼ垂直の柱状となるが、等方性
エッチングを行い、側壁に傾斜を持たせた形状とするこ
とも可能である。その後、露出したエピタキシャル層３
表面に、酸化膜１８を２００オングストローム形成する
（図１）。
ラトランジスタを例に取り、詳細に説明する。Ｐ型シリ
コン半導体基板１上にコレクタ領域の一部を構成するＮ
型埋込層２を形成するための不純物拡散を行い、その後
シリコン半導体基板１上にＮ型エピタキシャル層３を約
１ミクロン成長させる。素子分離を不純物拡散により行
う場合は、Ｎ型埋込層と同様に、Ｐ型埋込層を形成する
ことができる。Ｎ型埋込層を形成するため、熱拡散を行
う。その後、Ｎ型エピタキシャル層３上に酸化膜１６を
２００オングストロームと、その上に窒化膜１７を３０
００オングすトローム形成する。ここで、酸化膜１６は
必ずしも必要ではないが、シリコン半導体基板１と窒化
膜１７の熱膨張率の違い等を考慮して、薄く形成するこ
とが好ましい。エミッタ、ベース形成予定領域を除き、
窒化膜１７及び酸化膜１６をエッチング除去する。その
後、この窒化膜１７及び酸化膜１６をマスクに、Ｎ型エ
ピタキシャル層３を異方性エッチングし、高さ約５００
０オングストロームの凸形状を形成する。この凸形状の
高さは、後工程で形成する外部ベース領域の接触抵抗が
十分小さくなる面積となる高さとすれば良く、適宜設定
されるものである。またこの凸形状は、異方性エッチン
グで形成すると側壁がほぼ垂直の柱状となるが、等方性
エッチングを行い、側壁に傾斜を持たせた形状とするこ
とも可能である。その後、露出したエピタキシャル層３
表面に、酸化膜１８を２００オングストローム形成する
（図１）。
【０００９】全面に窒化膜１９を３０００オングストロ
ーム形成し（図２）、素子分離のため、ＬＯＣＯＳ酸化
膜形成予定領域の窒化膜１９をエッチング除去する。リ
セス法でＬＯＣＯＳ酸化膜を形成する（図３）。図３に
おいて、２０はＬＯＣＯＳ酸化膜、２１はチャネルスト
ッパーである。ここで、先に形成した酸化膜１８は、Ｌ
ＯＣＯＳ酸化を行うマスクとして必要なものであり、他
の素子分離方法を採用する場合や、別の工程でＬＯＣＯ
Ｓ酸化膜を形成する場合は、酸化膜１８は必ずしも必要
ではない。素子分離方法は、酸化膜による他、不純物を
拡散する方法も可能である。
ーム形成し（図２）、素子分離のため、ＬＯＣＯＳ酸化
膜形成予定領域の窒化膜１９をエッチング除去する。リ
セス法でＬＯＣＯＳ酸化膜を形成する（図３）。図３に
おいて、２０はＬＯＣＯＳ酸化膜、２１はチャネルスト
ッパーである。ここで、先に形成した酸化膜１８は、Ｌ
ＯＣＯＳ酸化を行うマスクとして必要なものであり、他
の素子分離方法を採用する場合や、別の工程でＬＯＣＯ
Ｓ酸化膜を形成する場合は、酸化膜１８は必ずしも必要
ではない。素子分離方法は、酸化膜による他、不純物を
拡散する方法も可能である。
【００１０】窒化膜１９を異方性エッチングし、凸形状
側壁部分に窒化膜１９からなるサイドウォールを形成す
る。その後、熱酸化を行うことで、先に形成した酸化膜
１８のうち、窒化膜１９からなるサイドウォールにより
マスクされていない部分の酸化膜の厚さが厚くなる。次
に、コレクタ領域を構成するコレクタウォールを形成す
るため、コレクタウォール形成予定領域の酸化膜１８の
一部をホトレジストをマスクにエッチングし、このホト
レジストをマスクに、エピタキシャル層３中に、リンを
注入量１Ｅ１５／ｃｍ2、加速電圧３０ＫｅＶでイオン
注入する。ホトレジストを除去した後、１１５０℃で３
０分間熱拡散を行い、先に形成したＮ型埋込層２と接触
するコレクタウォール５を形成する（図４）。
側壁部分に窒化膜１９からなるサイドウォールを形成す
る。その後、熱酸化を行うことで、先に形成した酸化膜
１８のうち、窒化膜１９からなるサイドウォールにより
マスクされていない部分の酸化膜の厚さが厚くなる。次
に、コレクタ領域を構成するコレクタウォールを形成す
るため、コレクタウォール形成予定領域の酸化膜１８の
一部をホトレジストをマスクにエッチングし、このホト
レジストをマスクに、エピタキシャル層３中に、リンを
注入量１Ｅ１５／ｃｍ2、加速電圧３０ＫｅＶでイオン
注入する。ホトレジストを除去した後、１１５０℃で３
０分間熱拡散を行い、先に形成したＮ型埋込層２と接触
するコレクタウォール５を形成する（図４）。
【００１１】熱リン酸もしくは等方性エッチングによ
り、窒化膜１９をエッチングする。このとき、凸形状底
面近傍に、窒化膜１９が残るようにする。この窒化膜１
９を残すことによって、外部ベース領域を形成する不純
物は、凸形状側壁部のみから拡散することになり、不要
な外部ベースの形成を防止することができる。また、窒
化膜１７は十分厚いので残る。その後、露出した酸化膜
１８をエッチングし、凸形状側壁部のエピタキシャル層
３を露出させる。全面にノンドープポリシリコン２２を
ＣＶＤ法で形成し、直ちにＰ型不純物であるボロンを注
入量１Ｅ１４から１Ｅ１５／ｃｍ2、加速電圧２０Ｋｅ
Ｖで注入する。このとき、低抵抗化のため、ポリシリコ
ンをＴｉ等でシリサイド化しても、またはＷＳｉをポリ
シリコン上に形成しても良い。ただし、シリサイド化も
しくはシリサイドを表面に形成したときは、後工程でポ
リシリコン膜表面に酸化膜を形成するため、ポリシリコ
ン膜を更にＣＶＤ法で１０００オングストローム程度形
成する必要がある。また、ノンドープシリコン膜の代わ
りに、ドープドシリコン膜を使用することも可能であ
る。この場合は、ポリシリコン膜に不純物の注入は必要
ない。次に、平坦化膜としてホトレジスト２３をポリシ
リコン膜２２上に厚く塗布し、平坦化した後、ホトレジ
ストとポリシリコン膜のエッチング速度の等しい条件
で、エッチバックし（図５に示す点線部分まで異方性エ
ッチングを行い）、窒化膜１７上のポリシリコン膜２２
をエッチングし、窒化膜１７を露出させる（図５）。
り、窒化膜１９をエッチングする。このとき、凸形状底
面近傍に、窒化膜１９が残るようにする。この窒化膜１
９を残すことによって、外部ベース領域を形成する不純
物は、凸形状側壁部のみから拡散することになり、不要
な外部ベースの形成を防止することができる。また、窒
化膜１７は十分厚いので残る。その後、露出した酸化膜
１８をエッチングし、凸形状側壁部のエピタキシャル層
３を露出させる。全面にノンドープポリシリコン２２を
ＣＶＤ法で形成し、直ちにＰ型不純物であるボロンを注
入量１Ｅ１４から１Ｅ１５／ｃｍ2、加速電圧２０Ｋｅ
Ｖで注入する。このとき、低抵抗化のため、ポリシリコ
ンをＴｉ等でシリサイド化しても、またはＷＳｉをポリ
シリコン上に形成しても良い。ただし、シリサイド化も
しくはシリサイドを表面に形成したときは、後工程でポ
リシリコン膜表面に酸化膜を形成するため、ポリシリコ
ン膜を更にＣＶＤ法で１０００オングストローム程度形
成する必要がある。また、ノンドープシリコン膜の代わ
りに、ドープドシリコン膜を使用することも可能であ
る。この場合は、ポリシリコン膜に不純物の注入は必要
ない。次に、平坦化膜としてホトレジスト２３をポリシ
リコン膜２２上に厚く塗布し、平坦化した後、ホトレジ
ストとポリシリコン膜のエッチング速度の等しい条件
で、エッチバックし（図５に示す点線部分まで異方性エ
ッチングを行い）、窒化膜１７上のポリシリコン膜２２
をエッチングし、窒化膜１７を露出させる（図５）。
【００１２】ポリシリコン膜２２上に残るホトレジスト
２３を除去した後、コレクタ電極形成予定領域のポリシ
リコン膜２２をエッチングし、ポリシリコン膜２２表面
を酸化し、酸化膜２４を形成する。同時にこの熱酸化に
より、ポリシリコン膜２２中に含まれる不純物が凸形状
側壁のエピタキシャル層３内に拡散し、外部ベース領域
１２が形成される（図６）。
２３を除去した後、コレクタ電極形成予定領域のポリシ
リコン膜２２をエッチングし、ポリシリコン膜２２表面
を酸化し、酸化膜２４を形成する。同時にこの熱酸化に
より、ポリシリコン膜２２中に含まれる不純物が凸形状
側壁のエピタキシャル層３内に拡散し、外部ベース領域
１２が形成される（図６）。
【００１３】露出している窒化膜１７を熱リン酸でエッ
チングし、酸化膜１６を露出させる。次に全面にＣＶＤ
法で酸化膜２５を全面に形成し、異方性エッチングによ
り酸化膜２５をエッチングすることで、凸形状頂面のポ
リシリコン膜２２及び酸化膜２４の端面に酸化膜２５か
らなるサイドウォールを形成する（図７）。このサイド
ウォールの形成によって、エミッタ面積の縮小が図られ
る。このときコレクタ電極形成予定領域にも同様なサイ
ドウォールが形成されるが、本発明に必ずしも必要では
ないので、説明を省略する。凸形状頂面に形成されたサ
イドウォールの横方向の寸法は、先に形成した外部ベー
ス２２の横方向の拡散寸法と同じかわずかに広い寸法と
することが好ましい。しかし、必ずしもこれに限定され
るものではなく、後で形成するベース領域と先に形成し
ている外部ベース領域１２との接合を容易に行うことが
でき、かつエミッタ領域の面積を縮小することが可能と
なる寸法を適宜選択することができる。
チングし、酸化膜１６を露出させる。次に全面にＣＶＤ
法で酸化膜２５を全面に形成し、異方性エッチングによ
り酸化膜２５をエッチングすることで、凸形状頂面のポ
リシリコン膜２２及び酸化膜２４の端面に酸化膜２５か
らなるサイドウォールを形成する（図７）。このサイド
ウォールの形成によって、エミッタ面積の縮小が図られ
る。このときコレクタ電極形成予定領域にも同様なサイ
ドウォールが形成されるが、本発明に必ずしも必要では
ないので、説明を省略する。凸形状頂面に形成されたサ
イドウォールの横方向の寸法は、先に形成した外部ベー
ス２２の横方向の拡散寸法と同じかわずかに広い寸法と
することが好ましい。しかし、必ずしもこれに限定され
るものではなく、後で形成するベース領域と先に形成し
ている外部ベース領域１２との接合を容易に行うことが
でき、かつエミッタ領域の面積を縮小することが可能と
なる寸法を適宜選択することができる。
【００１４】酸化膜２５をマスクに、酸化膜１６をエッ
チング除去した後、エミッタ電極及びコレクタ電極とな
るポリシリコン膜を全面に形成し、ベース領域形成のた
め、ポリシリコン膜中にＰ型不純物であるボロンを注入
量３Ｅ１５／ｃｍ2、加速電圧５０ＫｅＶで注入する。
その後、ランプアニール法で１０２０℃、１５秒間熱処
理を行い、エピタキシャル層３中に不純物を拡散し、先
に形成した外部ベース領域と接続するベース領域１１を
形成する。ここで、酸化膜１６のエッチングは、酸化膜
２５を形成する前、窒化膜１７をエッチング除去した
後、除去することも可能である。次に、エミッタ領域を
形成するため、Ｎ型不純物である砒素を注入量１Ｅ１６
ｃｍ2、加速電圧８０ＫｅＶでイオン注入し、エミッタ
領域１３を形成する。ポリシリコン膜をパターニング
し、エミッタ電極１４及びコレクタ電極１５を形成する
（図８）。以下、通常のバイポーラトランジスタの製造
方法に従い、ＳＩＣＯＳ構造のバイポーラトランジスタ
を得る。
チング除去した後、エミッタ電極及びコレクタ電極とな
るポリシリコン膜を全面に形成し、ベース領域形成のた
め、ポリシリコン膜中にＰ型不純物であるボロンを注入
量３Ｅ１５／ｃｍ2、加速電圧５０ＫｅＶで注入する。
その後、ランプアニール法で１０２０℃、１５秒間熱処
理を行い、エピタキシャル層３中に不純物を拡散し、先
に形成した外部ベース領域と接続するベース領域１１を
形成する。ここで、酸化膜１６のエッチングは、酸化膜
２５を形成する前、窒化膜１７をエッチング除去した
後、除去することも可能である。次に、エミッタ領域を
形成するため、Ｎ型不純物である砒素を注入量１Ｅ１６
ｃｍ2、加速電圧８０ＫｅＶでイオン注入し、エミッタ
領域１３を形成する。ポリシリコン膜をパターニング
し、エミッタ電極１４及びコレクタ電極１５を形成する
（図８）。以下、通常のバイポーラトランジスタの製造
方法に従い、ＳＩＣＯＳ構造のバイポーラトランジスタ
を得る。
【００１５】
【発明の効果】以上説明したように本発明の製造方法に
よると、従来のＳＩＣＯＳ構造のバイポーラトランジス
タの利点である高速回路動作と高集積化に加えて、従来
のＳＩＣＯＳ構造に比べて、ベース、エミッタのセルフ
アラインが可能となり、サイドウォールの形成によっ
て、エミッタ面積の縮小が可能となった。そのため、さ
らに回路動作の高速化を図ることができた。また、外部
ベースを形成する際、窒化膜１９及び酸化膜１８の一部
が凸形状底部近傍に残るため、外部ベース領域が凸形状
側壁部分のみに形成され、外部ベース領域に帰因するベ
ース、コレクタ間容量を小さく抑えることができ、素子
特性の向上を図ることができるという効果がある。
よると、従来のＳＩＣＯＳ構造のバイポーラトランジス
タの利点である高速回路動作と高集積化に加えて、従来
のＳＩＣＯＳ構造に比べて、ベース、エミッタのセルフ
アラインが可能となり、サイドウォールの形成によっ
て、エミッタ面積の縮小が可能となった。そのため、さ
らに回路動作の高速化を図ることができた。また、外部
ベースを形成する際、窒化膜１９及び酸化膜１８の一部
が凸形状底部近傍に残るため、外部ベース領域が凸形状
側壁部分のみに形成され、外部ベース領域に帰因するベ
ース、コレクタ間容量を小さく抑えることができ、素子
特性の向上を図ることができるという効果がある。
【図１】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図２】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図３】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図４】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図５】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図６】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図７】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図８】本発明のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図９】従来のバイポーラトランジスタの製造方法を説
明する説明図である。
明する説明図である。
【図１０】従来のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図１１】従来のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図１２】従来のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
【図１３】従来のバイポーラトランジスタの製造方法を
説明する説明図である。
説明する説明図である。
１ シリコン半導体基板 ２ 埋込層 ３ エピタキシャル層 ４ 分離層 ５ コレクタウォール ６ 窒化膜 ７ 酸化膜 ８ 金属膜 ９ ポリシリコン膜 １０ 酸化膜 １１ ベース領域 １２ 外部ベース領域 １３ エミッタ領域 １４ エミッタ電極 １５ コレクタ電極 １６ 酸化膜 １７ 窒化膜 １８ 酸化膜 １９ 窒化膜 ２０ ＬＯＣＯＳ酸化膜 ２１ チャネルストッパー ２２ ポリシリコン膜 ２３ ホトレジスト ２４ 酸化膜 ２５ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/761
Claims (1)
- 【請求項１】 一導電型の半導体基板上に、コレクタ領
域の一部を構成する逆導電型の埋込層を形成し、該埋込
層上に逆導電型のエピタキシャル層を成長させ、素子分
離を行い、逆導電型のコレクタ領域、一導電型のベース
領域及び逆導電型のエミッタ領域を形成するバイポーラ
トランジスタの製造方法において、 前記エピタキシャル層表面に第１の絶縁膜を形成する工
程と、 該第１の絶縁膜をエミッタ、ベース形成予定領域を除き
除去する工程と、 該第１の絶縁膜をマスクに前記エピタキシャル層をエッ
チングし、凸形状を形成する工程と、 全面に第２の絶縁膜を形成し、該第２の絶縁膜で前記凸
形状側壁部にサイドウォールを形成する工程と、 該サイドウォールをマスクに前記エピタキシャル層表面
に第３の絶縁膜を形成する工程と、 前記第２の絶縁膜の一部を除去し、前記凸形状の側壁部
のみ前記エピタキシャル層を露出させる工程と、 該露出したエピタキシャル層に接触するベース電極金属
を全面に形成する工程と、 該ベース電極金属上に平坦化膜を形成し、平坦化し、エ
ッチバックして前記第１の絶縁膜を露出させる工程と、 前記ベース電極表面に第４の絶縁膜を形成する工程と、 前記凸形状側壁部に外部ベース領域を形成する工程と、 前記第１の絶縁膜を除去し、全面に第５の絶縁膜を形成
し、該第５の絶縁膜で前記凸形状頂面の前記ベース電極
及び前記第４の絶縁膜端部にサイドウォールを形成する
工程と、 前記凸形状頂面のエピタキシャル層表面に、前記外部ベ
ース領域と接触するベース領域を形成する工程と、 該ベース領域上にエミッタ領域を形成する工程と、 前記埋込層に接続するコレクタ領域を形成する工程とを
含むことを特徴とするバイポーラトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6321486A JPH08162474A (ja) | 1994-11-30 | 1994-11-30 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6321486A JPH08162474A (ja) | 1994-11-30 | 1994-11-30 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162474A true JPH08162474A (ja) | 1996-06-21 |
Family
ID=18133105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6321486A Pending JPH08162474A (ja) | 1994-11-30 | 1994-11-30 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162474A (ja) |
-
1994
- 1994-11-30 JP JP6321486A patent/JPH08162474A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JP3283458B2 (ja) | 半導体装置の製造方法 | |
| JPH0581051B2 (ja) | ||
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH10189765A (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH04277617A (ja) | 半導体装置の製造方法 | |
| JPS63284854A (ja) | 半導体装置とその製造方法 | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH09266255A (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP3408299B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| JP3507750B2 (ja) | 半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2500597B2 (ja) | 半導体装置の製造方法 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| JPH07153939A (ja) | 半導体素子およびその製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS63308963A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |