JPH08163374A - 画信号符号化装置 - Google Patents
画信号符号化装置Info
- Publication number
- JPH08163374A JPH08163374A JP29655894A JP29655894A JPH08163374A JP H08163374 A JPH08163374 A JP H08163374A JP 29655894 A JP29655894 A JP 29655894A JP 29655894 A JP29655894 A JP 29655894A JP H08163374 A JPH08163374 A JP H08163374A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- signal data
- data
- image
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 52
- 238000007906 compression Methods 0.000 abstract description 5
- 230000006835 compression Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【目的】 符号化しようとする画信号の１行の画素数に
関係なく高い圧縮符号化率を得ること。 【構成】 外部装置からの画信号データを蓄積する画像
メモリ３と、当該画像メモリ３から画信号データを読み
出して固定長単位で符号化回路に出力する画信号セレク
タ７と、当該画信号データを固定長毎に圧縮する符号化
回路８とを備えている。しかも、画信号セレクタ７は、
画信号データの主走査方向にｍドットを１ブロックとし
副走査方向にｎ個のブロックを連結する手段を備えた。
関係なく高い圧縮符号化率を得ること。 【構成】 外部装置からの画信号データを蓄積する画像
メモリ３と、当該画像メモリ３から画信号データを読み
出して固定長単位で符号化回路に出力する画信号セレク
タ７と、当該画信号データを固定長毎に圧縮する符号化
回路８とを備えている。しかも、画信号セレクタ７は、
画信号データの主走査方向にｍドットを１ブロックとし
副走査方向にｎ個のブロックを連結する手段を備えた。
Description
【０００１】
【産業上の利用分野】本発明は、画信号符号化装置に係
り、とくに画像データの圧縮に好適な画信号符号化装置
に関する。
り、とくに画像データの圧縮に好適な画信号符号化装置
に関する。
【０００２】
【従来の技術】従来の画信号符号化装置は、画信号の１
ラインの画素数をあらかじめ決められている固定長（ブ
ロック）毎に符号化を行っており、また１ラインの画素
数が固定長に満たない場合には、特開昭５６−１５４８
７４号公報にて開示されているように、固定レベルの画
素を付加して固定長にし符号化処理を行っている。
ラインの画素数をあらかじめ決められている固定長（ブ
ロック）毎に符号化を行っており、また１ラインの画素
数が固定長に満たない場合には、特開昭５６−１５４８
７４号公報にて開示されているように、固定レベルの画
素を付加して固定長にし符号化処理を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、符号化する画信号の１ラインの画素数
があらかじめ定められた固定長に満たないときには、固
定レベルの画素を付加して固定長としているために、符
号化しようとする画信号の１ラインの画素数が固定長よ
りも少ない場合や、固定長の整数倍でない場合には必ず
画素の付加が必要となり、データ圧縮の効果が得られな
いという不都合があった。
来例においては、符号化する画信号の１ラインの画素数
があらかじめ定められた固定長に満たないときには、固
定レベルの画素を付加して固定長としているために、符
号化しようとする画信号の１ラインの画素数が固定長よ
りも少ない場合や、固定長の整数倍でない場合には必ず
画素の付加が必要となり、データ圧縮の効果が得られな
いという不都合があった。
【０００４】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに符号化しようとする画信号の１
行の画素数に関係なく高い圧縮符号化率を得ることがで
きる画信号符号化装置を提供することにある。
不都合を改善し、とくに符号化しようとする画信号の１
行の画素数に関係なく高い圧縮符号化率を得ることがで
きる画信号符号化装置を提供することにある。
【０００５】
【課題を解決するための手段】そこで、本発明では、外
部装置からの画信号データを蓄積する画像メモリと、当
該画像メモリから画信号データを読み出して固定長単位
で符号化回路に出力する画信号セレクタと、当該画信号
データを固定長毎に圧縮する符号化回路とを備え、画信
号セレクタが、画信号データの主走査方向にｍドットを
１ブロックとし副走査方向にｎ個のブロックを連結する
手段を備えた、等の構成を採っている。これによって前
述した目的を達成しようとするものである。
部装置からの画信号データを蓄積する画像メモリと、当
該画像メモリから画信号データを読み出して固定長単位
で符号化回路に出力する画信号セレクタと、当該画信号
データを固定長毎に圧縮する符号化回路とを備え、画信
号セレクタが、画信号データの主走査方向にｍドットを
１ブロックとし副走査方向にｎ個のブロックを連結する
手段を備えた、等の構成を採っている。これによって前
述した目的を達成しようとするものである。
【０００６】
【作用】外部装置からの画信号データは、まず画像メモ
リに蓄積される。次いで、画信号セレクタは、当該画像
メモリから画信号データを読み出して固定長単位で符号
化回路に出力する。このとき、画信号セレクタは、ま
ず、画信号データの主走査方向にｍドットを１ブロック
として画信号データをブロック化し、次に、副走査方向
に連続するｎ個のブロックを連結する。符号化回路は、
この連結された画信号データを固定長として圧縮する。
このとき、固定長に満たない場合にはダミーデータを付
加するが、画信号データを変換しないときよりも符号化
のブロック数が少ないため、付加するダミーデータの数
は減少する。
リに蓄積される。次いで、画信号セレクタは、当該画像
メモリから画信号データを読み出して固定長単位で符号
化回路に出力する。このとき、画信号セレクタは、ま
ず、画信号データの主走査方向にｍドットを１ブロック
として画信号データをブロック化し、次に、副走査方向
に連続するｎ個のブロックを連結する。符号化回路は、
この連結された画信号データを固定長として圧縮する。
このとき、固定長に満たない場合にはダミーデータを付
加するが、画信号データを変換しないときよりも符号化
のブロック数が少ないため、付加するダミーデータの数
は減少する。
【０００７】
【発明の実施例】以下、本発明の一実施例を図面を参照
して説明する。図１は本実施例による画信号符号化装置
の構成を示すブロック図である。画信号符号化装置は、
外部装置からの画信号データを蓄積する画像メモリ３
と、当該画像メモリ３から画信号データを読み出して固
定長単位で符号化回路に出力する画信号セレクタ７と、
当該画信号データを固定長毎に圧縮する符号化回路８と
を備えている。しかも、画信号セレクタ７は、画信号デ
ータの主走査方向にｍドットを１ブロックとし副走査方
向にｎ個のブロックを連結する手段を備えている。
して説明する。図１は本実施例による画信号符号化装置
の構成を示すブロック図である。画信号符号化装置は、
外部装置からの画信号データを蓄積する画像メモリ３
と、当該画像メモリ３から画信号データを読み出して固
定長単位で符号化回路に出力する画信号セレクタ７と、
当該画信号データを固定長毎に圧縮する符号化回路８と
を備えている。しかも、画信号セレクタ７は、画信号デ
ータの主走査方向にｍドットを１ブロックとし副走査方
向にｎ個のブロックを連結する手段を備えている。
【０００８】図２（ａ）は画信号データを画像メモリ３
に展開した概念を示す説明図である。画信号データは、
主走査方向にｍドットを単位にブロック化される。ここ
では、主走査方向に１行を８ブロックに分離している。
このブロック化の単位ｍは、符号化回路８の固定長に応
じて決定される。図２（ｂ）は画信号セレクタ７により
連結された固定長データの一例を示す図である。画信号
セレクタ７は、図示するように副走査方向に連続するｎ
個のブロックＡ１，Ｂ１，Ｃ１，Ｄ１を連結する。これ
により、主走査方向及び副走査方向を考慮した圧縮を行
うことができる。しかも、ドット数ｍ（バイト数）及び
副走査方向に連続させる数ｎを設定することで、符号化
回路８に求められる固定長に合わせることができる。
に展開した概念を示す説明図である。画信号データは、
主走査方向にｍドットを単位にブロック化される。ここ
では、主走査方向に１行を８ブロックに分離している。
このブロック化の単位ｍは、符号化回路８の固定長に応
じて決定される。図２（ｂ）は画信号セレクタ７により
連結された固定長データの一例を示す図である。画信号
セレクタ７は、図示するように副走査方向に連続するｎ
個のブロックＡ１，Ｂ１，Ｃ１，Ｄ１を連結する。これ
により、主走査方向及び副走査方向を考慮した圧縮を行
うことができる。しかも、ドット数ｍ（バイト数）及び
副走査方向に連続させる数ｎを設定することで、符号化
回路８に求められる固定長に合わせることができる。
【０００９】図３は複数の画像メモリを利用して画信号
のブロック化及び当該ブロックの連結を行う場合の構成
を示すブロック図である。図３の実施例は、外部装置か
らの画信号データを一時的に蓄積するバッファメモリ１
と、当該画信号データの主走査方向ｍドットを１ブロッ
クとして出力する第１の画信号セレクタ２と、この第１
の画信号セレクタ２からのブロック毎の画信号データを
当該画信号データの副走査方向ｎ行毎にそれぞれ記憶す
るｎ個の画像メモリ３，４，５，６と、当該ブロック化
された画信号データをｎ個の画像メモリから順番に読み
出すことで画信号データの副走査方向にｎ個のブロック
を連結して出力する第２の画信号セレクタ７と、ｍドッ
トである１ブロックをｎ個連結した固定長の画信号デー
タを圧縮する符号化回路８とを備えている。
のブロック化及び当該ブロックの連結を行う場合の構成
を示すブロック図である。図３の実施例は、外部装置か
らの画信号データを一時的に蓄積するバッファメモリ１
と、当該画信号データの主走査方向ｍドットを１ブロッ
クとして出力する第１の画信号セレクタ２と、この第１
の画信号セレクタ２からのブロック毎の画信号データを
当該画信号データの副走査方向ｎ行毎にそれぞれ記憶す
るｎ個の画像メモリ３，４，５，６と、当該ブロック化
された画信号データをｎ個の画像メモリから順番に読み
出すことで画信号データの副走査方向にｎ個のブロック
を連結して出力する第２の画信号セレクタ７と、ｍドッ
トである１ブロックをｎ個連結した固定長の画信号デー
タを圧縮する符号化回路８とを備えている。
【００１０】ここで、バッファメモリ１は、外部装置か
らの画信号データの入力速度と第１の画信号セレクタ２
から各画信号メモリ３、４、５、６へのデータ送出速度
のタイミングをとる役割をもつ。
らの画信号データの入力速度と第１の画信号セレクタ２
から各画信号メモリ３、４、５、６へのデータ送出速度
のタイミングをとる役割をもつ。
【００１１】次に、本実施例の動作について説明する。
【００１２】（１）．外部装置から画信号データが入力
されると、バッファメモリ１に蓄積される。
されると、バッファメモリ１に蓄積される。
【００１３】（２）．第１の画信号セレクタ２は、バッ
ファメモリ１に蓄積された画信号データを逐次読み出し
てｍドットのブロックに分割しながら画像メモリ３，
４，５，６に出力する。ここでは、ｎ＝４とし、４個の
画像メモリを備えているため、副走査方向の１行目を第
１の画信号メモリ３へ、２行目を第２の画信号メモリ４
へ、３行目を第３の画信号メモリ５へ、４行目を第４の
画信号メモリ６に格納する。５行目は第１の画信号メモ
リに蓄積される。
ファメモリ１に蓄積された画信号データを逐次読み出し
てｍドットのブロックに分割しながら画像メモリ３，
４，５，６に出力する。ここでは、ｎ＝４とし、４個の
画像メモリを備えているため、副走査方向の１行目を第
１の画信号メモリ３へ、２行目を第２の画信号メモリ４
へ、３行目を第３の画信号メモリ５へ、４行目を第４の
画信号メモリ６に格納する。５行目は第１の画信号メモ
リに蓄積される。
【００１４】（３）．バッファメモリ１に蓄積されたデ
ータが全て各画信号メモリ３、４、５、６に書き込まれ
たら、第２の画信号セレクタ７は、各画信号メモリ３、
４、５、６から、１ブロックずつ読み出して連結し、符
号化回路８に出力する。 すなわち、図４に示されるよ
うに、画信号データａの第１ブロックと、画信号データ
ｂの第１ブロックと、画信号データｃの第１ブロック
と、画信号データｄの第１ブロックとを連結し符号化回
路８に出力する。
ータが全て各画信号メモリ３、４、５、６に書き込まれ
たら、第２の画信号セレクタ７は、各画信号メモリ３、
４、５、６から、１ブロックずつ読み出して連結し、符
号化回路８に出力する。 すなわち、図４に示されるよ
うに、画信号データａの第１ブロックと、画信号データ
ｂの第１ブロックと、画信号データｃの第１ブロック
と、画信号データｄの第１ブロックとを連結し符号化回
路８に出力する。
【００１５】（４）．符号化回路８は、第１の画信号メ
モリ３から第４の画信号メモリ６までの１ライン目のデ
ータを受け取ったら、一括してあらかじめ決められた固
定長毎に符号化を行い、その符号化データをバッファメ
モリ１の所定領域に書き込む。
モリ３から第４の画信号メモリ６までの１ライン目のデ
ータを受け取ったら、一括してあらかじめ決められた固
定長毎に符号化を行い、その符号化データをバッファメ
モリ１の所定領域に書き込む。
【００１６】ここで、固定長に達しない場合には、白画
素のダミーデータを追加して固定長とし符号化を行な
う。
素のダミーデータを追加して固定長とし符号化を行な
う。
【００１７】（５）．符号化回路８は、同様にして２ラ
イン目、３ライン目と符号化を行って行き、各画信号メ
モリ３、４、５、６の画信号データの符号化がすべて完
了すると、バッファメモリ１に格納していた符号化デー
タを外部装置に出力する。
イン目、３ライン目と符号化を行って行き、各画信号メ
モリ３、４、５、６の画信号データの符号化がすべて完
了すると、バッファメモリ１に格納していた符号化デー
タを外部装置に出力する。
【００１８】本実施例では、画信号メモリの数が４個の
場合について説明したが、画信号メモリの数は、符号化
のための固定長の１ラインの画素数を入力する画信号の
最小画素数で割った整数値まで設定可能である。
場合について説明したが、画信号メモリの数は、符号化
のための固定長の１ラインの画素数を入力する画信号の
最小画素数で割った整数値まで設定可能である。
【００１９】さらに画信号メモリを複数個装備するので
はなく、１個の画信号メモリを複数の領域に分割すると
ともに、図４に示されるようにメモリへの展開方法を予
め決めておき、入力データを書き込む際にあらかじめ決
められた展開方法に従って書き込みアドレス指示するこ
とにより、１個の画信号メモリでも複数個の画信号メモ
リを装備した場合と同様の処理が可能である。
はなく、１個の画信号メモリを複数の領域に分割すると
ともに、図４に示されるようにメモリへの展開方法を予
め決めておき、入力データを書き込む際にあらかじめ決
められた展開方法に従って書き込みアドレス指示するこ
とにより、１個の画信号メモリでも複数個の画信号メモ
リを装備した場合と同様の処理が可能である。
【００２０】すなわち本発明は、複数のブロックの画信
号を一つの画信号として符号化しているため、特に主走
査方向のデータが少ない画信号を圧縮する場合には従来
に比べて圧縮効率が非常に高くなる。
号を一つの画信号として符号化しているため、特に主走
査方向のデータが少ない画信号を圧縮する場合には従来
に比べて圧縮効率が非常に高くなる。
【００２１】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、画信号セレクタが、画信号データ
の主走査方向にｍドットを１ブロックとして画信号デー
タをブロック化し、次に、副走査方向に連続するｎ個の
ブロックを連結するため、符号化回路は、この連結され
た画信号データを固定長として圧縮することができる。
このとき、固定長に満たない場合にはダミーデータを付
加するが、画信号データを変換しないときよりも符号化
のブロック数が少ないため、付加するダミーデータの数
は減少する。このように、主走査方向のデータが少ない
画信号の符号化処理においても付加するダミーデータの
数を少なくすることができ、これがため、符号化しよう
とする画信号の１ラインの画素数に関係なく高い圧縮符
号化率を実現することができるという従来にない優れた
画信号符号化装置を提供することができる。
ので、これによると、画信号セレクタが、画信号データ
の主走査方向にｍドットを１ブロックとして画信号デー
タをブロック化し、次に、副走査方向に連続するｎ個の
ブロックを連結するため、符号化回路は、この連結され
た画信号データを固定長として圧縮することができる。
このとき、固定長に満たない場合にはダミーデータを付
加するが、画信号データを変換しないときよりも符号化
のブロック数が少ないため、付加するダミーデータの数
は減少する。このように、主走査方向のデータが少ない
画信号の符号化処理においても付加するダミーデータの
数を少なくすることができ、これがため、符号化しよう
とする画信号の１ラインの画素数に関係なく高い圧縮符
号化率を実現することができるという従来にない優れた
画信号符号化装置を提供することができる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１に示した画像メモリの一例を示す説明図で
ある。
ある。
【図３】画像メモリを複数個備えた場合の構成を示すブ
ロック図である。
ロック図である。
【図４】図３に示した構成によるブロックの連結例を示
す説明図である。
す説明図である。
１ バッファメモリ ２ 第１の画信号セレクタ ３ 第１の画信号メモリ（画像メモリ） ４ 第２の画信号メモリ ５ 第３の画信号メモリ ６ 第４の画信号メモリ ７ 第２の画信号セレクタ（画信号セレクタ） ８ 符号化回路
Claims (3)
- 【請求項１】 外部装置からの画信号データを蓄積する
画像メモリと、当該画像メモリから画信号データを読み
出して固定長単位で符号化回路に出力する画信号セレク
タと、当該画信号データを固定長毎に圧縮する符号化回
路とを備えると共に、 前記画信号セレクタが、前記画信号データの主走査方向
にｍドットを１ブロックとし副走査方向にｎ個のブロッ
クを連結する手段を備えたことを特徴とする画信号符号
化装置。 - 【請求項２】 外部装置からの画信号データを一時的に
蓄積するバッファメモリと、当該画信号データの主走査
方向ｍドットを１ブロックとして出力する第１の画信号
セレクタと、この第１の画信号セレクタからのブロック
毎の画信号データを当該画信号データの副走査方向ｎ行
毎にそれぞれ記憶するｎ個の画像メモリと、当該ブロッ
ク化された画信号データを前記ｎ個の画像メモリから順
番に読み出すことで画信号データの副走査方向にｎ個の
ブロックを連結して出力する第２の画信号セレクタと、
前記ｍドットである１ブロックをｎ個連結した固定長の
画信号データを圧縮する符号化回路とを備えたことを特
徴とする画信号符号化装置。 - 【請求項３】 前記第２の画信号セレクタが、前記ｎ個
のブロックでは前記符号化回路での固定長に達しない場
合にはダミーデータを付加する手段を備えたことを特徴
とする請求項２記載の画信号符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29655894A JPH08163374A (ja) | 1994-11-30 | 1994-11-30 | 画信号符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29655894A JPH08163374A (ja) | 1994-11-30 | 1994-11-30 | 画信号符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08163374A true JPH08163374A (ja) | 1996-06-21 |
Family
ID=17835102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29655894A Pending JPH08163374A (ja) | 1994-11-30 | 1994-11-30 | 画信号符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08163374A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128417A (en) * | 1974-09-03 | 1976-03-10 | Nippon Telegraph & Telephone | Shogajohono densohoshiki |
| JPS56154874A (en) * | 1980-04-30 | 1981-11-30 | Nec Corp | Stretcher for picture signal |
| JPH01216674A (ja) * | 1988-02-24 | 1989-08-30 | Nec Corp | 画像信号の符号化方式とその装置 |
-
1994
- 1994-11-30 JP JP29655894A patent/JPH08163374A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128417A (en) * | 1974-09-03 | 1976-03-10 | Nippon Telegraph & Telephone | Shogajohono densohoshiki |
| JPS56154874A (en) * | 1980-04-30 | 1981-11-30 | Nec Corp | Stretcher for picture signal |
| JPH01216674A (ja) * | 1988-02-24 | 1989-08-30 | Nec Corp | 画像信号の符号化方式とその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1096188C (zh) | 多通路mpeg视频位流译码装置 | |
| US6269183B1 (en) | Image processing device and still image pickup device, and method for processing image | |
| JPH0562493A (ja) | ランダム・アクセス・メモリを用いたデイジタル・シフト・レジスタ | |
| JPH08251586A (ja) | ランレングス復号化装置 | |
| US6263111B1 (en) | Image data compression-expansion circuit | |
| EP0229379A2 (en) | Digital picture signal coding/decoding circuit | |
| US20060165299A1 (en) | Semiconductor memory apparatus | |
| JP2738136B2 (ja) | ブロック化装置 | |
| JP2578661B2 (ja) | 変換係数の差分符号化を用いるテレビジョン転送システム | |
| JPH08163374A (ja) | 画信号符号化装置 | |
| US6452968B2 (en) | Circuitry and apparatus for converting a decoded image with a macroblock/raster scan conversion capability | |
| JP2934425B1 (ja) | 画像データ圧縮装置および画像データ伸長装置 | |
| JP4293503B2 (ja) | 画像処理装置 | |
| JP3559419B2 (ja) | 画像圧縮データの伸張方法及び装置 | |
| KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
| EP0729277A2 (en) | Circuit for zero-run developing run/level sets and method for zero-run developing the same | |
| JP4006671B2 (ja) | 映像信号のマッピング方法 | |
| JPH11317962A (ja) | データ格納方法およびデータ転送回路 | |
| JP4714531B2 (ja) | ジグザグデータ発生回路 | |
| KR100238733B1 (ko) | 엠펙디코더의 데이타패킹기능을 가지는 스캔변환회로 및 그 변환방법 | |
| JPH06125465A (ja) | 画像圧縮回路並びに画像伸長回路 | |
| JPH05260451A (ja) | 画像符号化処理用ｌｓｉ | |
| JP3090640B2 (ja) | ハフマン符号化装置およびハフマン復号化装置 | |
| JP2758159B2 (ja) | 画像圧縮伸長装置 | |
| JP3352346B2 (ja) | 画像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |