JPH0816509A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリ空間がＣＰＵ及びＤＭＡＣのアドレス
空間に等しい複数の資源を備えていても資源間のＤＭＡ
転送を実行させる。 【構成】 ＤＭＡＣ１３として、ＤＭＡ転送に必要な情
報がＣＰＵ１５から設定されて独立に動作するＮ個の転
送制御ブロック１３ａ、１３ｂを有するものを適用し、
ＤＭＡ転送の転送元資源及び転送先資源の組合せに対し
て、いずれかの転送制御ブロックを固定的に割当てた。
また、ＤＭＡ転送の転送元資源及び転送先資源を選択し
て資源のリード動作及びライト動作を制御する資源選択
手段１４を設けた。いずれかの転送制御ブロックにＣＰ
ＵからＤＭＡ転送情報が設定されてその転送制御ブロッ
クがアクセス権を得たときに、資源選択手段に転送元及
び転送先となる資源を順次選択させてＤＭＡ転送を実行
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、資源（例えばメモリ）
間のデータ転送をＤＭＡ（ダイレクトメモリアクセス）
方式によっても可能な情報処理装置に関し、特に、その
ＤＭＡ転送方法に特徴を有するものである。

【０００２】

【従来の技術】中央処理装置（以下、ＣＰＵと呼ぶ）を
使用した情報処理装置においては、記憶装置（以下、メ
モリと呼ぶ）へのデータ格納が必須であり、あるメモリ
空間からあるメモリ空間へのブロック転送にはＣＰＵの
負荷を軽減させるためにＤＭＡ転送方式が採用されてい
る。

【０００３】なお、この明細書において、情報処理装置
とは、コンピュータやワードプロセッサ等だけではな
く、ＣＰＵを有する装置を広く指すものである。

【０００４】次に、一般的な従来のＤＭＡ転送制御を、
図２及び図３を参照して簡単に説明する。図２におい
て、ＣＰＵ１及びＤＭＡ制御装置（以下、ＤＭＡＣと呼
ぶ）２は、図３に示すように、メモリ３が有するメモリ
空間（例えば“０００００”〜“ＦＦＦＦＦ”（１６進
表記：Ｈ））と同一のアドレス空間を有し、ＣＰＵ１が
ＤＭＡＣ２に転送元アドレス、転送先アドレス、転送バ
イト数等のＤＭＡ転送に必要な情報を設定してＤＭＡＣ
２を起動すると、ＤＭＡＣ２が自律でメモリ３の転送元
アドレスエリアからデータを読出し、そのデータをメモ
リ３の転送先アドレスエリアに書込むことを転送バイト
数分だけ繰返し行ない、これによりデータのＤＭＡ転送
を実行している。

【０００５】

【発明が解決しようとする課題】ところで、ＣＰＵを使
用した情報処理装置の中には、扱うデータ量が次第に増
大し、メモリ空間の拡張が必要となるものもある。しか
も、このような拡張時において、現状のＣＰＵ及びＤＭ
ＡＣをそのまま継続して使用することを要求する装置が
ある。

【０００６】しかしながら、ＣＰＵやＤＭＡＣはそれぞ
れのアクセス可能範囲を拡張するためにはアーキテクチ
ャを大きく変更しなければならず、結局、別のＣＰＵ、
ＤＭＡＣを使用することになる。これでは、後者の要求
を満たすことはできない。

【０００７】そこで、メモリ空間を拡張した場合にも、
従来のＤＭＡＣをそのまま用いてＤＭＡ転送制御しよう
とすることも考えられるが、従来のＤＭＡＣがアドレス
バスのみによって転送元、転送先のメモリエリアを指定
したため、既存のメモリ空間と拡張されたメモリ空間間
のメモリ間転送の際にアドレスによって転送元及び転送
先を指定しても、既存のメモリ空間及び拡張されたメモ
リ空間は転送元、転送先の両者としてアドレスを取込み
動作し、すなわち、従来のＤＭＡＣは有効に転送先及び
転送元を指定することはできない。

【０００８】以上、拡張時を例に挙げて課題を説明し
た。しかし、拡張時以外でも同様な課題が問題となるこ
とがある。例えば、ＣＰＵを有する装置を当初より、Ｃ
ＰＵやＤＭＡＣのアドレス空間よりメモリ空間が大きい
メモリを持たせて構成しようとした場合には、同様な課
題がある。

【０００９】そのため、拡張による構成か当初からの構
成かは別にして、ＣＰＵやＤＭＡＣのアドレス空間より
メモリ空間が大きい場合でもＤＭＡ転送を実現できる情
報処理装置が望まれている。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、ＣＰＵ、メモリ空間を有する資
源に加えて、ＤＭＡＣを有する情報処理装置を、以下の
ようにした。

【００１１】すなわち、資源として、メモリ空間がＣＰ
Ｕ及びＤＭＡＣのアドレス空間に等しい複数個備えると
共に、ＤＭＡ転送の転送元資源及び転送先資源を選択し
て、資源のリード動作及びライト動作を制御する資源選
択手段を設けた。また、ＤＭＡＣとして、ＤＭＡ転送に
必要な情報がＣＰＵから設定されて独立に動作するＮ個
の転送制御ブロックを有するものを適用すると共に、資
源間のＤＭＡ転送及び又は同一資源でのＤＭＡ転送につ
いて、その転送元資源及び転送先資源の組合せに対し
て、ＤＭＡＣ内のいずれかの転送制御ブロックを固定的
に割当てた。そして、ＤＭＡＣが、内部のいずれかの転
送制御ブロックに、ＣＰＵからＤＭＡ転送に必要な情報
が設定されてその転送制御ブロックがアクセス権を得た
ときに、資源選択手段に、転送元及び転送先となる資源
を順次選択させてＤＭＡ転送を実行することとした。

【００１２】

【作用】本発明は、情報処理装置が、ＣＰＵ及びＤＭＡ
Ｃのアドレス空間に等しいメモリ空間を有する複数の資
源を備えた場合にはアドレスによってはＤＭＡ転送の転
送元資源及び転送先資源を特定できないことを考慮し、
資源選択手段を設けて、資源選択手段がアドレスに関係
なく転送元資源及び転送先資源を選択指定し、その資源
のリード動作及びライト動作を制御できるようにした。

【００１３】ここで、資源選択手段がアドレスに関係な
く転送元資源及び転送先資源を選択指定できるように、
ＤＭＡＣとして、ＤＭＡ転送に必要な情報がＣＰＵから
設定されて独立に動作するＮ個の転送制御ブロックを有
するものを適用すると共に、資源間のＤＭＡ転送及び又
は同一資源でのＤＭＡ転送について、その転送元資源及
び転送先資源の組合せに対して、ＤＭＡＣ内のいずれか
の転送制御ブロックを固定的に割当てた。すなわち、Ｄ
ＭＡＣが、内部のいずれかの転送制御ブロックに、ＣＰ
ＵからＤＭＡ転送に必要な情報が設定されてその転送制
御ブロックがアクセス権を得たときには、資源選択手段
は、アクセス権を得た転送制御ブロックの種類によって
ＤＭＡ転送の転送元及び転送先となる資源を特定し、選
択動作を行なう。

【００１４】

【実施例】以下、本発明による情報処理装置の一実施例
を図面を参照しながら詳述する。ここで、図１がこの実
施例の全体構成を示すものである。

【００１５】図１において、この実施例の情報処理装置
１０は、ＣＰＵ１５、２個のＢＡＮＫメモリ（両者を区
別するため、以下では適宜、一方をＢＡＮＫ０メモリ、
他方をＢＡＮＫ１メモリと呼ぶ）１１及び１２、ＤＭＡ
Ｃ１３及びメモリ選択部１４からなる。

【００１６】なお、メモリ空間の拡張によって１個が追
加されたために２個のＢＡＮＫ０メモリ１１及びＢＡＮ
Ｋ１メモリ１２を有するようになったものであっても良
く、当初より２個設けられているものであっても良い。

【００１７】ＣＰＵ１５及びＤＭＡＣ１３は、アドレス
バス１６、データバス１７、コントロールバス１８の全
てに接続されている。一方、ＢＡＮＫ０メモリ１１及び
ＢＡＮＫ１メモリ１２はそれぞれ、アドレスバス１６及
びデータバス１７には接続されているが、コントロール
バス１８には接続されておらず、メモリ選択部１４から
延出されている１対のコントロール信号線２０又は２１
に接続されている。メモリ選択部１４は、データバス１
７及びコントロールバス１８に接続されているが、アド
レスバス１６とは接続されていない。メモリ選択部１４
は、ＤＭＡＣ１３から延出されている複数本のコントロ
ール信号線１９と接続されており、後述するようなコン
トロール信号が与えられ、また、２対のコントロール信
号線２０及び２１を延出させてＢＡＮＫ０メモリ１１及
びＢＡＮＫ１メモリ１２に接続させており、ＢＡＮＫ０
メモリ１１及びＢＡＮＫ１メモリ１２に後述するような
コントロール信号を与えることができるようになされて
いる。

【００１８】これらの接続関係から明らかなように、Ｃ
ＰＵ１５及びＤＭＡＣ１３はアドレス空間を共有してお
り、そのアドレス空間は、例えば図４に示すように“０
００００”〜“ＦＦＦＦＦ”（１６進表記：Ｈ）であ
る。すなわち、ＣＰＵ１５及びＤＭＡＣ１３は、２０ビ
ット分のアドレス空間内のアドレスを指定してアクセス
するものである。一方、メモリ空間は、図４に示すよう
に、そのアドレス空間の２倍であり、メモリ空間の半分
がＢＡＮＫ０メモリ１１に係わり、他の半分がＢＡＮＫ
１メモリ１２に係わっている。すなわち、各ＢＡＮＫ０
メモリ１１、ＢＡＮＫ１メモリ１２はそれぞれ、２０ビ
ットのアドレス空間に等しいメモリ空間を持っており、
共通のアドレスバス１６から２０ビットのアドレスが入
力されるようになされている。

【００１９】なお、この実施例の場合、後述するように
ブロックデータのＤＭＡ転送を、ＢＡＮＫ０メモリ１１
及びＢＡＮＫ１メモリ１２間でのみ双方向に認めるよう
にしている。

【００２０】データバス１７は、ＣＰＵ１５、ＤＭＡＣ
１３、ＢＡＮＫ０メモリ１１及びＢＡＮＫ１メモリ１２
に共通のデータ幅（例えば８ビット）を有し、これら各
資源に同ビット数分接続されている。なお、データバス
１７の数ビット又は全ビットの信号線はメモリ選択部１
４に接続されており、ＣＰＵ１５がＢＡＮＫ０メモリ１
１又はＢＡＮＫ１メモリ１２をアクセスする際には、こ
れらデータ信号線を介してＣＰＵ１５から送出されたＢ
ＡＮＫ種類データをメモリ選択部１４に入力できるよう
にしている。

【００２１】この実施例において、ＣＰＵ１５は、ＢＡ
ＮＫ０メモリ１１又はＢＡＮＫ１メモリ１２をアクセス
する場合、アドレス空間が共通であるため、単にアドレ
スをアドレスバス１６にのせてもアクセスできないの
で、予めデータバス１７にＢＡＮＫ種類データをのせて
メモリ選択部１４に与え、メモリ選択部１４によって、
後述するようにアクセスさせるＢＡＮＫ０メモリ１１又
はＢＡＮＫ１メモリ１２を指定させるようにしている。
なお、ＣＰＵ１５は、ＢＡＮＫ０メモリ１１又はＢＡＮ
Ｋ１メモリ１２をアクセスする場合、適宜コントロール
信号をコントロールバス１８に出力するが、ＢＡＮＫ０
メモリ１１及びＢＡＮＫ１メモリ１２がコントロールバ
ス１８に接続されていないので、後述するようにこれら
コントロール信号もメモリ選択部１４に取り込まれ、適
宜処理されて１対のコントロール信号線２０又は２１を
介してＢＡＮＫ０メモリ１１又はＢＡＮＫ１メモリ１２
に入力されるようになされている。

【００２２】ＣＰＵ１５からメモリ選択部１４に与えら
れるコントロール信号は、２個のＢＡＮＫメモリ１１及
び１２に共通なリード及びライトを指示するリード／ラ
イト信号ＣＰＵ−Ｒ／Ｗ＊（＊は“０”で有意を意味）
と、ＣＰＵ１５が２個のＢＡＮＫメモリ１１及び１２の
いずれかをアクセス中であることを示すアドレスストロ
ーブ信号（アクセスストローブ信号）ＣＰＵＡＳと、Ｂ
ＡＮＫ種類データの取込みを指示するコントロール信号
ＬＴである。

【００２３】この実施例のＤＭＡＣ１３は、ＤＭＡ転送
が複数並行処理可能な種類のものを適用している。ここ
で、並行処理可能数をＮ（なお以下の説明では２個とし
て行なう）とすると、ＤＭＡＣ１３は、内部に２個の転
送制御ブロック（以下、チャネル０及びチャネル１）１
３ａ及び１３ｂを持っている。各チャネル１３ａ、１３
ｂはそれぞれ、転送元アドレス、転送先アドレス、転送
バイト数等のＤＭＡ転送に必要な情報がＣＰＵ１５から
設定されて動作し、１チャネルが内部の優先順位決定回
路により選択されてアクセス権を得る。

【００２４】ＤＭＡＣ１３からはアクセス中のチャネル
番号（０又は１）信号ＣＨ０Ａ、ＣＨ１Ａが、メモリ選
択部１４への各チャネル番号用のコントロール信号線
（符号１９参照）に出力されている。ＤＭＡＣ１３は、
メモリ選択部１４に対し、このようなチャネル番号信号
ＣＨ０Ａ、ＣＨ１Ａと、ＢＡＮＫ０メモリ１１及びＢＡ
ＮＫ１メモリ１２に共通なリード及びライトを指示する
リード／ライト信号ＤＭＡ−Ｒ／Ｗ＊と、ＤＭＡＣ１３
がＢＡＮＫ０メモリ１１及びＢＡＮＫ１メモリ１２のい
ずれかをアクセス中であることを示すアクセスストロー
ブ信号ＤＭＡＡＳとをコントロール信号線１９を介して
送出する。

【００２５】ＤＭＡＣ１３が複数のチャネルを有してい
るためシステムで各チャネルの機能を任意に決定するこ
とができ、この実施例では、図５に示すように、チャネ
ル０をＢＡＮＫ０メモリ１１からＢＡＮＫ１メモリ１２
へのＤＭＡ転送用に使用することを決定しており、ま
た、チャネル１をＢＡＮＫ１メモリ１２からＢＡＮＫ０
メモリ１１へのＤＭＡ転送用に使用することに決定して
いる。

【００２６】従って、ＣＰＵ１５は、ＢＡＮＫ０メモリ
１１からＢＡＮＫ１メモリ１２へのＤＭＡ転送を実行さ
せるときには、チャネル０（１３ａ）にＤＭＡ転送に必
要な情報を設定し、また、ＢＡＮＫ１メモリ１２からＢ
ＡＮＫ０メモリ１１へのＤＭＡ転送を実行させるときに
は、チャネル１（１３ｂ）にＤＭＡ転送に必要な情報を
設定する。

【００２７】メモリ選択部１４は、上述のように、ＤＭ
ＡＣ１３からのコントロール信号線１９に接続されてお
り、また、延出している２対のコントロール信号線２０
及び２１によってＢＡＮＫ０メモリ１１及びＢＡＮＫ１
メモリ１２に接続している。すなわち、メモリ選択部１
４は、ＤＭＡＣ１３、及び、各ＢＡＮＫ０メモリ１１、
ＢＡＮＫ１メモリ１２の間に位置しているものである。

【００２８】メモリ選択部１４は、主として、ＢＡＮＫ
０メモリ１１及びＢＡＮＫ１メモリ１２に共通のアドレ
スが入力されているために生じる弊害を除去すべく、Ｄ
ＭＡ転送時に、ＤＭＡＣ１３からの信号に基づいて、Ｂ
ＡＮＫ０メモリ１１及びＢＡＮＫ１メモリ１２のうち１
者を選択してアクセスさせる機能を担うものである。す
なわち、ＢＡＮＫ０メモリ１１及びＢＡＮＫ１メモリ１
２がＣＰＵ１５及びＤＭＡＣ１３のアドレス空間に等し
いメモリ空間を有するため、アドレスによってはＤＭＡ
転送の転送元メモリ及び転送先メモリを特定できず、そ
のため、メモリ選択部１４が設けられており、アドレス
に関係なく転送元メモリ及び転送先メモリを選択指定で
きるようにしている。

【００２９】このようにＢＡＮＫ０メモリ１１及びＢＡ
ＮＫ１メモリ１２間の選択をメモリ選択部１４が担って
いるため、ＣＰＵ１５がＢＡＮＫ０メモリ１１又はＢＡ
ＮＫ１メモリ１２をアクセスする際にも、このメモリ選
択部１４がアクセスするＢＡＮＫメモリ１１又は１２を
指示することとしている。

【００３０】メモリ選択部１４は、例えば図６に示す構
成を有する。メモリ選択部１４は、ＢＡＮＫレジスタ３
０及び複数の論理ゲート３１〜４６からなる。

【００３１】ＢＡＮＫレジスタ３０は、ＣＰＵ１５がＢ
ＡＮＫ０メモリ１１又はＢＡＮＫ１メモリ１２を直接ア
クセスする際にデータバス１７に出力したＢＡＮＫ種類
データを、取込み用のコントロール信号ＬＴに基づいて
取込み、そのＢＡＮＫ種類データが指示するＢＡＮＫ０
メモリ１１又はＢＡＮＫ１メモリ１２についてのイネー
ブル信号＃０ＥＮ又は＃１ＥＮを有意にして出力するも
のである。取込み用コントロール信号ＬＴは、例えばＣ
ＰＵ１５内又はＣＰＵ１５に関連して設けられているレ
ジスタに設定され、コントロールバス１８の１本の信号
線を介して与えられるものである。

【００３２】メモリ選択部１４（論理ゲート群３１〜４
６）は、ＣＰＵ１５からコントロールバス１８のいくつ
かのコントロール信号線を介して与えられたコントロー
ル信号ＣＰＵＡＳ、ＣＰＵ−Ｒ／Ｗ＊と、ＤＭＡＣ１３
からコントロール信号線１９を介して与えられたＣＨ０
Ａ、ＣＨ１Ａ、ＤＭＡ−Ｒ／Ｗ＊、ＤＭＡＡＳと、ＢＡ
ＮＫレジスタ３０からのイネーブル信号＃０ＥＮ、＃１
ＥＮとに基づいて、ＢＡＮＫ０メモリ１１、ＢＡＮＫ１
メモリ１２についてのチップセレクト信号＃０ＣＳ、＃
１ＣＳや、ライトイネーブル信号＃０ＷＥ、＃１ＷＥの
論理レベルを変化させる。

【００３３】以下では、ＢＡＮＫ０メモリ１１、ＢＡＮ
Ｋ１メモリ１２についてのチップセレクト信号＃０Ｃ
Ｓ、＃１ＣＳと、ライトイネーブル信号＃０ＷＥ、＃１
ＷＥとがどのような場合に有意になるかを説明し、各論
理ゲート３１、…、４６の入出力関係の説明に代える。
メモリ選択部１４からの出力信号をどのような場合に有
意させるかが重要であり、そのためにどのような論理ゲ
ートを用いどのように接続するかは自由度が高くて実施
例のものに限定されない。

【００３４】ＢＡＮＫ０メモリ１１へのチップセレクト
信号＃０ＣＳは、(1) ＣＰＵ１５からのアクセスストロ
ーブ信号ＣＰＵＡＳ及び当該ＢＡＮＫ０メモリ１１につ
いてのイネーブル信号＃０ＥＮが共に有意（“１”）の
場合、(2) ＤＭＡＣ１３からのアクセスストローブ信号
ＤＭＡＡＳ及びチャネル０番号信号ＣＨ０Ａが有意であ
ってリード／ライト信号ＤＭＡ−Ｒ／Ｗ＊がリードを指
示している場合、(3)ＤＭＡＣ１３からのアクセススト
ローブ信号ＤＭＡＡＳ及びチャネル１番号信号ＣＨ１Ａ
が有意であってリード／ライト信号ＤＭＡ−Ｒ／Ｗ＊が
ライトを指示している場合に有意となる。

【００３５】ＢＡＮＫ１メモリ１２へのチップセレクト
信号＃１ＣＳは、(1) ＣＰＵ１５からのアクセスストロ
ーブ信号ＣＰＵＡＳ及び当該ＢＡＮＫ１メモリ１２につ
いてのイネーブル信号＃１ＥＮが共に有意の場合、(2)
ＤＭＡＣ１３からのアクセスストローブ信号ＤＭＡＡＳ
及びチャネル１番号信号ＣＨ１Ａが有意であってリード
／ライト信号ＤＭＡ−Ｒ／Ｗ＊がライトを指示している
場合、(3) ＤＭＡＣ１３からのアクセスストローブ信号
ＤＭＡＡＳ及びチャネル０番号信号ＣＨ０Ａが有意であ
ってリード／ライト信号ＤＭＡ−Ｒ／Ｗ＊がリードを指
示している場合に有意となる。

【００３６】ＢＡＮＫ０メモリ１１へのライトイネーブ
ル信号＃０ＷＥは、(1) ＣＰＵ１５からのアクセススト
ローブ信号ＣＰＵＡＳ及び相手ＢＡＮＫ１メモリ１２に
ついてのイネーブル信号＃１ＥＮが有意であってＣＰＵ
１５からのリード／ライト信号ＣＰＵ−Ｒ／Ｗ＊がリー
ドをしている場合、(2) ＤＭＡＣ１３からのアクセスス
トローブ信号ＤＭＡＡＳ及びチャネル１番号信号ＣＨ１
Ａが有意であってリード／ライト信号ＤＭＡ−Ｒ／Ｗ＊
がライトを指示している場合に有意となる。

【００３７】ＢＡＮＫ１メモリ１２へのライトイネーブ
ル信号＃１ＷＥは、(1) ＣＰＵ１５からのアクセススト
ローブ信号ＣＰＵＡＳ及び相手ＢＡＮＫ０メモリ１１に
ついてのイネーブル信号＃０ＥＮが有意であってＣＰＵ
１５からのリード／ライト信号ＣＰＵ−Ｒ／Ｗ＊がリー
ドをしている場合、(2) ＤＭＡＣ１３からのアクセスス
トローブ信号ＤＭＡＡＳ及びチャネル０番号信号ＣＨ０
Ａが有意であってリード／ライト信号ＤＭＡ−Ｒ／Ｗ＊
がライトを指示している場合に有意となる。

【００３８】次に、ＢＡＮＫ０メモリ１１からＢＡＮＫ
１メモリ１２へのＤＭＡ転送動作を図７に従って説明す
る。

【００３９】このようなＤＭＡ転送をしたい場合は、Ｃ
ＰＵ１５からＤＭＡＣ１３のチャネル０に対して、転送
元アドレス、転送先アドレス、転送バイト数等の転送動
作に必要な情報が与えられて設定される。かかる情報の
設定後、ＣＰＵ１５はＤＭＡＣ１３のチャネル０に対し
てＤＭＡ転送の起動をする。ＤＭＡＣ１３はＣＰＵ１５
から転送起動を受信すると、ＣＰＵ１５に対して、バス
権の獲得要求信号を送出する。

【００４０】ＤＭＡＣ１３はバス権を得ると（このとき
ＣＰＵ１５からのアドレスストローブ信号ＣＰＵＡＳが
有意となることはない）、図７に示すタイミングで各種
信号を出力する。

【００４１】まず、ＤＭＡＣ１３（チャネル０）は、Ｄ
ＭＡＣ１３内のチャネル０がメモリアクセスすることを
示すためアドレスストローブ信号ＤＭＡＡＳとチャネル
０番号信号ＣＨ０Ａを有意にする。次に、転送元メモリ
からデータを読出すために、リード／ライト信号ＤＭＡ
−Ｒ／Ｗ＊をリード表示にし、転送元アドレスをアドレ
スバス１６（Ａ＜１９，０＞）に出力する。このとき、
メモリ選択部１４はチャネル０がアクセスするときの転
送元メモリの読出しはＢＡＮＫ０メモリ１１であると判
断し、ＢＡＮＫ０メモリ１１を有効とし、ＢＡＮＫ１メ
モリ１２を無効とするために、ＢＡＮＫ０メモリ１１へ
のチップセレクト信号＃０ＣＳを有意にし、ＢＡＮＫ０
メモリ１１のチップセレクト入力端子に入力する。

【００４２】ＤＭＡＣ１３は、ＢＡＮＫ０メモリ１１か
らのデータの読込みが完了すると、転送先であるＢＡＮ
Ｋ１メモリ１１にデータを書込むために、リード／ライ
ト信号ＤＭＡ−Ｒ／Ｗ＊をライト表示にし、転送先アド
レスを、アドレスバス１６（Ａ＜１９，０＞）に出力す
る。このとき、ＤＭＡＣ１３は、アドレスストローブ信
号ＤＭＡＡＳとチャネル０番号信号ＣＨ０Ａを有意にし
た状態を維持しており、メモリ選択部１４はチャネル０
がライトするメモリは転送先であるＢＡＮＫ１メモリ１
２であると判断し、ＢＡＮＫ１メモリ１２を有効とし、
ＢＡＮＫ０メモリ１１を無効とするために、ＢＡＮＫ０
メモリ１２へのチップセレクト信号＃１ＣＳを有意に
し、ＢＡＮＫ１メモリ１２のチップセレクト入力端子に
入力する。ＤＭＡＣ１３は、ＢＡＮＫ１メモリ１１へデ
ータの書込みを完了すると、アドレスストローブ信号Ｄ
ＭＡＡＳ、チャネル０番号信号ＣＨ０Ａ及びチップセレ
クト信号＃１ＣＳを非有意にし、転送サイクルを終結す
る。

【００４３】以上の転送サイクルを、設定された転送バ
イト数分、アドレスを順次インクリメントしながら繰り
返すことにより、ＢＡＮＫ０メモリ１１からＢＡＮＫ１
メモリ１２へのＤＭＡ転送が完了する。

【００４４】ＢＡＮＫ１メモリ１２からＢＡＮＫ０メモ
リ１１にＤＭＡ転送する場合は、ＣＰＵ１５からＤＭＡ
Ｃ１３のチャネル１に対し、チャネル０と同様の設定を
行ない、転送起動をする。

【００４５】ＤＭＡＣ１３は、バス権獲得後に図８に示
すように、アドレスストローブ信号ＤＭＡＡＳとチャネ
ル１番号信号ＣＨ１Ａを有意にし、転送元メモリからデ
ータを読出すためにアドレスバス１６（Ａ＜１９，０
＞）に転送元アドレスを出力する。このとき、メモリ選
択部１４は、チャネル１がアクセスするときの読出しメ
モリはＢＡＮＫ１メモリ１２であると判断し、チップセ
レクト信号＃１ＣＳ信号を有意にし、ＢＡＮＫ１メモリ
１２のチップセレクト入力端子に入力する。

【００４６】ＤＭＡＣ１３は、ＢＡＮＫ１メモリ１２か
らのデータ読込完了後に、転送先メモリにデータをライ
トするためにリード／ライト信号Ｒ／Ｗ＊をライト表示
にし、データ書込みを行なうが、このとき、メモリ選択
部１４は、チャネル１がアクセスするときの書込みはＢ
ＡＮＫ０メモリ１１であると判断し、チップセレクト信
号＃０ＣＳ信号を有意にし、ＢＡＮＫ０メモリ１１のチ
ップセレクト入力端子に入力する。

【００４７】以上の転送サイクルを、設定された転送バ
イト数分、アドレスを順次インクリメントしながら繰り
返すことにより、ＢＡＮＫ１メモリ１２からＢＡＮＫ０
メモリ１１へのＤＭＡ転送が完了する。

【００４８】以上では、チャネル０による転送、及び、
チャネル１による転送を別々に述べたが、実際上、チャ
ネル０及びチャネル１はＤＭＡＣ１３内の優先順位決定
回路により各サイクル毎にメモリアクセス権を獲得する
ため、チャネル０による転送及びチャネル１による転送
は並行処理が可能である。

【００４９】なお、ＣＰＵ１５によるアクセス時の動作
は、チャネル０番号信号やチャネル１番号信号によらず
にアクセスするＢＡＮＫメモリを規定するという点を除
けば、上記動作に類似しているのでその説明を省略す
る。

【００５０】上記実施例によれば、ＣＰＵ１５及びＤＭ
ＡＣ１３がアクセス可能なメモリ空間がアドレス空間の
２倍であっても（例えばメモリ空間の拡張による）、ア
ドレス空間と等しいメモリ空間を有する各ＢＡＮＫメモ
リ間のＤＭＡ転送がＤＭＡＣ１３内のチャネルを転送方
向毎に割当てることにより実行できる。

【００５１】例えば、拡張によってメモリ空間がアドレ
ス空間の整数倍になった場合、メモリ選択部１４という
簡単な回路を追加するだけでかかる転送が可能であり、
既存のＣＰＵ１５、ＤＭＡＣ１３を使用してメモリ空間
を倍増できるため、システム性能も向上する。すなわ
ち、異なるＣＰＵやＤＭＡＣを用いずに済む。

【００５２】なお、上記実施例においては、同一のＢＡ
ＮＫメモリにおけるメモリ空間間でのＤＭＡ転送は実行
できないものであったが、かかるＤＭＡ転送を他のチャ
ネルに割り当てると共に、メモリ選択部１４内にかかる
チャネル用の構成を設けることで容易に対応することが
できる。

【００５３】また、上記実施例においては、ＣＰＵ１５
及びＤＭＡＣ１３がアクセス可能なメモリ空間がアドレ
ス空間の２倍であるものを示したが、ＣＰＵ１５及びＤ
ＭＡＣ１３がアクセス可能なメモリ空間がアドレス空間
の３倍以上ある場合でも、本発明を同様に適用すること
ができる。

【００５４】さらに、上記実施例においては、半導体メ
モリ等のＣＰＵに近接して設けられるメモリを意識した
メモリ空間間のＤＭＡ転送の場合を示したが、一方又は
両方のＢＡＮＫメモリが外部記憶装置や入出力装置等で
あっても良く、特許請求の範囲では「資源」と記載して
いる。

【００５５】

【発明の効果】以上のように、本発明によれば、ＤＭＡ
転送の転送元資源及び転送先資源を選択して、資源のリ
ード動作及びライト動作を制御する資源選択手段を設
け、また、ＤＭＡＣとして、ＤＭＡ転送に必要な情報が
ＣＰＵから設定されて独立に動作するＮ個の転送制御ブ
ロックを有するものを適用し、資源間のＤＭＡ転送及び
又は同一資源でのＤＭＡ転送について、その転送元資源
及び転送先資源の組合せに対して、ＤＭＡＣ内のいずれ
かの転送制御ブロックを固定的に割当て、ＤＭＡＣが、
内部のいずれかの転送制御ブロックに、ＣＰＵからＤＭ
Ａ転送に必要な情報が設定されてその転送制御ブロック
がアクセス権を得たときに、資源選択手段に、転送元及
び転送先となる資源を順次選択させてＤＭＡ転送を実行
させるようにしたので、メモリ空間がＣＰＵ及びＤＭＡ
Ｃのアドレス空間に等しい複数の資源を備えていても資
源間のＤＭＡ転送を実行させることができる。

【図面の簡単な説明】

【図１】実施例の情報処理装置を示すブロック図であ
る。

【図２】従来の情報処理装置を示すブロック図である。

【図３】従来のアドレス空間及びメモリ空間の関係を示
す説明図である。

【図４】実施例のアドレス空間及びメモリ空間の関係を
示す説明図である。

【図５】実施例のＤＭＡＣ内のチャネルと転送方向との
関係を示す説明図である。

【図６】実施例のメモリ選択部の詳細構成例を示すブロ
ック図である。

【図７】実施例のチャネル０によるＤＭＡ転送を示すタ
イミングチャートである。

【図８】実施例のチャネル１によるＤＭＡ転送を示すタ
イミングチャートである。

【符号の説明】

１０…情報処理装置、１１…ＢＡＮＫ０メモリ（資
源）、１２…ＢＡＮＫ１メモリ（資源）、１３…ＤＭＡ
Ｃ、１３ａ…チャネル０（転送制御ブロック）、１３ｂ
…チャネル１（転送制御ブロック）、１４…メモリ選択
部（資源選択手段）、１５…ＣＰＵ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵ、及び、メモリ空間を有する資源
   に加えて、ＤＭＡＣを有する情報処理装置において、 メモリ空間が上記ＣＰＵ及び上記ＤＭＡＣのアドレス空
   間に等しい複数の上記資源を備えると共に、 ＤＭＡ転送の転送元資源及び転送先資源を選択して、上
   記資源のリード動作及びライト動作を制御する資源選択
   手段を設け、 上記ＤＭＡＣとして、ＤＭＡ転送に必要な情報が上記Ｃ
   ＰＵから設定されて独立に動作するＮ個の転送制御ブロ
   ックを有するものを適用すると共に、上記資源間のＤＭ
   Ａ転送及び又は同一資源でのＤＭＡ転送について、その
   転送元資源及び転送先資源の組合せに対して、上記ＤＭ
   ＡＣ内のいずれかの転送制御ブロックを固定的に割当
   て、 上記ＤＭＡＣは、内部のいずれかの上記転送制御ブロッ
   クに、上記ＣＰＵからＤＭＡ転送に必要な情報が設定さ
   れてその転送制御ブロックがアクセス権を得たときに、
   上記資源選択手段に、転送元及び転送先となる上記資源
   を順次選択させてＤＭＡ転送を実行することを特徴とす
   る情報処理装置。
2. 【請求項２】 上記ＣＰＵがいずれかの資源をアクセス
   するときに、上記資源選択手段に資源種類情報及びアク
   セス種類情報を与えて動作する資源を選択させてアクセ
   スを行なうことを特徴とする請求項１に記載の情報処理
   装置。