JPH0816891B2 - チヤネルシステム - Google Patents
チヤネルシステムInfo
- Publication number
- JPH0816891B2 JPH0816891B2 JP60218902A JP21890285A JPH0816891B2 JP H0816891 B2 JPH0816891 B2 JP H0816891B2 JP 60218902 A JP60218902 A JP 60218902A JP 21890285 A JP21890285 A JP 21890285A JP H0816891 B2 JPH0816891 B2 JP H0816891B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- input
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は電子計算機システムのチャネル装置に係り、
特にチャネル装置の機能を中央側と入出力装置側の２つ
に分離し、その間を光ファイバー等のシリアル伝送路で
接続することにより、処理装置と入出力装置の間の距離
を遠距離化するのに好適なチャネルシステムに関する。
特にチャネル装置の機能を中央側と入出力装置側の２つ
に分離し、その間を光ファイバー等のシリアル伝送路で
接続することにより、処理装置と入出力装置の間の距離
を遠距離化するのに好適なチャネルシステムに関する。
従来、第６図に示す様に、中央処理装置１と入出力装
置４の間の入出力インタフェース5,7の間にインタフェ
ース変換装置2,3を挿入することにより、処理装置と入
出力装置の間の遠距離化を可能にしている。第６図にお
いて、インタフェース変換装置２は、入出力インターフ
ェース５の信号をシリアル・インタフェース信号に変換
し、光ファイバー等のシリアルインタフェース・ライン
６を経由してインタフェース変換装置３に送る。インタ
ーフェース変換装置３はこのシリアル信号をもとに入出
力インタフェース信号に変換し、入出力インタフェース
７を経由して入出力装置４に送る。また、入出力装置４
からの信号は、この逆の経路で中央処理装置１に送られ
る。
置４の間の入出力インタフェース5,7の間にインタフェ
ース変換装置2,3を挿入することにより、処理装置と入
出力装置の間の遠距離化を可能にしている。第６図にお
いて、インタフェース変換装置２は、入出力インターフ
ェース５の信号をシリアル・インタフェース信号に変換
し、光ファイバー等のシリアルインタフェース・ライン
６を経由してインタフェース変換装置３に送る。インタ
ーフェース変換装置３はこのシリアル信号をもとに入出
力インタフェース信号に変換し、入出力インタフェース
７を経由して入出力装置４に送る。また、入出力装置４
からの信号は、この逆の経路で中央処理装置１に送られ
る。
従来方式による中央処理装置１から入出力装置４に対
するデータの転送例を第７図に示す。即ち、入出力装置
４から要求信号701が出ると、これがインタフェース変
換装置2,3を経由して中央処理装置１に伝送され、中央
処理装置１は応答信号702とデータ70を送る。この動作
を必要回数繰り返すことによる所要のデータ転送を行
う。
するデータの転送例を第７図に示す。即ち、入出力装置
４から要求信号701が出ると、これがインタフェース変
換装置2,3を経由して中央処理装置１に伝送され、中央
処理装置１は応答信号702とデータ70を送る。この動作
を必要回数繰り返すことによる所要のデータ転送を行
う。
ところで、上記方式においては、中央処理装置と入出
力装置の距離が長くなった場合、要求と応答の時間がか
ゝり性能が低下する。
力装置の距離が長くなった場合、要求と応答の時間がか
ゝり性能が低下する。
これを解決する方法として、特願昭56−97960号には
インタフェース変換装置2,3にバッファメモリを持たせ
る方式が示されている。この方式による中央処理装置か
ら入出力装置に対するデータの転送例を第８図に示す。
即ち、入出力装置４から要求信号が来る前に中央処理装
置とインタフェース変換装置２の間で要求801と応答802
を繰り返し、一定量のデータ803をバッファメモリに入
れ、このデータをシリアルインタフェース６によりイン
タフェース変換装置３に送る。インタフェース変換装置
３では、このデータをバッファメモリに貯蔵しておき、
入出力装置４から要求信号804が来たとき、応答信号805
と同時にデータ806を入出力装置４に送る。このように
することにより、中央処理装置１と入出力装置４間の要
求と応答の時間を短縮し、距離の影響による性能低下を
防止することができる。
インタフェース変換装置2,3にバッファメモリを持たせ
る方式が示されている。この方式による中央処理装置か
ら入出力装置に対するデータの転送例を第８図に示す。
即ち、入出力装置４から要求信号が来る前に中央処理装
置とインタフェース変換装置２の間で要求801と応答802
を繰り返し、一定量のデータ803をバッファメモリに入
れ、このデータをシリアルインタフェース６によりイン
タフェース変換装置３に送る。インタフェース変換装置
３では、このデータをバッファメモリに貯蔵しておき、
入出力装置４から要求信号804が来たとき、応答信号805
と同時にデータ806を入出力装置４に送る。このように
することにより、中央処理装置１と入出力装置４間の要
求と応答の時間を短縮し、距離の影響による性能低下を
防止することができる。
しかしながら、上記第８図に示す方式では、インター
フェース変換装置2,3のバッファメモリにデータが残っ
た状態で、入出力装置４がデータの要求を停止した場
合、中央処理装置４は自分が送信したデータがすべて入
出力装置４に送られたものと思っているため、残りのバ
イトがプログラムに対して正しく報告されない。また、
データチェインにより中央処理装置側のチャネルコマン
ドは次のコマンドの処理を実行しているのに、入出力装
置は前のコマンドのデータ転送で処理を終了してしま
い、チャネルコマンド語のアドレスが正しくプログラム
に報告されないことも起こる。これは本来、この方式が
入出力インタフェースの途中にインタフェース変換装置
をおき、中央処理装置は途中にインタフェース変換装置
が入っていることを意識しないようにしたこによる本質
的な欠点と云える。
フェース変換装置2,3のバッファメモリにデータが残っ
た状態で、入出力装置４がデータの要求を停止した場
合、中央処理装置４は自分が送信したデータがすべて入
出力装置４に送られたものと思っているため、残りのバ
イトがプログラムに対して正しく報告されない。また、
データチェインにより中央処理装置側のチャネルコマン
ドは次のコマンドの処理を実行しているのに、入出力装
置は前のコマンドのデータ転送で処理を終了してしま
い、チャネルコマンド語のアドレスが正しくプログラム
に報告されないことも起こる。これは本来、この方式が
入出力インタフェースの途中にインタフェース変換装置
をおき、中央処理装置は途中にインタフェース変換装置
が入っていることを意識しないようにしたこによる本質
的な欠点と云える。
本発明の目的は、チャネル装置を中央側と端末側に２
分割し、各々にバッファ記憶装置を持ち、その間をシリ
アル伝送路で接続したシステムを構成しながら、チャネ
ル・プログラムにおける終了チャネル・コマンド語の終
了アドレスや残りのバイトカウントが従来の入出力イン
タフェースによるものと全く同一に見え、かつ性能低下
を引き越さないシステムを提供することにある。
分割し、各々にバッファ記憶装置を持ち、その間をシリ
アル伝送路で接続したシステムを構成しながら、チャネ
ル・プログラムにおける終了チャネル・コマンド語の終
了アドレスや残りのバイトカウントが従来の入出力イン
タフェースによるものと全く同一に見え、かつ性能低下
を引き越さないシステムを提供することにある。
第８図で説明した如く、バッファ記憶装置を中央側と
端末側の２つに分散させたシステムにおいて、データ連
鎖の先取り制御を行うと、中央側と端末側で実行中のチ
ャネルコマンド語が異ってくる。そのため、本発明はデ
ータ連鎖のコマンド群の実行時に各コマンドのデータの
区切りを中央側から端末側に知らせ、端末側からはこの
データを入出力装置に転送し終った時、中央側にチャネ
ルコマンド語の終了を報告するようにして、中央側と端
末側でコマンド実行を制御するものである。
端末側の２つに分散させたシステムにおいて、データ連
鎖の先取り制御を行うと、中央側と端末側で実行中のチ
ャネルコマンド語が異ってくる。そのため、本発明はデ
ータ連鎖のコマンド群の実行時に各コマンドのデータの
区切りを中央側から端末側に知らせ、端末側からはこの
データを入出力装置に転送し終った時、中央側にチャネ
ルコマンド語の終了を報告するようにして、中央側と端
末側でコマンド実行を制御するものである。
以下、本発明による一実施例について第１図乃至第５
図により説明する。
図により説明する。
第１図は本発明のシステムの概略構成を示す。第１図
において、中央処理装置（CPU）１は主記憶装置（MS）1
1、主記憶装置ユニット（SCU）12、命令処理装置13、チ
ャネル制御装置14及び中央側チャネル装置（CCH）15よ
りなる。チャネル制御装置14は、実際には複数の中央側
チャネル装置15を収容しており、主記憶装置11からのチ
ャネルコマンドの読出し、チャネル装置15と主記憶装置
間のデータ転送、チャネルコマンドの終了結果の主記憶
装置11への書込みを行う。中央側チャネル装置15は光フ
ァイバケーブルなどのシリアルインタフェース16により
端末側チャネル装置（RCH）17と接続されている。端末
側チャネル装置17は入出力インタフェース18を介して入
出力装置（I/O）19と接続されている。中央側チャネル
装置15と端末側チャネル装置17間のデータ伝送はフレー
ム形式で行われる。
において、中央処理装置（CPU）１は主記憶装置（MS）1
1、主記憶装置ユニット（SCU）12、命令処理装置13、チ
ャネル制御装置14及び中央側チャネル装置（CCH）15よ
りなる。チャネル制御装置14は、実際には複数の中央側
チャネル装置15を収容しており、主記憶装置11からのチ
ャネルコマンドの読出し、チャネル装置15と主記憶装置
間のデータ転送、チャネルコマンドの終了結果の主記憶
装置11への書込みを行う。中央側チャネル装置15は光フ
ァイバケーブルなどのシリアルインタフェース16により
端末側チャネル装置（RCH）17と接続されている。端末
側チャネル装置17は入出力インタフェース18を介して入
出力装置（I/O）19と接続されている。中央側チャネル
装置15と端末側チャネル装置17間のデータ伝送はフレー
ム形式で行われる。
第２図及び第３図に中央側チャネル装置15と端末側チ
ャネル装置17における本発明に関連する部分の詳細を示
す。第４図はこの中央側チャネル装置15と端末側チャネ
ル装置17で送受信するフレームの一部を示したものであ
る。
ャネル装置17における本発明に関連する部分の詳細を示
す。第４図はこの中央側チャネル装置15と端末側チャネ
ル装置17で送受信するフレームの一部を示したものであ
る。
第４図のフレーム形式中、「デリミタ」はフレームの
先頭と終了を示す特殊符号であり、並直列変換回路32,7
4で作られる。「制御バイト」はフレームの種類を示す
符号であり、プロセッサ35,73またはフレーム生成回路3
3,71で生成される。「サイクリック・チェック・コー
ド」はフレームのサイクリック・チェックを行うための
符号であり、並直列変換回路32,74で作られ、直並列変
換回路38,60でチェックされる。「データ」はバッファ
メモリ29,62のデータを送るためのフィールドである。
「IP−OP」は入力ポインタ63の値から出力ポインタ67を
引算回路69により引いた値である。「CP−OP」も同様に
チェインポインタ66から出力ポインタ67の値を引いたも
のである。「終了ステータス」は入出力インタフェース
からの終了ステータスである。
先頭と終了を示す特殊符号であり、並直列変換回路32,7
4で作られる。「制御バイト」はフレームの種類を示す
符号であり、プロセッサ35,73またはフレーム生成回路3
3,71で生成される。「サイクリック・チェック・コー
ド」はフレームのサイクリック・チェックを行うための
符号であり、並直列変換回路32,74で作られ、直並列変
換回路38,60でチェックされる。「データ」はバッファ
メモリ29,62のデータを送るためのフィールドである。
「IP−OP」は入力ポインタ63の値から出力ポインタ67を
引算回路69により引いた値である。「CP−OP」も同様に
チェインポインタ66から出力ポインタ67の値を引いたも
のである。「終了ステータス」は入出力インタフェース
からの終了ステータスである。
命令処理装置（IPU）13より入出力命令が発行される
と、チャネル制御装置14は、最初（１番目）のチャネル
コマンド語（以下CCWと略す）を主記憶装置（US）11か
ら主記憶制御ユニット（SCU）12を経由して読み出し、
バイトカウントをライン39よりCCH15のバイトカウント
レジスタ22にセットし、フラグをライン40によりフラグ
レジスタ21にセットし、コマンドコードをライン55より
CCH15のプロセッサ35に送る。第５図にCCWの形式を示
す。本実施例では、フラグはデータ連鎖を指示してい
る。プロセッサ35はこのコマンドコードと制御データＸ
“46"をレジスタ34にセットし、ライン46からフレーム
生成回路33にフレーム送信指示を出す。フレーム生成回
路33は、並直列変換回路32に対しライン48からのデータ
をコマンドコードと制御データとする起動フレーム（第
４図（Ｇ））を送信させる。このフレームを受信したRC
H17の直並列変換回路60は、ライン76からデコーダ61に
制御データを送る。コマンドコードはレジスタ64にセッ
トする。制御データＸ“46"によるデコード信号96はプ
ロセッサ73に入力され、プロセッサ73は起動フレーム受
信を認識し、レジスタ64からコマンドコードを読み出
し、データ転送の初期設定、および入出力インタフェー
ス制御回路75を通して入出力装置に対する起動処理を行
う。（ライン97を通して指示する） 次に、CCH15では、主記憶装置11とバッファ記憶装置2
9との間のデータ連鎖指示を制御するレジスタ23、主記
憶装置11とバッファ記憶装置29との間のデータ転送量を
カウントするカウンタ24、バッファ記憶装置29と伝送路
51または52との間にデータ転送に関するデータ連鎖の制
御をするレジスタ26、バッファ記憶装置29と伝送路51,5
2との間のデータ転送量をカウントするカウンタ27にそ
れぞれライン41及び42を通してレジスタ21,22の値をセ
ットする。レジスタ21、レジスタ22には、それぞれデー
タを次の段のレジスタにシフトして空になったゝめ、チ
ャネル制御装置14が次のチャネルコマンド語（２番目の
CCW）を読み出してきて、そのフラグ、バイトカウント
をセットする。この２番目のCCWのフラグもデータ連鎖
を指示しているとする。
と、チャネル制御装置14は、最初（１番目）のチャネル
コマンド語（以下CCWと略す）を主記憶装置（US）11か
ら主記憶制御ユニット（SCU）12を経由して読み出し、
バイトカウントをライン39よりCCH15のバイトカウント
レジスタ22にセットし、フラグをライン40によりフラグ
レジスタ21にセットし、コマンドコードをライン55より
CCH15のプロセッサ35に送る。第５図にCCWの形式を示
す。本実施例では、フラグはデータ連鎖を指示してい
る。プロセッサ35はこのコマンドコードと制御データＸ
“46"をレジスタ34にセットし、ライン46からフレーム
生成回路33にフレーム送信指示を出す。フレーム生成回
路33は、並直列変換回路32に対しライン48からのデータ
をコマンドコードと制御データとする起動フレーム（第
４図（Ｇ））を送信させる。このフレームを受信したRC
H17の直並列変換回路60は、ライン76からデコーダ61に
制御データを送る。コマンドコードはレジスタ64にセッ
トする。制御データＸ“46"によるデコード信号96はプ
ロセッサ73に入力され、プロセッサ73は起動フレーム受
信を認識し、レジスタ64からコマンドコードを読み出
し、データ転送の初期設定、および入出力インタフェー
ス制御回路75を通して入出力装置に対する起動処理を行
う。（ライン97を通して指示する） 次に、CCH15では、主記憶装置11とバッファ記憶装置2
9との間のデータ連鎖指示を制御するレジスタ23、主記
憶装置11とバッファ記憶装置29との間のデータ転送量を
カウントするカウンタ24、バッファ記憶装置29と伝送路
51または52との間にデータ転送に関するデータ連鎖の制
御をするレジスタ26、バッファ記憶装置29と伝送路51,5
2との間のデータ転送量をカウントするカウンタ27にそ
れぞれライン41及び42を通してレジスタ21,22の値をセ
ットする。レジスタ21、レジスタ22には、それぞれデー
タを次の段のレジスタにシフトして空になったゝめ、チ
ャネル制御装置14が次のチャネルコマンド語（２番目の
CCW）を読み出してきて、そのフラグ、バイトカウント
をセットする。この２番目のCCWのフラグもデータ連鎖
を指示しているとする。
以下、主記憶装置11から入出力装置19へデータ転送を
行うものとする。
行うものとする。
まず、主記憶装置（MS）11からCCH15のバッファ記憶
装置29への間のデータ転送は、メモリ間転送制御回路11
1によりカウンタ24がゼロ（ゼロ検出回路25の出力114に
より制御）になるか、バッファ記憶装置29が満杯（入力
ポインタ31と出力ポインタ30を減算回路115で比較し、
バッファ容量に等しいとき出力ライン116により制御）
になるまで行う。このときのバッファ記憶装置29のアド
レスは入力ポインタ31で示され、該入力ポインタ31はメ
モリ間転送制御回路111からライン113により順次更新さ
れる。カウンタ24は主記憶装置11から読み出されたデー
タの分だけ、メモリ間転送制御回路111からのライン112
により減算される。カウンタ24がゼロになると、ゼロ検
出回路25からチャネル制御装置（CHC）14に対し次のチ
ャネルコマンド語の処理を指示する信号43を上げ、レジ
スタ23にはレジスタ21のフラグをセットし、カウンタ24
へはレジスタ22の値をセットし、次のチャネルコマンド
語（２番目のCCW）によるデータの転送を主記憶装置11
とバッファ記憶装置29の間で行う。
装置29への間のデータ転送は、メモリ間転送制御回路11
1によりカウンタ24がゼロ（ゼロ検出回路25の出力114に
より制御）になるか、バッファ記憶装置29が満杯（入力
ポインタ31と出力ポインタ30を減算回路115で比較し、
バッファ容量に等しいとき出力ライン116により制御）
になるまで行う。このときのバッファ記憶装置29のアド
レスは入力ポインタ31で示され、該入力ポインタ31はメ
モリ間転送制御回路111からライン113により順次更新さ
れる。カウンタ24は主記憶装置11から読み出されたデー
タの分だけ、メモリ間転送制御回路111からのライン112
により減算される。カウンタ24がゼロになると、ゼロ検
出回路25からチャネル制御装置（CHC）14に対し次のチ
ャネルコマンド語の処理を指示する信号43を上げ、レジ
スタ23にはレジスタ21のフラグをセットし、カウンタ24
へはレジスタ22の値をセットし、次のチャネルコマンド
語（２番目のCCW）によるデータの転送を主記憶装置11
とバッファ記憶装置29の間で行う。
一方、端末側チャネル装置（RCH）17では、書込コマ
ンドの初期設定により、バッファ記憶装置62の入力ポイ
ンタ63の出力ポインタ67の差を引算回路69で求め、差分
比較回路70により一定値以上であるとき、フレーム生成
回路71から並直列変換回路74を通して、伝送路52により
制御バイトがＸ“E4"のデータ要求フレーム（第４図
（Ｂ））を中央側チャネル装置（CCH）15に送る。
ンドの初期設定により、バッファ記憶装置62の入力ポイ
ンタ63の出力ポインタ67の差を引算回路69で求め、差分
比較回路70により一定値以上であるとき、フレーム生成
回路71から並直列変換回路74を通して、伝送路52により
制御バイトがＸ“E4"のデータ要求フレーム（第４図
（Ｂ））を中央側チャネル装置（CCH）15に送る。
中央側チャネル装置（CCH）15では、再びこのフレー
ムを直並列変換回路38で並列データとし、デコード回路
36で制御バイトＸ“E4"をデコードし、デコード出力ラ
イン56によりフレーム生成回路33に与える。フレーム生
成回路33は並直列変換回路32に対しデータ伝送フレーム
（第４図（Ｄ））の送信指示をライン49により行う。並
直列変換回路32の制御バイトをＸ“E5"とし、ライン50
からのデータをフレームデータとするデータ伝送フレー
ムをライン51に送信する。この時、データはバッファ記
憶装置29の出力ポインタ30で示すアドレスから順次読み
出され、並直列変換回路32で直列データに変換されてラ
イン51から送信される。送信バイト数は、フレーム生成
回路33から信号59によりフレーム長カウント回路57を起
動し、該フレーム長カウント回路57がライン110により
並直列回路32のデータ送信動作を制御することで行う。
同時に、フレーム長カウント回路57はカウンタ27のカウ
ントダウン指示をライン58により行い、また、出力ポイ
ンタ30の更新指示をライン114により行う。
ムを直並列変換回路38で並列データとし、デコード回路
36で制御バイトＸ“E4"をデコードし、デコード出力ラ
イン56によりフレーム生成回路33に与える。フレーム生
成回路33は並直列変換回路32に対しデータ伝送フレーム
（第４図（Ｄ））の送信指示をライン49により行う。並
直列変換回路32の制御バイトをＸ“E5"とし、ライン50
からのデータをフレームデータとするデータ伝送フレー
ムをライン51に送信する。この時、データはバッファ記
憶装置29の出力ポインタ30で示すアドレスから順次読み
出され、並直列変換回路32で直列データに変換されてラ
イン51から送信される。送信バイト数は、フレーム生成
回路33から信号59によりフレーム長カウント回路57を起
動し、該フレーム長カウント回路57がライン110により
並直列回路32のデータ送信動作を制御することで行う。
同時に、フレーム長カウント回路57はカウンタ27のカウ
ントダウン指示をライン58により行い、また、出力ポイ
ンタ30の更新指示をライン114により行う。
端末側チャネル装置（RCH）17では、ライン51により
送られてきたフレームを直並列変換回路60で並列データ
に変換し、制御データをデコード回路61でデコードし、
デコード出力99が出力される。この信号により受信デー
タ制御回路98から受信データ数に応じた数の入力ポイン
タ63の更新信号が、受信データがバッファ記憶装置62に
ストアされるのに同期してライン100から出力される。
送られてきたフレームを直並列変換回路60で並列データ
に変換し、制御データをデコード回路61でデコードし、
デコード出力99が出力される。この信号により受信デー
タ制御回路98から受信データ数に応じた数の入力ポイン
タ63の更新信号が、受信データがバッファ記憶装置62に
ストアされるのに同期してライン100から出力される。
中央側チャネル装置（CCH）15において、バッファ記
憶装置29からデータを送信中にカウンタ27がゼロにな
り、データ連鎖がレジスタ26で指示されていると、デー
タ連鎖指示回路28の出力ライン45により、フレーム生成
回路33は１番目のCCWのデータの送信を終了として、デ
ータ連鎖指示フレーム（第４図（Ｃ）を生成し、並直列
変換回路32を通して端末側チャネル装置17に送信する。
次にレジスタ22、レジスタ21のデータをカウンタ27、レ
ジスタ26にセットし、２番目のCCWの新しいカウントの
もとに、再びデータ伝送フレームの送信を開始する。
憶装置29からデータを送信中にカウンタ27がゼロにな
り、データ連鎖がレジスタ26で指示されていると、デー
タ連鎖指示回路28の出力ライン45により、フレーム生成
回路33は１番目のCCWのデータの送信を終了として、デ
ータ連鎖指示フレーム（第４図（Ｃ）を生成し、並直列
変換回路32を通して端末側チャネル装置17に送信する。
次にレジスタ22、レジスタ21のデータをカウンタ27、レ
ジスタ26にセットし、２番目のCCWの新しいカウントの
もとに、再びデータ伝送フレームの送信を開始する。
端末側チャネル装置（RCH）17では、データ連鎖フレ
ームを受信すると、デコード回路61で制御バイトＸ“E
6"をデコードし、ライン77により入力ポインタ63のデー
タを連作ポインタ66にセットする。同時にバッファ記憶
装置62のデータの中にデータ連鎖があることを示すフラ
グ65もセットする。入出力装置19からI/Oインタフェー
スを経由して、端末側チャネル装置（RCH）17のインタ
フェース制御部75にデータ転送要求信号95が来ると、バ
ッファ記憶装置62は出力ポインタ67で示すアドレスから
のデータをデータライン89を通してインタフェース制御
部75に送る。インタフェース制御部75は該データをバス
94に乗せ、応答信号94を返す。同時に、インタフェース
制御部75はライン102により出力ポインタ67を更新す
る。この出力ポインタ67と連鎖ポインタ65を比較回路68
で比較し、一致信号がライン78に出力されると、フレー
ム生成回路71はチャネルコマンド語更新フレーム（第４
図（Ａ））を生成し、並直列変換回路94を通して中央側
チャネル装置15へ送信する。また、ライン78の一致信号
によりフラグ65をリセットする。
ームを受信すると、デコード回路61で制御バイトＸ“E
6"をデコードし、ライン77により入力ポインタ63のデー
タを連作ポインタ66にセットする。同時にバッファ記憶
装置62のデータの中にデータ連鎖があることを示すフラ
グ65もセットする。入出力装置19からI/Oインタフェー
スを経由して、端末側チャネル装置（RCH）17のインタ
フェース制御部75にデータ転送要求信号95が来ると、バ
ッファ記憶装置62は出力ポインタ67で示すアドレスから
のデータをデータライン89を通してインタフェース制御
部75に送る。インタフェース制御部75は該データをバス
94に乗せ、応答信号94を返す。同時に、インタフェース
制御部75はライン102により出力ポインタ67を更新す
る。この出力ポインタ67と連鎖ポインタ65を比較回路68
で比較し、一致信号がライン78に出力されると、フレー
ム生成回路71はチャネルコマンド語更新フレーム（第４
図（Ａ））を生成し、並直列変換回路94を通して中央側
チャネル装置15へ送信する。また、ライン78の一致信号
によりフラグ65をリセットする。
中央側チャネル装置（CCH）15は、デコード回路36に
より、フレームの制御バイトをデコードし、チャネル制
御装置（CHC）14へチャネルコマンド語更新信号54を出
す。この信号によりチャネル制御装置（CHC）14は、デ
ータ連鎖がレジスタ23で指示されていると、次の新しい
チャネルコマンド語（３番目のCCW）を主記憶装置11よ
り読み出してきて、バイトカウントをレジスタ22に、フ
ラグをレジスタ21にセットする。以下、チャネルコマン
ド語更新信号54が出るごとに、同様の動作を繰り返す。
より、フレームの制御バイトをデコードし、チャネル制
御装置（CHC）14へチャネルコマンド語更新信号54を出
す。この信号によりチャネル制御装置（CHC）14は、デ
ータ連鎖がレジスタ23で指示されていると、次の新しい
チャネルコマンド語（３番目のCCW）を主記憶装置11よ
り読み出してきて、バイトカウントをレジスタ22に、フ
ラグをレジスタ21にセットする。以下、チャネルコマン
ド語更新信号54が出るごとに、同様の動作を繰り返す。
以上の動作により、バッファを持った利点をそこなわ
ずに、チャネルコマンド語の更新を入出力インタフェー
スにデータを送った時点で行い、チャネル制御装置から
見ると従来のチャネル装置と同等の制御を行うことがで
きる。
ずに、チャネルコマンド語の更新を入出力インタフェー
スにデータを送った時点で行い、チャネル制御装置から
見ると従来のチャネル装置と同等の制御を行うことがで
きる。
次にデータ転送の終了時の動作について説明する。チ
ャネル制御装置14は、主記憶装置11から送るデータがな
くなった（チャネルコマンド語で指示されたデータをす
べて入出力装置に転送した）か、入出力装置からデータ
転送要求が来なくなって入出力装置から終了ステータス
が返ってきたとき、終了したチャネルコマンド語のアド
レスと残りバイトカウントを終了ステータスとして主記
憶にストアする必要がある。主記憶装置11から転送する
データがなくなった時は、残りバイトカウントの補正が
不要のため、説明を省き、以下では入出力装置からデー
タ転送要求が来なくなった時について説明する。
ャネル制御装置14は、主記憶装置11から送るデータがな
くなった（チャネルコマンド語で指示されたデータをす
べて入出力装置に転送した）か、入出力装置からデータ
転送要求が来なくなって入出力装置から終了ステータス
が返ってきたとき、終了したチャネルコマンド語のアド
レスと残りバイトカウントを終了ステータスとして主記
憶にストアする必要がある。主記憶装置11から転送する
データがなくなった時は、残りバイトカウントの補正が
不要のため、説明を省き、以下では入出力装置からデー
タ転送要求が来なくなった時について説明する。
端末側チャネル装置（RCH）17において、インタフェ
ース制御部75はライン101を通して入出力装置19より終
了ステータスを受取ると、該終了ステータスをライン86
によりプロセッサ73に渡す。プロセッサ73は終了ステー
タスを受取ると、データ連鎖フラグ65がセットされてい
るがどうかをライン79により調べる。フラグ65がセット
されているときは、連鎖ポインタ66から出力ポインタ67
を引いた値を、該当チャネルコマンド語の終了時の残り
カウントとする必要がある。減算回路69の出力は、フラ
グ65がセットされているとき、連鎖ポインタ66から出力
ポインタ67を引いた値を示している。プロセッサ73はこ
の減算回路69の出力を読み込み、フラグ65がセットとい
うことでレジスタ72に終了フレーム２（第４図（Ｆ））
の制御データＸ“67"と残りカウント（CP−OP）と終了
ステータスをライン92によりセットし、ライン87により
フレーム生成回路71にフレーム送信指示を出して並直列
変換回路74を起動する。これにより、終了フレーム２が
中央側チャネル装置15に送信される。中央側チャネル装
置15のデコード回路36は直並列変換回路28を通して制御
データＸ“67"をデコードし、ライン118によってプロセ
ッサ35に通知する。これを受けて、プロセッサ35は直並
列変換回路38、レジスタ37を通して終了フレーム２を受
け取り、終了ステータスと残りカウント（CP−OP）をラ
イン117によりチャネル制御装置14に送る。
ース制御部75はライン101を通して入出力装置19より終
了ステータスを受取ると、該終了ステータスをライン86
によりプロセッサ73に渡す。プロセッサ73は終了ステー
タスを受取ると、データ連鎖フラグ65がセットされてい
るがどうかをライン79により調べる。フラグ65がセット
されているときは、連鎖ポインタ66から出力ポインタ67
を引いた値を、該当チャネルコマンド語の終了時の残り
カウントとする必要がある。減算回路69の出力は、フラ
グ65がセットされているとき、連鎖ポインタ66から出力
ポインタ67を引いた値を示している。プロセッサ73はこ
の減算回路69の出力を読み込み、フラグ65がセットとい
うことでレジスタ72に終了フレーム２（第４図（Ｆ））
の制御データＸ“67"と残りカウント（CP−OP）と終了
ステータスをライン92によりセットし、ライン87により
フレーム生成回路71にフレーム送信指示を出して並直列
変換回路74を起動する。これにより、終了フレーム２が
中央側チャネル装置15に送信される。中央側チャネル装
置15のデコード回路36は直並列変換回路28を通して制御
データＸ“67"をデコードし、ライン118によってプロセ
ッサ35に通知する。これを受けて、プロセッサ35は直並
列変換回路38、レジスタ37を通して終了フレーム２を受
け取り、終了ステータスと残りカウント（CP−OP）をラ
イン117によりチャネル制御装置14に送る。
一方、端末側チャネル装置（RCH）17のフラグ65がセ
ットされていないときは、減算回路69において入力ポイ
ンタ63から出力ポインタ67を引いた値（IP−OP）がプロ
セッサ73に読み込まれる。プロセッサ73は、フラグ65が
セットされていないと、レジスタ72に終了フレーム１
（第４図（Ｅ））の制御データＸ“66"と残りカウント
（IP−OP）と終了ステータスをセットし、ライン87より
フレーム送信指示を出す。これにより、終了フレーム１
が中央側チャネル装置15に送信される。中央側チャネル
装置のプロセッサ35は、デカード回路36から制御データ
Ｘ“66"のデコード結果を通知されると、レジスタ37に
通して受け取った残りカウント（IP−OP）とカウンタ27
の値を加算してチャネル制御装置14に送る。
ットされていないときは、減算回路69において入力ポイ
ンタ63から出力ポインタ67を引いた値（IP−OP）がプロ
セッサ73に読み込まれる。プロセッサ73は、フラグ65が
セットされていないと、レジスタ72に終了フレーム１
（第４図（Ｅ））の制御データＸ“66"と残りカウント
（IP−OP）と終了ステータスをセットし、ライン87より
フレーム送信指示を出す。これにより、終了フレーム１
が中央側チャネル装置15に送信される。中央側チャネル
装置のプロセッサ35は、デカード回路36から制御データ
Ｘ“66"のデコード結果を通知されると、レジスタ37に
通して受け取った残りカウント（IP−OP）とカウンタ27
の値を加算してチャネル制御装置14に送る。
チャネル制御装置（CHC）14は、中央側チャネル装置
（CCH）15から送られてきた残りカウントと終了ステー
タスと自分で記憶しているチャネルコマンド語のアドレ
スをチャネルコマンド語の終了報告のステータスとして
主記憶装置11にストアする。
（CCH）15から送られてきた残りカウントと終了ステー
タスと自分で記憶しているチャネルコマンド語のアドレ
スをチャネルコマンド語の終了報告のステータスとして
主記憶装置11にストアする。
本発明によれば、バッファ記憶装置を中央側と端末側
の両方に持った時のチャネル装置において、データ連鎖
の先取りを行う場合においても、入出力命令の終了時に
チャネルコマンド語のアドレスと残りバイトカウントを
保証することができるので、プログラムは通常のチャネ
ルコマンド語のアドレスと、残りバイトカウントが保証
されたチャネル装置と異なる処理をする必要がなく、シ
リアルインタフェースにより中央処理装置と入出力装置
を遠距離化することが容易に可能となる。
の両方に持った時のチャネル装置において、データ連鎖
の先取りを行う場合においても、入出力命令の終了時に
チャネルコマンド語のアドレスと残りバイトカウントを
保証することができるので、プログラムは通常のチャネ
ルコマンド語のアドレスと、残りバイトカウントが保証
されたチャネル装置と異なる処理をする必要がなく、シ
リアルインタフェースにより中央処理装置と入出力装置
を遠距離化することが容易に可能となる。
第１図は本発明による全体システムの概略図、第２図は
中央側チャネル装置の詳細図、第３図は端末側チャネル
装置の詳細図、第４図はチャネル装置間で送受信される
フレームの一例を示す図、第５図はチャネルコマンド語
の一例を示す図、第６図乃至第８図は従来技術を説明す
る図である。 14……チャネル制御装置、15……中央側チャネル装置、
17……端末側チャネル装置、19……入出力装置、29,62
……バッファ記憶装置、35,73……プロセッサ。
中央側チャネル装置の詳細図、第３図は端末側チャネル
装置の詳細図、第４図はチャネル装置間で送受信される
フレームの一例を示す図、第５図はチャネルコマンド語
の一例を示す図、第６図乃至第８図は従来技術を説明す
る図である。 14……チャネル制御装置、15……中央側チャネル装置、
17……端末側チャネル装置、19……入出力装置、29,62
……バッファ記憶装置、35,73……プロセッサ。
Claims (2)
- 【請求項１】データ処理装置と入出力装置を接続するチ
ャネル装置を、データ処理装置に近い中央側チャネル装
置と、入出力装置に近い端末側チャネル装置の２つに分
離し、その間をシリアル伝送路で接続したチャネルシス
テムにおいて、 中央側チャネル装置に主記憶装置からのデータの先取り
制御とシリアル伝送路との間の情報伝送速度を調節する
ためのバッファ記憶装置を設け、端末側チャネル装置に
はデータの先き取り制御及び入出力装置と伝送路の情報
伝送速度の速度調節を行うためのバッファ記憶装置を設
け、 中央側チャネル装置は、複数のデータ連鎖指示のチャネ
ルコマンド語による中央側から端末側に対するデータ転
送処理を行う場合、１つのチャネルコマンド語による中
央側から端末側に対するデータ転送が終了し、次のチャ
ネルコマンド語によるデータ転送を行うとき、データ連
鎖指示を端末側に知らせ、その後、次のチャネルコマン
ド語によるデータ転送を行い、端末側チャネル装置は、
入出力装置との間のデータ転送において、データ連鎖指
示以前のデータを転送し終えたとき、中央側チャネル装
置に対し、チャネルコマンド語更新指示を行うことを特
徴とするチャネルシステム。 - 【請求項２】特許請求の範囲第１項記載のチャネルシス
テムにおいて、端末側バッファ記憶装置に中央側チャネ
ル装置から転送されたデータが入出力装置に転送されず
に残った状態でチャネルコマンド語を終了した時、端末
側チャネル装置は、データ連鎖指示がある場合は、端末
側バッファ記憶装置上にデータ連鎖指示以前のデータが
残っていると該データ連鎖指示までの残りデータ量を中
央側チャネル装置に報告し、データ連鎖指示がない場合
は、すべての残りデータ量を中央側チャネル装置に報告
し、中央側チャネル装置は、データ連鎖指示がある場
合、端末側チャネル装置からの前記残りデータ量をプロ
グラムに対する残りデータ量として報告し、データ連鎖
がない場合は、端末側チャネル装置からの前記残りデー
タ量と中央側バッファ記憶装置上に残っているデータ量
を加算し、その値をプログラムに対する残りデータ量と
して報告することを特徴とするチャネルシステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218902A JPH0816891B2 (ja) | 1985-10-01 | 1985-10-01 | チヤネルシステム |
| US06/911,785 US4841475A (en) | 1985-10-01 | 1986-09-26 | Data transfer system and method for channels with serial transfer line |
| KR1019860008157A KR900007136B1 (ko) | 1985-10-01 | 1986-09-29 | 데이터 입출력 제어장치 및 그 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218902A JPH0816891B2 (ja) | 1985-10-01 | 1985-10-01 | チヤネルシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6278659A JPS6278659A (ja) | 1987-04-10 |
| JPH0816891B2 true JPH0816891B2 (ja) | 1996-02-21 |
Family
ID=16727101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60218902A Expired - Lifetime JPH0816891B2 (ja) | 1985-10-01 | 1985-10-01 | チヤネルシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4841475A (ja) |
| JP (1) | JPH0816891B2 (ja) |
| KR (1) | KR900007136B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398053A (ja) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | チエ−ンデ−タ処理方式 |
| JPS63173149A (ja) * | 1987-01-12 | 1988-07-16 | Fujitsu Ltd | 遠隔チヤネル制御方式 |
| JPS63257836A (ja) * | 1987-04-16 | 1988-10-25 | Man Design Kk | デ−タ伝送方式 |
| JPH0620221B2 (ja) * | 1987-07-15 | 1994-03-16 | 大日本スクリ−ン製造株式会社 | 読取りタイミングを相対的にずらせた画像読取り装置 |
| JPH0831074B2 (ja) * | 1987-11-25 | 1996-03-27 | 株式会社日立製作所 | チャネル制御方式 |
| US4939735A (en) * | 1988-07-21 | 1990-07-03 | International Business Machines Corporation | Information handling system having serial channel to control unit link |
| JPH02129746A (ja) * | 1988-11-09 | 1990-05-17 | Mitsubishi Electric Corp | 入出力チャネル装置 |
| EP0374764B1 (en) * | 1988-12-19 | 2001-04-04 | Nec Corporation | Data transfer apparatus |
| EP0395376A3 (en) * | 1989-04-28 | 1993-06-30 | International Business Machines Corporation | Data processing and handling system with channel extender in data processor to peripheral device data transfer link |
| US5133078A (en) * | 1989-08-11 | 1992-07-21 | International Business Machines Corporation | Serial frame processing system in which validation and transfer of a frame's data from input buffer to output buffer proceed concurrently |
| USD327260S (en) | 1989-08-11 | 1992-06-23 | International Business Machines Corporation | Interconnect housing for coupling electrical signals between a computer and a control unit |
| EP0412269A3 (en) * | 1989-08-11 | 1992-02-26 | International Business Machines Corporation | Channel and extender unit operable with byte mode or non-byte mode control units |
| DE69028462T2 (de) * | 1989-08-11 | 1997-03-27 | Ibm | Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung |
| US5185862A (en) * | 1989-10-30 | 1993-02-09 | International Business Machines Corp. | Apparatus for constructing data frames for transmission over a data link |
| US5101477A (en) * | 1990-02-16 | 1992-03-31 | International Business Machines Corp. | System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers |
| US5544347A (en) | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
| JP3293635B2 (ja) * | 1990-12-27 | 2002-06-17 | 日本電気株式会社 | チャネル装置 |
| JPH04350737A (ja) * | 1991-05-29 | 1992-12-04 | Nec Corp | マイクロコンピュータ |
| JP3549003B2 (ja) * | 1993-08-31 | 2004-08-04 | 株式会社日立製作所 | 情報送出装置および情報送出／受信システム |
| US5901327A (en) * | 1996-05-28 | 1999-05-04 | Emc Corporation | Bundling of write data from channel commands in a command chain for transmission over a data link between data storage systems for remote data mirroring |
| US6052797A (en) * | 1996-05-28 | 2000-04-18 | Emc Corporation | Remotely mirrored data storage system with a count indicative of data consistency |
| US5987541A (en) * | 1997-03-06 | 1999-11-16 | Advanced Micro Devices, Inc. | Computer system using signal modulation techniques to enhance multimedia device communication |
| US6185631B1 (en) | 1998-10-14 | 2001-02-06 | International Business Machines Corporation | Program for transferring execution of certain channel functions to a control unit and having means for combining certain commands and data packets in one sequence |
| US6330585B1 (en) | 1998-10-14 | 2001-12-11 | International Business Machines Corporation | Transfer information using optical fiber connections |
| US6240446B1 (en) | 1998-10-14 | 2001-05-29 | International Business Machines Corporation | Multiplexing of multiple data packets for multiple input/output operations between multiple input/output devices and a channel subsystem having multiple channels |
| US6609165B1 (en) | 1999-09-27 | 2003-08-19 | International Business Machines Corporation | Method and apparatus for using fibre channel extended link service commands in a point-to-point configuration |
| US6499066B1 (en) | 1999-09-27 | 2002-12-24 | International Business Machines Corporation | Method and apparatus for using fibre channel test extended link service commands for interprocess communication |
| US6779159B2 (en) | 2001-06-08 | 2004-08-17 | Sumitomo Mitsubishi Silicon Corporation | Defect inspection method and defect inspection apparatus |
| US7639713B2 (en) * | 2004-01-21 | 2009-12-29 | Emc Corporation | Database block network attached storage packet joining |
| US20190171609A1 (en) * | 2017-12-05 | 2019-06-06 | Qualcomm Incorporated | Non-destructive outside device alerts for multi-lane i3c |
| CN114221903B (zh) * | 2021-11-30 | 2024-03-12 | 新华三技术有限公司合肥分公司 | 一种数据传输方法及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586173B2 (ja) * | 1978-01-20 | 1983-02-03 | 株式会社日立製作所 | チャネル制御方式 |
| US4355354A (en) * | 1978-06-29 | 1982-10-19 | Standard Oil Company (Indiana) | Interface apparatus for coupling a minicomputer to a microcomputer for the transfer of data between them and method for using same |
| US4424565A (en) * | 1981-06-22 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Channel interface circuit with high speed data message header field translation and direct memory access |
| US4484263A (en) * | 1981-09-25 | 1984-11-20 | Data General Corporation | Communications controller |
| US4546429A (en) * | 1984-12-27 | 1985-10-08 | The United States Of America As Represented By The Secretary Of The Air Force | Interactive communication channel |
| US4712176A (en) * | 1985-02-11 | 1987-12-08 | International Business Machines Corp. | Serial channel interface with method and apparatus for handling data streaming and data interlocked modes of data transfer |
-
1985
- 1985-10-01 JP JP60218902A patent/JPH0816891B2/ja not_active Expired - Lifetime
-
1986
- 1986-09-26 US US06/911,785 patent/US4841475A/en not_active Expired - Lifetime
- 1986-09-29 KR KR1019860008157A patent/KR900007136B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR870004365A (ko) | 1987-05-09 |
| KR900007136B1 (ko) | 1990-09-29 |
| US4841475A (en) | 1989-06-20 |
| JPS6278659A (ja) | 1987-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6278659A (ja) | チヤネルシステム | |
| US4213176A (en) | System and method for increasing the output data throughput of a computer | |
| US4325119A (en) | Process and apparatus employing microprogrammed control commands for transferring information between a control processor and communications channels | |
| US4348725A (en) | Communication line service interrupt technique for a communications processing system | |
| US4133030A (en) | Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks | |
| JPH0332094B2 (ja) | ||
| US4261033A (en) | Communications processor employing line-dedicated memory tables for supervising data transfers | |
| US4156277A (en) | Access request mechanism for a serial data input/output system | |
| US4729095A (en) | Broadcast instruction for use in a high performance computer system | |
| US5101477A (en) | System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| JPH0783389B2 (ja) | フレーム構成装置 | |
| JPH0332818B2 (ja) | ||
| US4336588A (en) | Communication line status scan technique for a communications processing system | |
| US5812878A (en) | System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller | |
| EP0640925B1 (en) | Data processing system having serial interface | |
| US20120271973A1 (en) | Data transfer system and data transfer method | |
| JPS63228856A (ja) | 通信制御装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| SU1029175A2 (ru) | Селекторный канал | |
| JPS6226487B2 (ja) | ||
| EP0609083A1 (en) | Information transfer in a data processing system | |
| JP3324128B2 (ja) | Ｉ／ｏ制御装置 | |
| JPS60128550A (ja) | 全２重通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |