JPH0817198B2 - バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置 - Google Patents

バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置

Info

Publication number
JPH0817198B2
JPH0817198B2 JP4038149A JP3814992A JPH0817198B2 JP H0817198 B2 JPH0817198 B2 JP H0817198B2 JP 4038149 A JP4038149 A JP 4038149A JP 3814992 A JP3814992 A JP 3814992A JP H0817198 B2 JPH0817198 B2 JP H0817198B2
Authority
JP
Japan
Prior art keywords
chip
carrier
contact
solder
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4038149A
Other languages
English (en)
Other versions
JPH0582616A (ja
Inventor
ブルーノ、ロバート、アイミ
ラルフ、フランシス、アントヌッチ
ファーディナンド、ダン、ディマリア
ハミド、レザ、トラビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0582616A publication Critical patent/JPH0582616A/ja
Publication of JPH0817198B2 publication Critical patent/JPH0817198B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路チップの試験用の
方法および装置、より詳しくは、回路チップのバーンイ
ン試験を実施する際に用いるための、回路チップと一時
キャリアとの間の接続を行うための方法および装置に関
する。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体装置は、新技術の進化とともにますます小型化し高密
度化している。しかしながら、回路密度の増大は、競争
力を保つためにチップ故障率を低減しなければならない
時に、全チップ故障率の対応した増加をもたらしてい
る。従って、チップ製造業者は、故障として公知である
欠陥チップを生じる欠点を識別してなくすることにより
自己の製品の品質を改善する課題をつきつけられてい
る。プロセスの変動性を低減することによりシステム上
の欠点をなくすために相当の改善がなされているが、収
量および信頼性の双方に影響するあらゆる偶発的欠点を
なくするにはプロセスの改善だけでは不十分である。従
来、そうした偶発的欠点の多くを排除することにより製
品故障率を許容水準まで改善するために、各種スクリー
ニング技法が採用されている。
【０００３】これらのスクリーニング形式の最も成功し
たものはバーンインであり、これも近年著しい改善が見
られる。静的バーンインが初めて導入された当時、バイ
ポーラ型および初期のＭＯＳＦＥＴ製品の場合、故障率
改善係数は２が通常であった。チップ入出力パッドに対
する刺激の付加を含む動的バーンインは、５〜２０倍の
改善を得ている。バーンインの効率がバーンインプロセ
スにおける検出を逃れた故障によって制限されているこ
とは現在公知である。一部のチップは、不完全であるか
またはまったくバーンインを受けておらず、使用中に生
じる初期故障の多くを占めている。
【０００４】この非効率を克服するためにインサイトバ
ーンインが開発された。インサイトバーンインでは、試
験は、チップが正しいストレスを受けるように実施さ
れ、回復する可能性を有する故障が識別される。インサ
イトバーンインは、故障率を３０以上の係数で改善させ
ることが示されている。シングルチップモジュールの場
合、バーンインプロセスは、通常、バーンインボードの
ソケットへの完全パッケージ化チップの挿入を含む。マ
ルチチップモジュール（ＭＣＭ）の場合、プロセスは一
般に直接的ではなく、同一ＭＣＭの混合技術により、状
況はよりいっそう複雑になる。マルチチップパッケージ
でバイポーラ型チップとともに使用されるＣＭＯＳチッ
プは、信頼性目的を達成するために必要なインサイトバ
ーンインプロセスが使用できない。
【０００５】高密度チップの場合、信頼性故障率を改善
するための最善かつ最も効率的な方法は、シングルチッ
プモジュールのインサイトバーンインを利用することで
ある。チップは、はんだリフローチップ結合プロセスに
よってセラミック基板上に置かれ、キャップを付けら
れ、試験を受け、バーンインが行われて、顧客に出荷さ
れる。
【０００６】Bry らによる“Reusable Chip Test Packa
ge”(IBM Technical DisclosureBulletin, Vol. 22, N
o. 4, Sept. 1979) では、最終カプセル封じに先行する
試験用のはんだその他の結合を用いずに集積回路チップ
の実装を可能にする試験パッケージを開示している。
【０００７】“Dynamic Burn-In of Integrated Circui
t Chips at the Wafer Level”(IBMTechnical Disclosu
re Bulletin, Vol. 29, No. 6, November 1986)では、
ウェーハが放射熱源によってプリント回路基板に取り付
けおよび取り外されるウェーハレベルでのバーンイン試
験を開示している。
【０００８】“Improved Semiconductor Chip Solder B
all to Minimize Stress”(29111，Research Disclosur
e,July 1988,Number 291)では、チップはんだ球と、接
続を行うためのチップパッドサイトに穴を有する基板上
のはんだダムによって個別化されている基板との間に永
久接続を行う方法を開示している。
【０００９】“Test and Repair of Direct Chip Attac
h Modules ”(IBM TechnicalDisclosure Bulletin, Vo
l. 31, No. 3, August 1988)では、チップ試験が不良で
ある、または、モジュールパッドとチップ接続との間の
結合が不良であるモジュールからチップを取り外すため
の方法を開示している。開示された方法では、取り外し
プロセスでそのチップは破壊され、新しいチップが取り
付けられる。
【００１０】“Solder Ball Reflow”(30239, Research
Disclosure, June 1989, No.302）では、はんだが接着
しないプレート固定具を基板上に重ねることによりはん
だ球とセラミック回路基板の金属パッドとの間の永久接
続を行う方法を開示している。プレートには穴が設けら
れており、リフローにおいてはんだ球を平坦にし、各自
のパッドおよびピンに達するように抑制する。
【００１１】Beamanらによって1990年12月4 日に取得さ
れた米国特許第4,975,079 号“Connector Assembly for
Chip Testing ”は、試験中に電気デバイスの凸状変形
可能な接点領域と電気的接触を行わせるための、接点部
材を有する電気コネクタおよび刺激手段を開示してい
る。
【００１２】本発明の目的は、被試験チップと接触する
ための接点を有する一時チップキャリア、チップと接点
との間の固体結合の領域を管理するための一時チップキ
ャリア上の接点制限層、および、試験後に損傷を生じず
に一時チップキャリアから回路チップを取り外すために
結合の領域が接点制限層によって制限されるように接点
で被試験チップをキャリアに結合するための結合材料を
含む、回路チップ試験装置を提供することである。
【００１３】本発明の第２の目的は、被試験チップと一
時チップキャリアとの間で接点で接触させることと、チ
ップと接点との間の固体結合領域を制限することと、試
験後に損傷を生じずに一時チップキャリアから回路チッ
プを取り外すために結合領域が制限されるように接点で
被試験チップを一時チップキャリアに結合することを含
む、回路チップを一時チップキャリアに接続する方法を
提供することである。
【００１４】
【課題を解決するための手段】本発明では、被試験回路
チップはチップ製造プロセスのバーンインおよび試験段
階を実施するために一時的な犠牲キャリアに取り付けら
れる。この取り付け技法は、チップまたはキャリアにま
ったく損傷を与えずに回路チップを一時キャリアのセラ
ミック基板から剪断することができるので、キャリアの
再使用を可能にする。チップのはんだ球と、セラミック
基板の銅などのはんだ濡れ性材料のリード線またはパッ
ドとの間の接続は、チップをキャリアに置いて、はんだ
をリフローするためにチップ結合またはリフローファー
ネスで加熱することによって行われる。リード線または
パッドは、はんだが接着しないクロムなどの非濡れ性材
料の被覆によって覆われる。この被覆は、はんだ球と銅
リード線との間の制限された結合を作るためにはんだが
流れる穴を有する。バーンイン後、これらの制限された
結合は、チップまたはキャリアに損傷を生じることなく
剪断される。その後、高温水素リフロープロセスが使用
され、はんだ球をその原形に再形成する。チップは出荷
の前にいずれかの物理的損傷を目視検査される。
【００１５】本発明の取り付け技法は、バーンインおよ
び試験手順全体を通じてキャリアの適正位置にチップを
保持するに十分な強さでありながら、チップまたはキャ
リアのいずれにも損傷を生じずに剪断できる程度の強度
である電気的に高信頼性の結合をもたらす。本発明の取
り付け技法は、信頼性に劣る圧力接点を形成するために
高価で複雑な機械的コネクタまたはプローブを要求する
従来公知の技術に比較して極めて安価である。
【００１６】
【実施例】図１は、本発明を用いたチップ製造における
ウェーハ試験１０から在庫３２までのプロセスフローの
説明図である。図１のブロック１０は、この時点で良品
チップと不良チップを分離するためにウェーハの機能性
が試験されるウェーハ試験を示す。ブロック１２は、ウ
ェーハの各チップの裏面がそのウェーハの個々のチップ
を識別するための識別とともにレーザでスクライブされ
る、スクライブ段階を示す。図１のブロック１４は、ダ
イシング・ソート・ピック及びプレース段階を示す。ダ
イシング段階では、ウェーハが個々のチップに分割され
る。ソート段階では、個々のチップは、ウェーハ試験１
０で決定されたように、不良、良品および部分良品チッ
プに分類される。
【００１７】ブロック１４のピック及びプレース段階で
は、個々のチップは、後述の通り、チップ結合またはリ
フローファーネスで一時的犠牲キャリアに装填される。
ブロック１６で、後述のバーンインおよびモジュール試
験においてチップを保護するために、各チップにドライ
キャップが取り付けられる。キャップ取り付け段階１６
でチップにキャップが被せられた後、それらのチップは
バーンインボードに置かれ、さらにこれらのボードは図
１のブロック１８の試験およびストレス付加を実施する
ためにバーンインツールに置かれる。ブロック１８のバ
ーンイン試験後、チップはバーンインボードから取り外
され、バーンイン試験に合格したチップは個々にモジュ
ール試験段階２０で試験される。
【００１８】バーンイン試験１８では、チップは高圧お
よび高温を適用することによりストレスがかけられ、前
述のように、故障を選別するために作動させる。モジュ
ール試験２０では、顧客に出荷されるチップがシステム
要求条件を満たすことを保証するために、各チップはシ
ステムシュミレーションによって個別に試験される。バ
ーンイン試験およびモジュール試験とも当業者によって
十分に理解されており、本発明の一部を成さない。ブロ
ック２２で、ブロック１８のバーンイン試験およびブロ
ック２０のモジュール試験の両方に合格したチップは、
ブロック１６で付けられたドライキャップを取り外すこ
とによりキャップが外され、一時キャリアからチップが
取り外されるブロック２４のチップ取り外し段階に進め
られる。ブロック２４のチップ取り外しでは、個々のチ
ップはチップボートに載せられ、これが後述のようにブ
ロック２６ではんだ球をその原形に再形成するためにリ
フローファーネスに入れられる。ブロック２８で、それ
らのチップはいずれかの機械的損傷の徴候を有するチッ
プを選別するために目視検査を受ける。ブロック３０
で、スクライブ段階１２で加えられた識別情報が読み取
られ、追跡できるようにデータログシステムに付加され
る。チップはこの時点で完了し、顧客への出荷のために
ブロック３２で在庫に加えられる。
【００１９】図２は、被試験チップ４４のはんだ球４０
と取り外し可能チップキャリア３３の接点との間の１つ
の接続を示す説明図である。この接続は、前述の通り、
ブロック１４のピック及びプレース段階で行われる。一
時キャリアは、接点を形成するための銅などのはんだ濡
れ性材料のリード線３６が蒸着されているセラミック基
板３４を含む。被覆３８は、後述の通り、リード線３６
とはんだ球４０との間の接続領域を限定するためにリー
ド線３６上に被覆される。
【００２０】被覆層３８は、はんだ球４０のはんだが接
着しないクロムなどの非濡れ性材料によって形成され
る。被覆層３８は、各自の接点におけるはんだ球４０と
リード線３６との接触円の半径を縮小することによりリ
ード線３６とはんだ球４０との間の接続領域を限定する
ように設計されている穴４２を含む。はんだ球４０はチ
ップ４４の回路に電気接続を付与することが理解されよ
う。
【００２１】図３は、取り外し可能チップキャリア３３
のフィンガ４６の設計の説明図である。図２に関連して
説明したように、フィンガ４６は、非濡れ性層３８が被
覆されたリード線３６を含む。この層３８は、リード線
３６の表面をそこに置かれるはんだ球に触れさせるため
の穴４２を有する。フィンガ４６は、一実施例におい
て、直径６ミルとしてよい拡大部分４８を含む。穴４２
は、約４ミルを超える直径を有するはんだ球４０によっ
て使用するために１．８ミル±０．６ミルの直径を有す
る。しかし、穴４２は約０．８ミル程度に小さくしても
よい。上述の穴４２による接続は、チップ４４または一
時キャリア３３のいずれにも損傷を与えるには十分では
ない、約６ｇの剪断力をかけることにより破壊し得るこ
とが知られている。さらに、接続を破壊するのに要する
剪断力は穴４２によって得られる領域に関係することが
分かっている。例えば、約６．２ミルの直径を有する穴
は、約６７ｇの破壊剪断力を要する。
【００２２】図４は、前述の通り図１のキャップ取り付
け段階１６において一時キャリアに接続されたチップ４
４上に置かれるドライキャップ５０の説明図である。こ
のドライキャップ５０は、チップ４４の保護となり、さ
らに、図１のバーンイン段階１８およびモジュール試験
段階２０において用いる識別がマークされている。図４
はさらに、当業者で十分に理解されているように、チッ
プ４４を動作させるために電力および電気信号をリード
線３６に供給するための内部コネクタを有する一時キャ
リア３３の接続ピン５２を示す。
【００２３】図５は、図１のチップ取り外し段階２４で
実行される、はんだ球４４とリード線３６との間の接続
の破壊を示す。５４で図示したように、被覆層によって
生じた限定接続領域は、５６で示す直線剪断力をかける
ことにより破壊される。この実施例では、直線剪断力５
６に加えて、または、その代わりとして、５４で示す接
続を破壊するためにねじり力も使用することができる。
その前者の使用例では、少量の残留はんだが穴４２に残
るが、その量は極めてわずかであり、はんだ球４０がリ
フロー段階２６で変形される場合にはんだ球４０はその
原形に戻り、事実上影響を受けない。
【００２４】図６は、図１のチップ取り外し段階２４に
おいて取り外し可能チップキャリア３３からチップ４４
を取り外すための機構の説明図である。チップキャリア
３３は、モジュールホルダ６０のキャビティに留められ
ているが、チップ４４はアーム６２によって正しい位置
に保持されており、モジュールホルダ６０はチップ４４
とキャリア３３との間の接続がチップ４４の１側面に対
するアーム６２の端面６４の作用によって破壊されるよ
うな直線剪断力５６をかけることにより並進させられ
る。真空ペンシル６６は、アームが第２の位置に持ち上
げられた際に、アーム６２に対してチップ４４を保持す
るための保持力を与える。図７は、アームが上述の第２
の位置に持ち上げられた際の図６のチップ取り外し機構
の別の図である。アーム６２が持ち上げられた第２の位
置で、第２の真空ペンシル７０がチップ４４をアーム６
２のキャビティからチップボート７２へ点線７４によっ
て示されたように取り外すために使用される。チップ４
４は、はんだ球がリフロー段階２６で正しく再形成され
るように、上部位置に自己のはんだ球を持ったチップボ
ート７２に置かれることが理解されよう。チップボート
７２は、一度充填されると、前述のように、はんだ球を
再形成するためにリフローファーネスに入れられる。
【００２５】図８は、図１のバーンイン試験１８および
モジュール試験段階２０による故障率の改善を示すグラ
フである。図８は、時間当たり電界等価電力供給後のチ
ップの累積故障のグラフである。線８０は、バーンイン
試験１８およびモジュール試験２０を受けずに発生した
故障を表し、線８２は、図１のプロセス後に発生した故
障を表す。
【図面の簡単な説明】
【図１】本発明を用いたチップ製造プロセスフローの説
明図。
【図２】図１のプロセスのピック及びプレース段階で形
成される被試験チップのはんだ球と取り外し可能チップ
キャリアとの間の１つの接続を示す説明図。
【図３】図２の取り外し可能チップキャリアの接点のフ
ィンガの設計を示す説明図。
【図４】図１のプロセスのキャップ取り付け段階で被試
験チップに付加されるドライキャップの説明図。
【図５】図１のプロセスのチップ取り外し段階での図２
の接続の破壊を示す説明図。
【図６】取り外し可能チップキャリアからチップを取り
外すための機構の説明図。
【図７】チップ取り外し段階で取り外されたチップが図
１のリフロー段階で用いるチップボートに置かれる際の
図６の機構の別の説明図。
【図８】図１のプロセスのバーンイン試験による故障率
の改善を示すグラフ。
【符号の説明】
３３ 取り外し可能チップキャリア ３４ セラミック基板 ３６ リード線 ３８ 被覆層 ４０ はんだ球 ４２ 穴 ４４ チップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファーディナンド、ダン、ディマリア アメリカ合衆国ニューヨーク州、ワッピン ガーズ、フォールズ、スプリット、ツリ ー、ドライブ、５ (72)発明者 ハミド、レザ、トラビー アメリカ合衆国バーモント州、エセック ス、ジャンクション、ビーチ、ストリー ト、41 (56)参考文献 特開 平１−215046（ＪＰ，Ａ) 特公 平１−21620（ＪＰ，Ｂ２)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】回路チップ試験装置であって、 被試験チップと接触するための接点を有するキャリア
    と、 チップと前記接点との間の固体結合の領域を、前記接点
    上で通常の永久結合領域よりも狭く管理するための接点
    制限手段と、 試験において前記接点で前記キャリアと被試験チップと
    を結合するための結合手段であり、前記キャリアと回路
    チップとの間の固体結合を破壊するのに必要とする力を
    制限するために、前記固体結合領域が前記接点制限手段
    によって制限せしめられる結合手段と、 試験後に前記キャリアからチップを取り外すための取り
    外し手段とを含むことを特徴とする装置。
  2. 【請求項２】請求項１に記載の装置であって、前記接点
    制限手段が、前記結合手段が接着しない非濡れ性材料に
    よってできていることを特徴とする装置。
  3. 【請求項３】請求項１に記載の装置であって、前記取り
    外し手段が、 前記試験後にチップおよび前記キャリアを保持するため
    の保持手段と、 前記結合手段によって形成された結合を破壊するために
    チップと前記キャリアとの間に剪断力を付与するための
    力付加手段とを含むことを特徴とする装置。
  4. 【請求項４】チップ試験用の再使用可能チップキャリア
    であって、 キャリア基板と、 被試験チップとの電気接続を作るための前記キャリア基
    板の表面のはんだ濡れ性材料の１つ以上のキャリア接点
    と、 前記キャリア接点上の被覆であり、前記被覆は、キャリ
    ア接点とチップ接点との間の結合を分離するために必要
    な力が、試験後にチップがチップキャリアから分離され
    る際に所望の値に低減されるように、前記基礎キャリア
    接点と被試験チップのチップ接点との間の固体接続の結
    合を制限するための制限手段を有するものであり、この
    制限手段によって固体結合領域が通常の永久結合領域よ
    りも狭く定められるものである、前記被覆とを含むこと
    を特徴とする再使用可能チップキャリア。
  5. 【請求項５】請求項４に記載の再使用可能チップキャリ
    アであって、前記被覆がはんだ非濡れ性材料でできてい
    ることを特徴とする再使用可能チップキャリア。
  6. 【請求項６】請求項４記載の再使用可能チップキャリア
    であって、前記制限手段が、基礎キャリア接点と接触で
    きるように前記被覆を貫通する穴を有することを特徴と
    する再使用可能チップキャリア。
  7. 【請求項７】回路チップを試験するための方法であっ
    て、 被試験チップを一時基板上に置く段階であり、前記チッ
    プは前記一時基板のキャリア接点と前記チップのチップ
    接点との間に１つ以上のはんだ球を有するものである前
    記段階と、 前記はんだ球をリフローするために前記チップおよび前
    記一時基板を加熱するための段階と、 前記はんだ球と前記キャリア接点との間の被覆によって
    前記キャリア接点と前記チップ接点との間のはんだの流
    れを通常の永久結合領域よりも狭く制限する段階であ
    り、前記被覆がはんだ非濡れ性材料でできているもので
    ある前記段階と、 前記一時基板と前記チップとの間の制限されたはんだ接
    続を凝固するために前記チップおよび前記一時基板を冷
    却する段階と、 前記チップのバーンイン試験を実施する段階と、 前記チップを前記一時キャリアから分離するために前記
    制限されたはんだ接続を破壊するために前記チップと前
    記一時基板との間に力を付加する段階とを含むことを特
    徴とする方法。
  8. 【請求項８】請求項７記載の方法であって、前記はんだ
    球をリフローするために前記一時基板とのチップの分離
    後に前記チップを加熱し、前記はんだ球を以後の使用の
    ために再形成する段階を含むことを特徴とする方法。
JP4038149A 1991-03-27 1992-02-25 バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置 Expired - Lifetime JPH0817198B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US676778 1991-03-27
US07/676,778 US5237269A (en) 1991-03-27 1991-03-27 Connections between circuit chips and a temporary carrier for use in burn-in tests

Publications (2)

Publication Number Publication Date
JPH0582616A JPH0582616A (ja) 1993-04-02
JPH0817198B2 true JPH0817198B2 (ja) 1996-02-21

Family

ID=24715965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4038149A Expired - Lifetime JPH0817198B2 (ja) 1991-03-27 1992-02-25 バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置

Country Status (2)

Country Link
US (1) US5237269A (ja)
JP (1) JPH0817198B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2110472C (en) * 1993-03-01 1999-08-10 Anilkumar Chinuprasad Bhatt Method and apparatus for in-situ testing of integrated circuit chips
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
US5414372A (en) * 1993-06-23 1995-05-09 Vlsi Technology, Inc. Reusable test apparatus for integrated circuit chips
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5556024A (en) * 1994-09-29 1996-09-17 International Business Machines Corporation Apparatus and method for removing known good die using hot shear process
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP3260253B2 (ja) * 1995-01-06 2002-02-25 松下電器産業株式会社 半導体装置の検査方法と検査用導電性接着剤
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
US5593903A (en) * 1996-03-04 1997-01-14 Motorola, Inc. Method of forming contact pads for wafer level testing and burn-in of semiconductor dice
US5874319A (en) * 1996-05-21 1999-02-23 Honeywell Inc. Vacuum die bond for known good die assembly
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use
US6251469B1 (en) 1997-03-19 2001-06-26 International Business Machines, Corporation Method of rendering a substrate selectively non-wettable chip carrier with enhanced wire bondability
US5984164A (en) 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
US6571359B1 (en) * 1999-12-13 2003-05-27 Intel Corporation Systems and methods for testing processors
CA2259043A1 (en) * 1999-01-18 2000-07-18 Ibm Canada Limited-Ibm Canada Limitee Apparatus and method for non-destructive, low stress removal of soldered electronic components
US6365977B1 (en) 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6303400B1 (en) 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
US7087513B2 (en) * 2004-10-26 2006-08-08 International Business Machines Corporation Method to produce low strength temporary solder joints
CN104409370B (zh) * 2014-11-18 2017-06-13 通富微电子股份有限公司 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3163709A (en) * 1962-02-02 1964-12-29 Hughes Aircraft Co Hollow solder terminal having a drill guide opening
US3243498A (en) * 1964-12-24 1966-03-29 Ibm Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
US4015328A (en) * 1975-06-02 1977-04-05 Mcdonough Cletus G Multilayered circuit assembly including an eyelet for making weldable connections and a method of making said assembly
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4373778A (en) * 1980-12-30 1983-02-15 International Business Machines Corporation Connector implemented with fiber optic means and site therein for integrated circuit chips
US4551914A (en) * 1983-10-05 1985-11-12 Hewlett-Packard Company Method of making flexible circuit connections
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4689556A (en) * 1984-10-12 1987-08-25 Daymarc Corporation Broad band contactor assembly for testing integrated circuit devices
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
JPS6421620A (en) * 1987-07-17 1989-01-25 Tokyo Tatsuno Kk Portable translation device
FR2622353B1 (fr) * 1987-10-22 1990-03-23 Bendix Electronics Sa Produit en bande pour supporter et convoyer des composants electroniques et procede pour sa fabrication
JPH01215046A (ja) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd 共晶はんだバンプ電極の試験方法
US5048744A (en) * 1988-12-23 1991-09-17 International Business Machines Corporation Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing

Also Published As

Publication number Publication date
US5237269A (en) 1993-08-17
JPH0582616A (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
JPH0817198B2 (ja) バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置
US6737882B2 (en) Method for universal wafer carrier for wafer level die burn-in
JP2837829B2 (ja) 半導体装置の検査方法
US6049977A (en) Method of forming electrically conductive pillars
US6523255B2 (en) Process and structure to repair damaged probes mounted on a space transformer
US6900654B2 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
EP0453147A1 (en) Testing electronic components
JP2801858B2 (ja) テストソケット及びそれを用いたｋｇｄの製造方法
JPH07130920A (ja) バーンインソケット及びこれを使ったバーンインテスト方法
JPH07193106A (ja) バーンインテスト用チップのホールディング装置及びその製造方法
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
US5656941A (en) Tab tape-based bare chip test and burn-in carrier
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
US6255208B1 (en) Selective wafer-level testing and burn-in
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
US20030011060A1 (en) Semiconductor die adapter and method of using
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JPH01217931A (ja) フリップチップ
Gilg Known good die meets chip size package
CN117650066A (zh) 一种减少Chiplet芯片封装缺陷的方法及装置
JPH1194903A (ja) チップサイズパッケージ半導体の不良解析方法
KR19980045998A (ko) 노운 굳 패키지 및 그의 제조방법
JP2000065857A (ja) ウェハ検査用補助プローブカード及びウェハ検査方法
JPS62122228A (ja) 配線基板検査方法