JPH08172058A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08172058A JPH08172058A JP6316188A JP31618894A JPH08172058A JP H08172058 A JPH08172058 A JP H08172058A JP 6316188 A JP6316188 A JP 6316188A JP 31618894 A JP31618894 A JP 31618894A JP H08172058 A JPH08172058 A JP H08172058A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- film
- interlayer insulating
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ブランケットタングステンＣＶＤにより層間
絶縁膜のホール内にタングステンプラグを形成する際、
タングステンプラグ内のボイド発生を抑制する。 【構成】 通常の露光法によりフォトレジスト膜１５に
開口１５ａを形成し、フォトレジスト膜１５をマスクと
して塩素系のドライエッチングを行い、ＴｉＮ膜１４を
選択的に等方性エッチングし、ＴｉＮ膜１４の開口径を
フォトレジスト膜１５の開口径より５００Å後退させ
る。次にフォトレジスト膜１５をマスクとして異方性ド
ライエッチングを行い、フォトレジスト膜１５の開口１
５ａと同じ径のホール１３ａを層間絶縁膜１３に形成
し、次にＷ層１６からなるプラグをホール１３ａ内に形
成する。Ｗ層成長時の核となるＴｉＮ膜１４がホール１
３ａより後退させてあるので、ホール１３ａの開口端で
のＷ層成長を遅らせ、Ｗ層１６内にボイドが発生するの
を抑え、高信頼性のプラグを形成する。
絶縁膜のホール内にタングステンプラグを形成する際、
タングステンプラグ内のボイド発生を抑制する。 【構成】 通常の露光法によりフォトレジスト膜１５に
開口１５ａを形成し、フォトレジスト膜１５をマスクと
して塩素系のドライエッチングを行い、ＴｉＮ膜１４を
選択的に等方性エッチングし、ＴｉＮ膜１４の開口径を
フォトレジスト膜１５の開口径より５００Å後退させ
る。次にフォトレジスト膜１５をマスクとして異方性ド
ライエッチングを行い、フォトレジスト膜１５の開口１
５ａと同じ径のホール１３ａを層間絶縁膜１３に形成
し、次にＷ層１６からなるプラグをホール１３ａ内に形
成する。Ｗ層成長時の核となるＴｉＮ膜１４がホール１
３ａより後退させてあるので、ホール１３ａの開口端で
のＷ層成長を遅らせ、Ｗ層１６内にボイドが発生するの
を抑え、高信頼性のプラグを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にビアホール埋込みプラグの形成方法に関す
る。
に関し、特にビアホール埋込みプラグの形成方法に関す
る。
【０００２】
【従来の技術】微細なコンタクトホールやビアホールを
埋め込む技術として、カバレージが良く、抵抗の低いブ
ランケットＷ（タングステン）ＣＶＤ法によるＷ（タン
グステン）プラグの形成が実用化されてきている。この
ブランケットＷＣＶＤ法は、層間絶縁膜内のビアホール
内にタングステン（Ｗ）層を充填してＷプラグを形成す
る方法である。図３は、従来のブランケットＷＣＶＤ法
によるビアホール埋込みプラグの形成方法を示すもので
ある。図３（ａ）に示すように、下層配線Ａｌ３１の上
面に形成された第１のＴｉＮ膜３２上に層間絶縁膜３３
を形成し、層間絶縁膜３３内に通常のフォトリソグラフ
ィー及び異方性ドライエチングによりビアホール３３ａ
を開口し、ビアホール３３ａ内の底部に第１のＴｉＮ膜
３２の一部を露出させる。
埋め込む技術として、カバレージが良く、抵抗の低いブ
ランケットＷ（タングステン）ＣＶＤ法によるＷ（タン
グステン）プラグの形成が実用化されてきている。この
ブランケットＷＣＶＤ法は、層間絶縁膜内のビアホール
内にタングステン（Ｗ）層を充填してＷプラグを形成す
る方法である。図３は、従来のブランケットＷＣＶＤ法
によるビアホール埋込みプラグの形成方法を示すもので
ある。図３（ａ）に示すように、下層配線Ａｌ３１の上
面に形成された第１のＴｉＮ膜３２上に層間絶縁膜３３
を形成し、層間絶縁膜３３内に通常のフォトリソグラフ
ィー及び異方性ドライエチングによりビアホール３３ａ
を開口し、ビアホール３３ａ内の底部に第１のＴｉＮ膜
３２の一部を露出させる。
【０００３】次に図３（ｂ）に示すようにスパッタ法に
より第２のＴｉＮ膜３４をビアホール３３ａの底部側壁
を含め全面に形成し、次にＷ層３６を層間絶縁膜３３の
ビアホール３３ａ及び表面にＣＶＤ方法により形成す
る。引き続いてＷ層３６をエッチバックし、ビアホール
３３ａ以外のＷ層３６を取り除き、層間絶縁膜３３のビ
アホール３３ａ内にＷ層３６からなるＷプラグを形成す
る。このＷ層３６からなるＷプラグは、層間絶縁膜３３
により絶縁される下層配線Ａｌ３１と図示しない上層配
線Ａｌ等との間を導通させるものである。
より第２のＴｉＮ膜３４をビアホール３３ａの底部側壁
を含め全面に形成し、次にＷ層３６を層間絶縁膜３３の
ビアホール３３ａ及び表面にＣＶＤ方法により形成す
る。引き続いてＷ層３６をエッチバックし、ビアホール
３３ａ以外のＷ層３６を取り除き、層間絶縁膜３３のビ
アホール３３ａ内にＷ層３６からなるＷプラグを形成す
る。このＷ層３６からなるＷプラグは、層間絶縁膜３３
により絶縁される下層配線Ａｌ３１と図示しない上層配
線Ａｌ等との間を導通させるものである。
【０００４】
【発明が解決しようとする課題】図３で示した方法で
は、密着膜としてＴｉＮ膜３４等を形成する際に、通常
スパッタ法を用いるが、この場合、ビアホール３３ａの
開口端付近でのＴｉＮ膜３４の成長速度が速く、結果と
して図３（ｂ），（ｃ）に示すようにＴｉＮ膜３４は、
ビアホール３３ａの開口端付近にてオーバーハングした
形状３４ａとなることが実験の結果確かめられた。Ｔｉ
Ｎ膜３４にオーバーハング形状３４ａを有したまま、ブ
ランケットＷＣＶＤ法によりビアホール３３ａ内にＷ層
３６を充填すると、ＴｉＮ膜３４のオーバーハング形状
３４ａを反映し、Ｗ層３６内にボイド３９が発生してし
まう。この原因は、ＴｉＮ膜３４のオーバーハング形状
３４ａがビアホール３３ａの開口端付近で内側に突き出
ているため、ＴｉＮ膜３４のオーバング形状３４ａがＷ
層３６の成長時の核となってＷ層３６がビアホール３３
ａの開口端付近で成長を開始し、ビアホール３３の全体
にＷ層３６が充填される前に、ビアホール３３の開口端
付近がＷ層３６で塞れてしまうものと考えられる。
は、密着膜としてＴｉＮ膜３４等を形成する際に、通常
スパッタ法を用いるが、この場合、ビアホール３３ａの
開口端付近でのＴｉＮ膜３４の成長速度が速く、結果と
して図３（ｂ），（ｃ）に示すようにＴｉＮ膜３４は、
ビアホール３３ａの開口端付近にてオーバーハングした
形状３４ａとなることが実験の結果確かめられた。Ｔｉ
Ｎ膜３４にオーバーハング形状３４ａを有したまま、ブ
ランケットＷＣＶＤ法によりビアホール３３ａ内にＷ層
３６を充填すると、ＴｉＮ膜３４のオーバーハング形状
３４ａを反映し、Ｗ層３６内にボイド３９が発生してし
まう。この原因は、ＴｉＮ膜３４のオーバーハング形状
３４ａがビアホール３３ａの開口端付近で内側に突き出
ているため、ＴｉＮ膜３４のオーバング形状３４ａがＷ
層３６の成長時の核となってＷ層３６がビアホール３３
ａの開口端付近で成長を開始し、ビアホール３３の全体
にＷ層３６が充填される前に、ビアホール３３の開口端
付近がＷ層３６で塞れてしまうものと考えられる。
【０００５】またＴｉＮ膜スパッタ時の開口端でのオー
バーハングを防ぐため、図４に示したように層間絶縁膜
３３上にＴｉＮ膜３４をスパッタ法により形成した後、
通常のフォトリソグラフィー及び異方性ドライエッチに
よりＴｉＮ膜３４及び層間絶縁膜３３にビアホール３３
ａを形成しても、ビアホール３３ａの開口端付近にＴｉ
Ｎ膜３４の内端３４ｂが露出しているため、このＴｉＮ
膜３４の内端３４ｂがＷ層３６の成長時の核となり、図
３と同様にＷ層３６内にボイド３９が発生してしまうこ
とが実験の結果確かめられた。
バーハングを防ぐため、図４に示したように層間絶縁膜
３３上にＴｉＮ膜３４をスパッタ法により形成した後、
通常のフォトリソグラフィー及び異方性ドライエッチに
よりＴｉＮ膜３４及び層間絶縁膜３３にビアホール３３
ａを形成しても、ビアホール３３ａの開口端付近にＴｉ
Ｎ膜３４の内端３４ｂが露出しているため、このＴｉＮ
膜３４の内端３４ｂがＷ層３６の成長時の核となり、図
３と同様にＷ層３６内にボイド３９が発生してしまうこ
とが実験の結果確かめられた。
【０００６】図３及び図４に示すように、ボイド３９が
Ｗ層３６内に生じると、断線等の配線不良が発生しやす
くなる。これを防ぐためには、ビアホール開口端でのＷ
層の成長を抑え、ビアホール底部からビアホール全体に
渡ってのＷ層の成長を十分にさせることでボイドの発生
を防ぐ必要がある。
Ｗ層３６内に生じると、断線等の配線不良が発生しやす
くなる。これを防ぐためには、ビアホール開口端でのＷ
層の成長を抑え、ビアホール底部からビアホール全体に
渡ってのＷ層の成長を十分にさせることでボイドの発生
を防ぐ必要がある。
【０００７】本発明の目的は、Ｗ層内にボイドが発生す
るのを防止する半導体装置の製造方法を提供することに
ある。
るのを防止する半導体装置の製造方法を提供することに
ある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、密着層形成
工程と、フォトレジスト膜形成工程と、マスク形成工程
と、密着層整形工程と、ホール形成工程と、Ｗ層充填工
程とを有し、層間絶縁層に配線領域相互間を導通させる
Ｗプラグを形成する半導体装置の製造方法であって、密
着層形成工程は、前記層間絶縁層上に密着層を積層形成
するものであり、フォトレジスト膜形成工程は、前記密
着層上にフォトレジスト膜を形成するものであり、マス
ク形成工程は、前記フォトレジスト膜に開口を形成し
て、前記層間絶縁層へのホール形成用のマスクを形成す
るものであり、密着層整形工程は、前記層間絶縁層に形
成されるホールの開口端付近に位置する前記密着層の形
状を整形して、該ホール開口端付近でＷ層成長時の核と
なる密着層を除去するものであり、ホール形成工程は、
前記フォトレジスト膜をマスクとして前記層間絶縁層に
これを貫通するホールを形成するものであり、Ｗ層充填
工程は、前記層間絶縁層のホール内にＷ層を充填して前
記Ｗプラグを形成するものである。
め、本発明に係る半導体装置の製造方法は、密着層形成
工程と、フォトレジスト膜形成工程と、マスク形成工程
と、密着層整形工程と、ホール形成工程と、Ｗ層充填工
程とを有し、層間絶縁層に配線領域相互間を導通させる
Ｗプラグを形成する半導体装置の製造方法であって、密
着層形成工程は、前記層間絶縁層上に密着層を積層形成
するものであり、フォトレジスト膜形成工程は、前記密
着層上にフォトレジスト膜を形成するものであり、マス
ク形成工程は、前記フォトレジスト膜に開口を形成し
て、前記層間絶縁層へのホール形成用のマスクを形成す
るものであり、密着層整形工程は、前記層間絶縁層に形
成されるホールの開口端付近に位置する前記密着層の形
状を整形して、該ホール開口端付近でＷ層成長時の核と
なる密着層を除去するものであり、ホール形成工程は、
前記フォトレジスト膜をマスクとして前記層間絶縁層に
これを貫通するホールを形成するものであり、Ｗ層充填
工程は、前記層間絶縁層のホール内にＷ層を充填して前
記Ｗプラグを形成するものである。
【０００９】また、前記密着層整形工程は、前記ホール
開口端付近に位置する密着層の形状をエッチングにより
整形するものである。
開口端付近に位置する密着層の形状をエッチングにより
整形するものである。
【００１０】また、前記密着層整形工程は、等方性エッ
チングにより密着層を選択エッチングし、該密着層に形
成される開口の縁部を前記フォトレジスト膜の開口縁よ
り外方に後退させるものである。
チングにより密着層を選択エッチングし、該密着層に形
成される開口の縁部を前記フォトレジスト膜の開口縁よ
り外方に後退させるものである。
【００１１】また、前記Ｗ層充填工程は、前記層間絶縁
層のホール内にＷ層を直接充填するものである。
層のホール内にＷ層を直接充填するものである。
【００１２】また、前記Ｗ層充填工程は、前記層間絶縁
層のホールの側壁及び底部に密着膜を形成し、該ホール
内にＷ層を充填するものである。
層のホールの側壁及び底部に密着膜を形成し、該ホール
内にＷ層を充填するものである。
【００１３】また、前記密着層は、ＴｉＮ膜である。
【００１４】
【作用】層間絶縁層に形成されるホールの開口端付近で
Ｗ層成長時の核となる密着層を除去する。さらに詳しく
は、層間絶縁層のホール開口端付近に位置する密着層の
形状をエッチングにより整形し、Ｗ層成長時の核となる
密着層を除去し、層間絶縁層のホール全体にＷ層が均一
に充填されるようにする。
Ｗ層成長時の核となる密着層を除去する。さらに詳しく
は、層間絶縁層のホール開口端付近に位置する密着層の
形状をエッチングにより整形し、Ｗ層成長時の核となる
密着層を除去し、層間絶縁層のホール全体にＷ層が均一
に充填されるようにする。
【００１５】
【実施例】以下、本発明の実施例を図により説明する。
図１は本発明の実施例１に係る製造方法を工程順に示す
断面図、図２は本発明の実施例２に係る製造方法を工程
順に示す断面図である。
図１は本発明の実施例１に係る製造方法を工程順に示す
断面図、図２は本発明の実施例２に係る製造方法を工程
順に示す断面図である。
【００１６】図において、本発明に係る半導体装置の製
造方法は、密着層形成工程と、フォトレジスト膜形成工
程と、マスク形成工程と、密着層整形工程と、ホール形
成工程と、Ｗ層充填工程とを有し、層間絶縁層に配線領
域相互間を導通させるＷプラグを形成するものであり、
密着層形成工程は、層間絶縁膜１３又は２３上に密着層
１４又は２４を積層形成するものであり、フォトレジス
ト膜形成工程は、密着層１４又は２４上にフォトレジス
ト膜１５又は２５を形成するものであり、マスク形成工
程は、フォトレジスト膜１５又は２５に開口１５ａ又は
２５ａを形成して、層間絶縁膜１３又は２３へのホール
形成用のマスクを形成するものであり、密着層整形工程
は、層間絶縁膜１３又は２３に形成されるホール１３ａ
又は２３ａの開口端付近に位置する密着層１４又は２４
の形状を整形して、ホール１３ａ又は２３ａの開口端付
近でＷ層成長時の核となる密着層１４叉は２４を除去す
るものであり、ホール形成工程は、フォトレジスト膜１
５又は２５をマスクとして層間絶縁膜１３又は２３にこ
れを貫通するホール１３ａ又は２３ａを形成するもので
あり、Ｗ層充填工程は、層間絶縁膜１３又は２３のホー
ル１３ａ又は２３ａ内にＷ層１６又は２６を充填してＷ
プラグを形成するものである。
造方法は、密着層形成工程と、フォトレジスト膜形成工
程と、マスク形成工程と、密着層整形工程と、ホール形
成工程と、Ｗ層充填工程とを有し、層間絶縁層に配線領
域相互間を導通させるＷプラグを形成するものであり、
密着層形成工程は、層間絶縁膜１３又は２３上に密着層
１４又は２４を積層形成するものであり、フォトレジス
ト膜形成工程は、密着層１４又は２４上にフォトレジス
ト膜１５又は２５を形成するものであり、マスク形成工
程は、フォトレジスト膜１５又は２５に開口１５ａ又は
２５ａを形成して、層間絶縁膜１３又は２３へのホール
形成用のマスクを形成するものであり、密着層整形工程
は、層間絶縁膜１３又は２３に形成されるホール１３ａ
又は２３ａの開口端付近に位置する密着層１４又は２４
の形状を整形して、ホール１３ａ又は２３ａの開口端付
近でＷ層成長時の核となる密着層１４叉は２４を除去す
るものであり、ホール形成工程は、フォトレジスト膜１
５又は２５をマスクとして層間絶縁膜１３又は２３にこ
れを貫通するホール１３ａ又は２３ａを形成するもので
あり、Ｗ層充填工程は、層間絶縁膜１３又は２３のホー
ル１３ａ又は２３ａ内にＷ層１６又は２６を充填してＷ
プラグを形成するものである。
【００１７】さらに詳しくは、前記密着層整形工程は、
ホール１３ａ又は２３ａの開口端付近に位置する密着層
１４又は２４の形状をエッチングにより整形するもので
あり、さらに前記密着層整形工程は、等方性エッチング
により密着層１４又は２４を選択エッチングし、密着層
１４又は２４に形成される開口１４ａ又は２４ａの縁部
をフォトレジスト膜１５又は２５の開口１５ａ又は２５
ａの縁部より外方に後退させるものである。
ホール１３ａ又は２３ａの開口端付近に位置する密着層
１４又は２４の形状をエッチングにより整形するもので
あり、さらに前記密着層整形工程は、等方性エッチング
により密着層１４又は２４を選択エッチングし、密着層
１４又は２４に形成される開口１４ａ又は２４ａの縁部
をフォトレジスト膜１５又は２５の開口１５ａ又は２５
ａの縁部より外方に後退させるものである。
【００１８】また詳しくは前記Ｗ層充填工程は、層間絶
縁膜１４又は２４のホール１４ａ又は２４ａ内にＷ層１
６又は２６を直接充填するもの、或いは層間絶縁膜１５
又は２５のホール１５ａ又は２５ａの側壁及び底部に密
着膜（ＴｉＮ膜２７，第２のＴｉＮ膜２８）を形成し、
ホール１５ａ又は２５ａ内にＷ層１６又は２６を充填す
る。また前記密着層１４又は２４は、ＴｉＮ膜である。
縁膜１４又は２４のホール１４ａ又は２４ａ内にＷ層１
６又は２６を直接充填するもの、或いは層間絶縁膜１５
又は２５のホール１５ａ又は２５ａの側壁及び底部に密
着膜（ＴｉＮ膜２７，第２のＴｉＮ膜２８）を形成し、
ホール１５ａ又は２５ａ内にＷ層１６又は２６を充填す
る。また前記密着層１４又は２４は、ＴｉＮ膜である。
【００１９】（実施例１）上述した本発明に係る半導体
装置の製造方法を、下層配線と上層配線を導通させるビ
アホールのＷプラグを形成する実施例に適用した場合を
図１に基づいて説明する。図１（ａ）に示すようにま
ず、下層配線Ａｌ（以下、下層配線という）１１上に形
成された層間絶縁膜１３上に密着膜として第２のＴｉＮ
膜１４を５００Åの厚みにスパッタ法により形成する
（密着層形成工程）。一方下層配線１１は、上面が第１
のＴｉＮ膜１２で５００Å覆われている。
装置の製造方法を、下層配線と上層配線を導通させるビ
アホールのＷプラグを形成する実施例に適用した場合を
図１に基づいて説明する。図１（ａ）に示すようにま
ず、下層配線Ａｌ（以下、下層配線という）１１上に形
成された層間絶縁膜１３上に密着膜として第２のＴｉＮ
膜１４を５００Åの厚みにスパッタ法により形成する
（密着層形成工程）。一方下層配線１１は、上面が第１
のＴｉＮ膜１２で５００Å覆われている。
【００２０】次に第２のＴｉＮ膜１４上にフォトレジス
ト膜１５を塗布し（フォトレジスト膜形成工程）、通常
のフォトリソグラフィー法により図１（ａ）のようにフ
ォトレジスト膜１５に開口１５ａを形成して層間絶縁膜
１３へのホール形成用のマスクを形成する（マスク形成
工程）。
ト膜１５を塗布し（フォトレジスト膜形成工程）、通常
のフォトリソグラフィー法により図１（ａ）のようにフ
ォトレジスト膜１５に開口１５ａを形成して層間絶縁膜
１３へのホール形成用のマスクを形成する（マスク形成
工程）。
【００２１】次に図１（ｂ）に示すように等方性エッチ
ングにより第２のＴｉＮ膜１４を選択的に除去し、第２
のＴｉＮ膜の開口１４ａの口径がフォトレジト膜１５の
開口ａの口径により半径で約５００Å広くなるようにし
て、層間絶縁膜１３に形成されるホール１３ａの開口端
付近でＷ層成長時の核となるＴｉＮ膜１４を除去する
（密着層整形工程）。ＴｉＮ膜１４の選択・等方性エッ
チングのエッチングガスとしては、塩素ガスを用いる。
ングにより第２のＴｉＮ膜１４を選択的に除去し、第２
のＴｉＮ膜の開口１４ａの口径がフォトレジト膜１５の
開口ａの口径により半径で約５００Å広くなるようにし
て、層間絶縁膜１３に形成されるホール１３ａの開口端
付近でＷ層成長時の核となるＴｉＮ膜１４を除去する
（密着層整形工程）。ＴｉＮ膜１４の選択・等方性エッ
チングのエッチングガスとしては、塩素ガスを用いる。
【００２２】引き続いて図１（ｃ）に示すようにフォト
レジスト膜１５をマスクとして、ＲＩＥ等の異方性エッ
チングにより下層配線１１上の第１のＴｉＮ膜１２が露
出するまで層間絶縁膜１３を除去し、ビアホール１３ａ
を開口する（ホール形成工程）。このときのエッチング
ガスとしては、ＣＨＦ3を用いる。層間絶縁膜１３のビ
アホール１３ａの口径はフォトレジスト膜１５の開口１
５ａの口径とほぼ同じになる。
レジスト膜１５をマスクとして、ＲＩＥ等の異方性エッ
チングにより下層配線１１上の第１のＴｉＮ膜１２が露
出するまで層間絶縁膜１３を除去し、ビアホール１３ａ
を開口する（ホール形成工程）。このときのエッチング
ガスとしては、ＣＨＦ3を用いる。層間絶縁膜１３のビ
アホール１３ａの口径はフォトレジスト膜１５の開口１
５ａの口径とほぼ同じになる。
【００２３】ビアホール形成後、フォトレジスト１５を
除去し、この後、ブランケットＷＣＶＤ法によりＷ層１
６をビアホール１３ａ及びその周辺に成長させる（Ｗ層
充填工程）。下層配線１１上の第１のＴｉＮ膜１２及び
層間絶縁膜１３上の第２のＴｉＮ膜１４上では、ＴｉＮ
膜がＷ層成長の核となるため、ビアホール側壁部分より
Ｗ層１６の成長速度が速い。本発明によれば、第２のＴ
ｉＮ膜１４がビアホール１３ａの開口径より５００Å外
方に後退しているため、Ｗ層成長の核となるＴｉＮ膜１
４が１３の開口端付近に存在せず、ビアホール開口端付
近でＷ層１６の成長が抑えられ、ビアホール１３ａの底
部側からビアホール全体にＷ層１６が均一に成長し、ビ
アホール１３ａの開口端付近でのＷ層１６の成長が早め
られてビアホール１３ａの開口端が早期に塞がれてしま
うことがなく、したがって、Ｗ層１６内部にボイドが発
生しない。
除去し、この後、ブランケットＷＣＶＤ法によりＷ層１
６をビアホール１３ａ及びその周辺に成長させる（Ｗ層
充填工程）。下層配線１１上の第１のＴｉＮ膜１２及び
層間絶縁膜１３上の第２のＴｉＮ膜１４上では、ＴｉＮ
膜がＷ層成長の核となるため、ビアホール側壁部分より
Ｗ層１６の成長速度が速い。本発明によれば、第２のＴ
ｉＮ膜１４がビアホール１３ａの開口径より５００Å外
方に後退しているため、Ｗ層成長の核となるＴｉＮ膜１
４が１３の開口端付近に存在せず、ビアホール開口端付
近でＷ層１６の成長が抑えられ、ビアホール１３ａの底
部側からビアホール全体にＷ層１６が均一に成長し、ビ
アホール１３ａの開口端付近でのＷ層１６の成長が早め
られてビアホール１３ａの開口端が早期に塞がれてしま
うことがなく、したがって、Ｗ層１６内部にボイドが発
生しない。
【００２４】図１（ｄ）に示すようにＷ層成長後は、エ
ッチバックをＴｉＮ膜１４が露出するまで行い、ビアホ
ール１３ａ内及び露出したＴｉＮ膜１４に接続する層間
絶縁膜１３上にＷ層１６を残しＷプラグ形成を完了する
（Ｗ層充填工程）。Ｗプラグ内にボイドがないことによ
り信頼性が向上する。つまりボイドがある場合に生じる
ボイド内部への配線の落ち込みによる断線、ボイド内部
の残留ガスの膨張によるプラグ上部の破裂がなくなり、
これらが原因となっていた配線不良を０にできる。
ッチバックをＴｉＮ膜１４が露出するまで行い、ビアホ
ール１３ａ内及び露出したＴｉＮ膜１４に接続する層間
絶縁膜１３上にＷ層１６を残しＷプラグ形成を完了する
（Ｗ層充填工程）。Ｗプラグ内にボイドがないことによ
り信頼性が向上する。つまりボイドがある場合に生じる
ボイド内部への配線の落ち込みによる断線、ボイド内部
の残留ガスの膨張によるプラグ上部の破裂がなくなり、
これらが原因となっていた配線不良を０にできる。
【００２５】（実施例２）次に本発明に係る半導体装置
の製造方法を、拡散層と配線をつなぐコンタクトホール
に適用した実施例を図２に基づいて説明する。図２
（ａ）に示すように拡散層領域を有する基板２１上に形
成された層間絶縁膜２３上に密着膜として第１のＴｉＮ
膜２４を５００Åの厚みにスパッタ法により形成する
（密着層形成工程）。次に第１のＴｉＮ膜２４上にフォ
トレジスト膜２５を塗布する（フォトレジスト膜形成工
程）。引き続いて通常のフォトリソグラフィー法により
フォトレジスト膜２５に開口２５ａを開口して層間絶縁
膜２３へのホール形成用のマスクを形成する（マスク形
成工程）。
の製造方法を、拡散層と配線をつなぐコンタクトホール
に適用した実施例を図２に基づいて説明する。図２
（ａ）に示すように拡散層領域を有する基板２１上に形
成された層間絶縁膜２３上に密着膜として第１のＴｉＮ
膜２４を５００Åの厚みにスパッタ法により形成する
（密着層形成工程）。次に第１のＴｉＮ膜２４上にフォ
トレジスト膜２５を塗布する（フォトレジスト膜形成工
程）。引き続いて通常のフォトリソグラフィー法により
フォトレジスト膜２５に開口２５ａを開口して層間絶縁
膜２３へのホール形成用のマスクを形成する（マスク形
成工程）。
【００２６】次に等方性エッチングによりＴｉＮ膜２４
を選択的に除去し第１のＴｉＮ膜２４の開口２４ａの径
がフォトレジスト膜２５の開口２５ａの口径より半径で
５００Å広くして、層間絶縁膜２３に形成されるホール
２３ａの開口端付近でＷ層成長時の核となるＴｉＮ膜２
４を除去する（密着層整形工程）。ＴｉＮ膜の選択等方
エッチングは塩素ガスを用いたプラズマエッチング法に
より行う。
を選択的に除去し第１のＴｉＮ膜２４の開口２４ａの径
がフォトレジスト膜２５の開口２５ａの口径より半径で
５００Å広くして、層間絶縁膜２３に形成されるホール
２３ａの開口端付近でＷ層成長時の核となるＴｉＮ膜２
４を除去する（密着層整形工程）。ＴｉＮ膜の選択等方
エッチングは塩素ガスを用いたプラズマエッチング法に
より行う。
【００２７】続いて図２（ｂ）に示すようにフォトレジ
スト膜２５をマスクとしてＲＩＥ等の異方性エッチング
により基板２１内の拡散層領域が露出するまで層間絶縁
膜２３を除去し、コンタクトホール（ホール）２３ａを
開口する（ホール形成工程）。層間絶縁膜２３のコンタ
クトホール２３ａの口径はフォトレジスト膜２５の開口
２５ａの口径とほぼ同じになる。
スト膜２５をマスクとしてＲＩＥ等の異方性エッチング
により基板２１内の拡散層領域が露出するまで層間絶縁
膜２３を除去し、コンタクトホール（ホール）２３ａを
開口する（ホール形成工程）。層間絶縁膜２３のコンタ
クトホール２３ａの口径はフォトレジスト膜２５の開口
２５ａの口径とほぼ同じになる。
【００２８】次に実施例２では、層間絶縁膜２３のコン
タクトホール２３ａの側壁及び底部に密着層を設けてＷ
層を充填するため、実施例１とは異なる工程を経る。す
なわち、フォトレジスト膜２５を付けたまま拡散層領域
のＳｉ基板２１とのコンタクトメタルとしてＴｉ膜２７
及びＷとＳｉ基板との反応を抑えるバリアメタルとして
第２のＴｉＮ膜２８を続けてスパッタ法により形成す
る。この場合、フォトレジスト膜２５上及び開口２５ａ
の側壁にもＴｉ，ＴｉＮ膜２７，２８が形成されるが、
Ｔｉ，ＴｉＮ膜２７，２８がオーバーハングして形成さ
れるのは、フォトレジスト膜２５の開口２５ａの付近で
あり、層間絶縁膜２３のホール２３ａの開口口縁付近で
は、ＴｉＮ膜２４の開口縁が外方に後退しているため、
Ｗ層成長時の核となるＴｉＮ膜のオーバーハング形状は
存在しない。ここでコンタクトホール２３ａの底部のＴ
ｉ膜２７の膜厚は３００Å，第２のＴｉＮ膜２８の膜厚
は５００Åとする。次にフォトレジスト膜２５及びレジ
スト膜２５上のＴｉ膜２７，第２のＴｉＮ膜２８を同時
に除去する。
タクトホール２３ａの側壁及び底部に密着層を設けてＷ
層を充填するため、実施例１とは異なる工程を経る。す
なわち、フォトレジスト膜２５を付けたまま拡散層領域
のＳｉ基板２１とのコンタクトメタルとしてＴｉ膜２７
及びＷとＳｉ基板との反応を抑えるバリアメタルとして
第２のＴｉＮ膜２８を続けてスパッタ法により形成す
る。この場合、フォトレジスト膜２５上及び開口２５ａ
の側壁にもＴｉ，ＴｉＮ膜２７，２８が形成されるが、
Ｔｉ，ＴｉＮ膜２７，２８がオーバーハングして形成さ
れるのは、フォトレジスト膜２５の開口２５ａの付近で
あり、層間絶縁膜２３のホール２３ａの開口口縁付近で
は、ＴｉＮ膜２４の開口縁が外方に後退しているため、
Ｗ層成長時の核となるＴｉＮ膜のオーバーハング形状は
存在しない。ここでコンタクトホール２３ａの底部のＴ
ｉ膜２７の膜厚は３００Å，第２のＴｉＮ膜２８の膜厚
は５００Åとする。次にフォトレジスト膜２５及びレジ
スト膜２５上のＴｉ膜２７，第２のＴｉＮ膜２８を同時
に除去する。
【００２９】この後、実施例１と同様に層間絶縁膜２３
のコンタクトホール２３ａ内にブランケットＷＣＶＤに
よりＷ層２６を成長させＷプラグを形成する。ここでコ
ンタクトホール２３ａ内部に形成された第２のＴｉＮ膜
２８上と層間絶縁膜２３上の第１のＴｉＮ膜２４上でＷ
層が速く成長する。本発明によれば、第１のＴｉＮ膜２
４がコンタクトホール２３ａの開口径より５００Å外方
に後退しているため、実施例１と同様の理由からＷ層２
６内部にボイドが発生しない。
のコンタクトホール２３ａ内にブランケットＷＣＶＤに
よりＷ層２６を成長させＷプラグを形成する。ここでコ
ンタクトホール２３ａ内部に形成された第２のＴｉＮ膜
２８上と層間絶縁膜２３上の第１のＴｉＮ膜２４上でＷ
層が速く成長する。本発明によれば、第１のＴｉＮ膜２
４がコンタクトホール２３ａの開口径より５００Å外方
に後退しているため、実施例１と同様の理由からＷ層２
６内部にボイドが発生しない。
【００３０】次に図２（ｃ）に示すように、Ｗ層成長
後、エッチバックを第１のＴｉＮ膜２４が露出するまで
行い、コンタクトホール２３ａ内のみにＷ層２６を残し
Ｗプラグ形成を完了する。プラグ内にボイドがないこと
により信頼性が向上する。実施例１と同様にボイドがあ
る場合に発生する配線不良を０にできる。
後、エッチバックを第１のＴｉＮ膜２４が露出するまで
行い、コンタクトホール２３ａ内のみにＷ層２６を残し
Ｗプラグ形成を完了する。プラグ内にボイドがないこと
により信頼性が向上する。実施例１と同様にボイドがあ
る場合に発生する配線不良を０にできる。
【００３１】実施例１及び２における層間絶縁膜１３，
２３のホール１３ａ，２３ａの開口端からのＴｉＮ膜１
４又は２４の後退量とボイド体積及びビアホール導通不
良率の関係を図５に示した。このグラフが示すようにボ
イドが発生しないことにより配線系の信頼性が大幅に改
善される。
２３のホール１３ａ，２３ａの開口端からのＴｉＮ膜１
４又は２４の後退量とボイド体積及びビアホール導通不
良率の関係を図５に示した。このグラフが示すようにボ
イドが発生しないことにより配線系の信頼性が大幅に改
善される。
【００３２】
【発明の効果】以上説明したように本発明によれば、密
着層整形工程は、層間絶縁膜に形成されるホールの開口
端付近に位置する前記密着層の形状を整形して、該ホー
ル開口端付近でＷ層成長時の核となる密着層を除去する
ため、層間絶縁膜のホール開口端側からＷ層がホール内
に充填されることを防止することができ、ホール内にＷ
層を均一に充填してボイドの発生を防止することができ
る。
着層整形工程は、層間絶縁膜に形成されるホールの開口
端付近に位置する前記密着層の形状を整形して、該ホー
ル開口端付近でＷ層成長時の核となる密着層を除去する
ため、層間絶縁膜のホール開口端側からＷ層がホール内
に充填されることを防止することができ、ホール内にＷ
層を均一に充填してボイドの発生を防止することができ
る。
【００３３】さらに前記密着層整形工程は、層間絶縁膜
のホール開口端付近に位置する密着層の形状をエッチン
グにより整形する、さらには等方性エッチングにより密
着層を選択エッチングし、該密着層に形成される開口の
縁部をフォトレジスト膜の開口縁より外方に後退させる
ため、Ｗ層の核となって成長する位置から密着層の開口
縁部を充分後退させることができ、ホール内にＷ層をよ
り均一に充填してボイドの発生を充分に防止することが
できる。
のホール開口端付近に位置する密着層の形状をエッチン
グにより整形する、さらには等方性エッチングにより密
着層を選択エッチングし、該密着層に形成される開口の
縁部をフォトレジスト膜の開口縁より外方に後退させる
ため、Ｗ層の核となって成長する位置から密着層の開口
縁部を充分後退させることができ、ホール内にＷ層をよ
り均一に充填してボイドの発生を充分に防止することが
できる。
【００３４】さらにＷ層充填工程は、層間絶縁膜のホー
ル内にＷ層を直接充填することにより、上下層の配線間
をＷプラグにより導通させることができ、しかも層間絶
縁膜のホールの側壁及び底部に密着膜を形成し、該ホー
ル内にＷ層を充填することにより、下層にＳｉ基板を用
いたとしても、Ｓｉ基板に対するバリアメタルを施すこ
とができ、Ｗ層の充填方法を適宜選択することにより、
Ｗプラグにより導通させる対象物が特に限定されないと
いう利点がある。
ル内にＷ層を直接充填することにより、上下層の配線間
をＷプラグにより導通させることができ、しかも層間絶
縁膜のホールの側壁及び底部に密着膜を形成し、該ホー
ル内にＷ層を充填することにより、下層にＳｉ基板を用
いたとしても、Ｓｉ基板に対するバリアメタルを施すこ
とができ、Ｗ層の充填方法を適宜選択することにより、
Ｗプラグにより導通させる対象物が特に限定されないと
いう利点がある。
【図１】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図２】本発明の実施例２を工程順に示す断面図であ
る。
る。
【図３】従来のＷプラグ形成法を用いてビアホール側壁
にもＴｉＮ膜を形成した場合の断面図である。
にもＴｉＮ膜を形成した場合の断面図である。
【図４】ビアホール側壁にＴｉＮ膜がなく、層間絶縁膜
上のＴｉＮの開口径が層間絶縁膜の開口径と同じ場合の
Ｗプラグ形成後の断面図である。
上のＴｉＮの開口径が層間絶縁膜の開口径と同じ場合の
Ｗプラグ形成後の断面図である。
【図５】層間絶縁膜上のＴｉＮ膜の開口径とホール径の
差とボイド体積及びビアホール導通不良率の関係を示す
図である。
差とボイド体積及びビアホール導通不良率の関係を示す
図である。
１１，３１，４１， 配線Ａｌ １２，２４，３２，４２ 第１のＴｉＮ膜 １３，２３，３３，４３ 層間絶縁膜 １４，２８，３４，４４ 第２のＴｉＮ膜 １５，２５ フォトレジスト膜 １６，２６，３６，４６ Ｗ層 ２１ Ｓｉ基板 ２７ Ｔｉ膜
Claims (6)
- 【請求項１】 密着層形成工程と、フォトレジスト膜形
成工程と、マスク形成工程と、密着層整形工程と、ホー
ル形成工程と、Ｗ層充填工程とを有し、層間絶縁層に配
線領域相互間を導通させるＷプラグを形成する半導体装
置の製造方法であって、 密着層形成工程は、前記層間絶縁層上に密着層を積層形
成するものであり、 フォトレジスト膜形成工程は、前記密着層上にフォトレ
ジスト膜を形成するものであり、 マスク形成工程は、前記フォトレジスト膜に開口を形成
して、前記層間絶縁層へのホール形成用のマスクを形成
するものであり、 密着層整形工程は、前記層間絶縁層に形成されるホール
の開口端付近に位置する前記密着層の形状を整形して、
該ホール開口端付近でＷ層成長時の核となる密着層を除
去するものであり、 ホール形成工程は、前記フォトレジスト膜をマスクとし
て前記層間絶縁層にこれを貫通するホールを形成するも
のであり、 Ｗ層充填工程は、前記層間絶縁層のホール内にＷ層を充
填して前記Ｗプラグを形成するものであることを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記密着層整形工程は、前記ホール開口
端付近に位置する密着層の形状をエッチングにより整形
するものであることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記密着層整形工程は、等方性エッチン
グにより密着層を選択エッチングし、該密着層に形成さ
れる開口の縁部を前記フォトレジスト膜の開口縁より外
方に後退させるものであることを特徴とする請求項２に
記載の半導体装置の製造方法。 - 【請求項４】 前記Ｗ層充填工程は、前記層間絶縁層の
ホール内にＷ層を直接充填するものであることを特徴と
する請求項１，２又は３に記載の半導体装置の製造方
法。 - 【請求項５】 前記Ｗ層充填工程は、前記層間絶縁層の
ホールの側壁及び底部に密着膜を形成し、該ホール内に
Ｗ層を充填するものであることを特徴とする請求項１，
２又は３に記載の半導体装置の製造方法。 - 【請求項６】 前記密着層は、ＴｉＮ膜であることを特
徴とする請求項１，２，３，４又は５に記載の半導体装
置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6316188A JP2758841B2 (ja) | 1994-12-20 | 1994-12-20 | 半導体装置の製造方法 |
| TW084113544A TW307021B (ja) | 1994-12-20 | 1995-12-19 | |
| US08/575,478 US5893749A (en) | 1994-12-20 | 1995-12-20 | Method for forming a hole filling plug for a semiconductor device |
| KR1019950052831A KR100228565B1 (ko) | 1994-12-20 | 1995-12-20 | 반도체 장치의 제조방법 |
| CN95119463A CN1071490C (zh) | 1994-12-20 | 1995-12-20 | 形成钨柱塞的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6316188A JP2758841B2 (ja) | 1994-12-20 | 1994-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172058A true JPH08172058A (ja) | 1996-07-02 |
| JP2758841B2 JP2758841B2 (ja) | 1998-05-28 |
Family
ID=18074282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6316188A Expired - Lifetime JP2758841B2 (ja) | 1994-12-20 | 1994-12-20 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5893749A (ja) |
| JP (1) | JP2758841B2 (ja) |
| KR (1) | KR100228565B1 (ja) |
| CN (1) | CN1071490C (ja) |
| TW (1) | TW307021B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10172969A (ja) * | 1996-12-06 | 1998-06-26 | Nec Corp | 半導体装置の製造方法 |
| TW398065B (en) * | 1997-07-16 | 2000-07-11 | United Microelectronics Corp | The manufacturing method of the integrated circuit metal wiring |
| TW362261B (en) * | 1997-12-13 | 1999-06-21 | United Microelectronics Corp | Manufacturing method of contact plugs |
| US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
| US6146991A (en) * | 1999-09-03 | 2000-11-14 | Taiwan Semiconductor Manufacturing Company | Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer |
| EP1612891B1 (en) * | 2003-03-31 | 2011-11-30 | Sumitomo Electric Industries, Ltd. | Anisotropic electrically conductive film and method of producing the same |
| US6989105B2 (en) * | 2003-06-27 | 2006-01-24 | International Business Machines Corporation | Detection of hardmask removal using a selective etch |
| US7091085B2 (en) * | 2003-11-14 | 2006-08-15 | Micron Technology, Inc. | Reduced cell-to-cell shorting for memory arrays |
| CN100395451C (zh) * | 2006-07-27 | 2008-06-18 | 安东石油技术（集团）有限公司 | 抽油泵柱塞的制造方法 |
| CN112992826B (zh) * | 2021-02-01 | 2025-10-03 | 日月光半导体制造股份有限公司 | 半导体结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530426A (ja) * | 1991-07-25 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 文字表示装置 |
| JPH05166944A (ja) * | 1991-12-19 | 1993-07-02 | Sony Corp | 半導体装置の配線形成方法 |
| JPH08172126A (ja) * | 1991-06-28 | 1996-07-02 | Sony Corp | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4822753A (en) * | 1988-05-09 | 1989-04-18 | Motorola, Inc. | Method for making a w/tin contact |
| US5167760A (en) * | 1989-11-14 | 1992-12-01 | Intel Corporation | Etchback process for tungsten contact/via filling |
| US5225372A (en) * | 1990-12-24 | 1993-07-06 | Motorola, Inc. | Method of making a semiconductor device having an improved metallization structure |
| JPH04293233A (ja) * | 1991-03-22 | 1992-10-16 | Sony Corp | メタルプラグの形成方法 |
| JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
-
1994
- 1994-12-20 JP JP6316188A patent/JP2758841B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-19 TW TW084113544A patent/TW307021B/zh active
- 1995-12-20 CN CN95119463A patent/CN1071490C/zh not_active Expired - Fee Related
- 1995-12-20 US US08/575,478 patent/US5893749A/en not_active Expired - Fee Related
- 1995-12-20 KR KR1019950052831A patent/KR100228565B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172126A (ja) * | 1991-06-28 | 1996-07-02 | Sony Corp | 半導体装置及びその製造方法 |
| JPH0530426A (ja) * | 1991-07-25 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 文字表示装置 |
| JPH05166944A (ja) * | 1991-12-19 | 1993-07-02 | Sony Corp | 半導体装置の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1071490C (zh) | 2001-09-19 |
| CN1135094A (zh) | 1996-11-06 |
| JP2758841B2 (ja) | 1998-05-28 |
| US5893749A (en) | 1999-04-13 |
| KR100228565B1 (ko) | 1999-11-01 |
| TW307021B (ja) | 1997-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284799A (en) | Method of making a metal plug | |
| JP3175195B2 (ja) | 多層配線の形成方法 | |
| JP2003142484A (ja) | 半導体装置の製造方法 | |
| US5374591A (en) | Method of making a metal plug | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH10294365A (ja) | 半導体装置及びその製造方法 | |
| JP2758841B2 (ja) | 半導体装置の製造方法 | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JP2005129831A (ja) | 半導体装置の製造方法 | |
| JP2004128074A (ja) | 半導体装置の製造方法 | |
| US20090098729A1 (en) | Method for manufacturing a semiconductor device | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| JP4285946B2 (ja) | 半導体装置の製造方法 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| JP2001085520A (ja) | コンタクトプラグ構造及びその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2000269329A (ja) | 半導体装置の製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| CN1224927A (zh) | 形成无孔隙沟槽隔离的方法 | |
| KR100523656B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6291338B1 (en) | Method of fabricating self-aligned polysilicon via plug | |
| JPH07111263A (ja) | Ｗプラグ形成方法 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| KR100564803B1 (ko) | 비아 플러그 형성 방법 |