JPH0817205B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路に係わり、特に、マスター
スライス方式の半導体集積回路、ゲートアレイ方式の半
導体集積回路、および、スタンダードセル方式の半導体
集積回路の入出力セルに適用して有効な技術に関する。

［従来技術］ 半導体集積回路の入出力ピンの仕様は、半導体集積回
路の論理により種々の組み合わせが要求される。

特に、セミカスタム半導体集積回路であるマスタース
ライス方式の半導体集積回路、ゲートアレイ方式の半導
体集積回路、および、スタンダードセル方式の半導体集
積回路においては、それぞれのピンが入力、出力、ある
いは、入出力に選択できる必要がある。

さらに、半導体集積回路の負荷状況によっては、負荷
駆動能力の高い出力ピンを必要とする場合もある。

従来の半導体集積回路のチップにおいては「超LSI設
計」（渡辺誠編著）（企画センター発行）の第343頁の
図６−20に見られるように、入出力ピンとワイヤボンデ
ィングで接続される各パッド（ボンディングパッド）毎
に、入力回路と出力回路を有する入出力セルを配置する
ようにしている。

［発明が解決しようとする問題点］ 半導体集積回路において、負荷駆動能力の大きい出力
ピンを必要とする場合には、入出力セルの出力回路とし
て、負荷駆動能力の大きい出力回路が必要となる。

この場合、従来の半導体集積回路においては、特定の
入出力セルの出力回路として負荷駆動能力の大きい出力
回路を用意しておき、負荷駆動能力の大きい出力回路が
必要となったときに、前記特定の入出力セルの出力回路
を使用するか、あるいは、複数の入出力セルのそれぞれ
の出力回路を配線パターンにより並列に接続して負荷駆
動能力の大きい出力回路を得るようにしていた。

しかしながら、前記特定の入出力セルの出力回路を使
用する場合には、ピン仕様が制限されるため、マスター
スライス方式の半導体集積回路の特徴である設計の自由
度が低下するという問題点があった。

また、複数の入出力セルのそれぞれの出力回路を配線
パターンにより並列に接続して大きい負荷駆動能力を持
つ出力回路を得る場合、例えば、隣接する２つの入出力
セルの出力回路を配線パターンにより並列に接続して２
倍の負荷駆動能力を持つ出力回路を得る場合には、隣接
する２つの入出力セルに対応する２つのパッドの中の１
つに、前記配線パターンにより並列に接続された隣接す
る２つの入出力セルの出力回路が接続される。

しかし、この場合に、前記配線パターンにより並列に
接続された隣接する２つの入出力セルの出力回路の接続
先のパッドとして、一方のパッドを選択すると、配線パ
ターンが交差するため、一方のパッドから前記一方のパ
ッドと対応する入力回路に単一層の配線パターンで接続
することができず、このため、単一層の配線パターンで
パッドと入出力セルを配線する場合には、一方のパッ
ド、および、一方の入力回路は使用することができず、
パッドおよび入出力セルの使用効率が悪いという問題点
があった。

この場合に、前記配線パターンにより並列に接続され
た隣接する２つの入出力セルの出力回路の接続先とし
て、他方のパッドを選択すれば、前記したような問題点
はないが、その場合には、接続先のパッドが制限され、
設計の自由度が損なわれてしまうという問題点があっ
た。

本発明は、前記従来技術の問題点を解決するためにな
されたものであり、本発明の目的は、半導体集積回路に
おいて、２倍の負荷駆動能力を持つ出力回路を得る場合
に、入出力セルの使用効率を向上させるとともに、設計
の自由度を向上させることが可能となる技術を提供する
ことにある。

本発明の前記目的並びにその他の目的及び新規な特徴
は、本明細書の記載及び添付図面によって明らかにす
る。

［問題点に解決するための手段］ 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記の通りである。

（１）複数のパッドと、１つの入力回路と１つの出力回
路とを有し、前記それぞれのパッドごとに配置される複
数の入出力セルと、内部回路と予め形成され、配線パタ
ーンの変更により所望の論理回路を構成する半導体集積
回路において、隣接する２つの入出力セルを、２つの出
力回路が隣接し、かつ、２つの入力回路が、前記２つの
出力回路を挟んで対向する、鏡映関係の対となるように
配置し、前記２つの入出力セルに対応する２つのパッド
のうちのいずれか１つのパッドを、前記隣接する２つの
出力回路の両方に接続し、残りのパッドを、前記残りの
パッドに対応する入出力セル内の入力回路に接続するこ
とを特徴とする。

［作用］ 前記手段によれば、半導体集積回路において、それぞ
れのパッド毎に配置される複数の入出力セルの隣接する
２つの入出力セルが、２つの出力回路が隣接し、かつ、
２つの出力回路が、２つの出力回路を挟んで対向する、
鏡映関係の対となるように配置される。

これにより、鏡映関係の対となる２つの入出力セルの
２つの出力回路を配線パターンで並列に接続して２倍の
駆動能力を有する出力回路を構成し、２つの入出力セル
に対するパッドの中のいずれか１つのパッドに接続する
場合に、残りのパッド、および、残りのパッドに対応す
る入出力セル内の入力回路を単一層の配線パターンで接
続することが可能となる。

［実施例］ 以下、本発明の実施例を図面を参照して詳細に説明す
る。

なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。

第２図は本発明の半導体集積回路の全体構成を示す図
であり、第２図において、半導体集積回路チップ１の周
辺には、ワイヤボンディングのためのパッド（ボンディ
ングパッド）２と入出力セル３が配置され、その内側に
は内部回路４が配置されている。

第１図は本発明の半導体集積回路の入出力セルの一実
施例の配置を示す図であり、第１図において、正位置の
入出力セル３は、出力用の大きな出力回路５と、小さな
入力回路６より構成される。

ここで、入出力セル３の右すみがセル原点７である。

前記正位置の入出力セル３に対して、その出力回路５
側に、ミラー反転パターンによるミラー反転入出力セル
３′を配置する。

ミラー反転入出力セル３′は、正位置の入出力セル３
と同様、出力用の大きな出力回路５′と、小さな入力回
路６′より構成される。

ここで、正位置の入出力セル３とミラー反転入出力セ
ル３′とは、２つの出力回路（5,5′）が隣接し、か
つ、２つの入力回路（6,6′）が、前記２つの出力回路
（5,5′）を挟んで対向する、鏡映関係の対となるよう
に配置される。

したがって、ミラー反転入出力セル３′の原点７′
は、通常の正位置の入出力セル３の原点７と隣接し、正
位置の入出力セル３とミラー反転入出力セル３′とは、
セルペア８を構成する。

以上の構成により、正位置の入出力セル３とミラー反
転入出力セル３′との使用機能、その配置、反戦パター
ン、および、使用ルールは、第３図に示す通りとなる。

第３図において、セルペア８の機能が入力だけの場合
には、パッド２から入力回路６に配線パターンで接続す
る。

また、セルペア８の機能が出力だけの場合には、パッ
ド２から出力回路５に配線パターンで接続する。

この場合、入力回路６に比べて出力回路５からの信号
電流は極めて大きいため、電圧降下あるいは耐A1マイグ
レーションを考慮して、配線パターンの幅を大きくする
必要がある。

また、セルペア８の機能が入出力の場合には、パッド
から入力回路６と出力回路５との両方に配線パターンで
接続する。

前記した機能の場合には、いずれも単一の入力出力セ
ルで実現可能であるので、その使用ルールは必要なく、
半導体集積回路チップ１の周辺のどのピン、即ち、どの
パッド２にも任意に使用できる。

次に、セルペア８の機能が２倍化出力、即ち、２倍の
駆動能力を有する出力回路の場合には、セルペア８にお
いて、正位置の入出力セル３とミラー反転入出力セル
３′との隣り合う出力回路５と出力回路５′とを配線パ
ターンで接続した後に、パッド２に配線パターンで接続
する。

この場合、他のパット２′には、ミラー反転入出力セ
ル３′の入力回路６′を配線パターンで接続することが
可能である。

また、出力回路５と出力回路５′とを配線パターンで
接続した後に、パッド２′に配線パターンで接続した場
合には、パツド２には、正位置の入出力セル３の入力回
路６を配線パターンで接続することが可能であることは
いうまでもない。

ここで、比較のために、従来の半導体集積回路の入出
力セルの配置を、第４図を用いて説明する。

第４図において、２倍化出力、即ち、２倍の駆動能力
を有する出力回路の場合場合には、隣接する２つの入出
力セル（3,3′）の出力回路（5,5′）を配線パターンで
接続した後に、隣接する２つの入出力セル（3,3′）に
対応する２つパッド（2,2′）のいずれかに接続しなけ
ればならないが、第４図の（ａ）のように、パッド２に
接続した場合には、配線パターンが交差するため、パッ
ド２′から入力回路６′に単一層の配線パターンで接続
することできず、単一層の配線パータンでパットと入出
力セルを配線する場合には、パッド２′および入力回路
６′は使用できない。

この場合、第４図の（ａ）のように、隣接する２つの
入出力セル（3,3′）の出力回路（5,5′）を配線パター
ンで接続した後に、パッド２′に接続した場合には、パ
ッド２から入力回路６に配線パターンで配線することは
可能であるが、この場合には、設計の自由度が損なわれ
てしまうことになる。

次に、セルペア８の機能が２倍化入出力の場合には、
セルペア８において、正位置の入出力セル３とミラー反
転入出力セル３′との隣り合う出力回路５と出力回路
５′とを配線パターンで接続した後に、パッド２に配線
パターンで接続し、さらに、パッド２に入力回路を配線
パターンで接続する。

この場合、他のパッド２′には、ミラー反転入出力セ
ル３′の入力回路６′を配線パターンで接続することが
可能である。

また、出力回路５と出力回路５′とを配線パターンで
接続した後に、パッド２′に配線パターンで接続し、さ
らに、パッド２′に入力回路６′を配線パターンで接続
した場合には、パッド２には、正位置の入出力セル３の
入力回路６を配線パターンで接続することが可能である
ことはいうまでもない。

したがって、セルぺア８の機能が２倍化出力および２
倍化入出力の場合には、隣接する正位置の入出力セル３
とミラー反転入出力セル３′に関係するので、パッド
（2,2′）の使用ルールとしては、２倍化出力の隣は入
力パッドとする必要がある。

以上、本発明を実施例に基づき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲で種々変更し得ることは言うまでも
ない。

［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。

（１）本発明によれば、半導体集積回路において、入出
力セルを正位置のセルとミラー反転セルとから構成され
るペアセルとすることにより、２倍の駆動能力を有する
出力回路を得るために、ペアセルの出力回路同志を単一
層の配線パターンで接続し、そのペアセルに対応するパ
ッドのいずれかのパッドに単一層の配線パターンで接続
する場合においても、ペアセルの出力回路をパツドに接
続する単一層の配線パターンと交差することなく、残り
のパッドに前記残りのパッドに対応する入力回路を単一
層の配線パターンで接続することが可能となる。

これにより、単一層の配線パターンで入出力セルから
パッドへの配線が可能となり、入出力セルサイズを小さ
くすることが可能となる。

さらに、異なる信号の入力と出力とが交差しないた
め、入力ピンへの、出力からのクロストークノイズの影
響を小さくすることが可能となる。

（２）本発明によれば、半導体集積回路において、入出
力セルを正位置のセルとミラー反転セルとから構成され
るペアセルとすることにより、入出力セル機能のバリエ
ーションに対して、簡単なルール、即ち、２倍化出力の
隣は入力のみの簡単なルールで半導体集積回路の設計が
可能となる。

（３）本発明によれば、半導体集積回路において、入出
力セルを正位置のセルとミラー反転セルとから構成され
るペアセルとすることにより、入出力セルのパッド、入
力回路の使用効率を向上させ、また、設計の自由度を向
上させることが可能となる。

【図面の簡単な説明】

第１図は本発明の半導体集積回路の入出力セルの一実施
例の配置を示す図、第２図は本発明の半導体集積回路の
全体構成を示す図、第３図は本発明の半導体集積回路の
入出力セルの一実施例の、入出力セルの機能、配置、お
よび、使用ルールの対応を示す図、第４図は従来の半導
体集積回路の入出力セルの配置を示す図である。 １……半導体集積回路チップ、2,2′……ボンディング
パット、３……入出力セル、３′……ミラー反転入出力
セル、４……内部回路、5,5′……出力回路、6,6′……
入力回路、7,7′……セル原点、８……セルペア

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のパッドと、１つの入力回路と１つの
   出力回路とを有し、前記それぞれのパッドごとに配置さ
   れる複数の入出力セルと、内部回路とが予め形成され、
   配線パターンの変更により所望の論理回路を構成する半
   導体集積回路において、隣接する２つの入出力セルを、
   ２つの出力回路が隣接し、かつ、２つの入力回路が、前
   記２つの出力回路を挟んで対向する、鏡映関係の対とな
   るように配置し、前記２つの入出力セルに対応する２つ
   のパッドのうちのいずれか１つのパッドを、前記隣接す
   る２つの出力回路の両方に接続し、残りのパッドを、前
   記残りのパッドに対応する入出力セル内の入力回路に接
   続することを特徴とする半導体集積回路。