JPH08172549A - γ補正回路 - Google Patents
γ補正回路Info
- Publication number
- JPH08172549A JPH08172549A JP6315065A JP31506594A JPH08172549A JP H08172549 A JPH08172549 A JP H08172549A JP 6315065 A JP6315065 A JP 6315065A JP 31506594 A JP31506594 A JP 31506594A JP H08172549 A JPH08172549 A JP H08172549A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- correction circuit
- input
- differential pair
- pair transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 γ補正回路において、映像信号のレベルを調
整することなく、所望の出力信号を得る。 【構成】 γ補正回路は３つの差動増幅器Ａ，Ｂ，Ｃで
構成されている。差動増幅器Ｂは、ベースが入力端子と
接続されたトランジスタＱ３と、ベースがそれぞれ外部
基準電圧源ＶＭ１，ＶＭ２，ＶＭ３と接続されたトラン
ジスタＱ４，Ｑ５，Ｑ６を含み、トランジスタＱ４，Ｑ
５，Ｑ６のエミッタはそれぞれ抵抗Ｒ５，Ｒ６，Ｒ７を
介して定電流源Ｉ２と接続され、トランジスタＱ４，Ｑ
５，Ｑ６のコレクタはいずれも電源端子ＶＣＣに接続さ
れている。外部基準電圧源ＶＭ１，ＶＭ２，ＶＭ３は個
別にオン／オフされる。
整することなく、所望の出力信号を得る。 【構成】 γ補正回路は３つの差動増幅器Ａ，Ｂ，Ｃで
構成されている。差動増幅器Ｂは、ベースが入力端子と
接続されたトランジスタＱ３と、ベースがそれぞれ外部
基準電圧源ＶＭ１，ＶＭ２，ＶＭ３と接続されたトラン
ジスタＱ４，Ｑ５，Ｑ６を含み、トランジスタＱ４，Ｑ
５，Ｑ６のエミッタはそれぞれ抵抗Ｒ５，Ｒ６，Ｒ７を
介して定電流源Ｉ２と接続され、トランジスタＱ４，Ｑ
５，Ｑ６のコレクタはいずれも電源端子ＶＣＣに接続さ
れている。外部基準電圧源ＶＭ１，ＶＭ２，ＶＭ３は個
別にオン／オフされる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶テレビ受像機等に
設けられ、特に映像信号を逆ガンマ補正して出力するγ
補正回路に関する。
設けられ、特に映像信号を逆ガンマ補正して出力するγ
補正回路に関する。
【０００２】
【従来の技術】従来、ＣＲＴの代わりに液晶表示装置を
用いて画像表示を行う液晶テレビジョン受像機等におい
て、ＣＲＴと液晶表示器との特性の違いにもとずき、Ｃ
ＲＴの発光特性に従ってγ補正されたテレビジョン信号
当の映像信号に逆γ補正を施し、γ補正にもとずく映像
信号の非線形を元に戻して増幅し、さらに液晶のＶ−Ｔ
特性（電圧−透過率特性）に合わせて信号処理する必要
がある。
用いて画像表示を行う液晶テレビジョン受像機等におい
て、ＣＲＴと液晶表示器との特性の違いにもとずき、Ｃ
ＲＴの発光特性に従ってγ補正されたテレビジョン信号
当の映像信号に逆γ補正を施し、γ補正にもとずく映像
信号の非線形を元に戻して増幅し、さらに液晶のＶ−Ｔ
特性（電圧−透過率特性）に合わせて信号処理する必要
がある。
【０００３】図１２は、特開平２−２６０９７６号に開
示されている上記の機能を有するγ補正回路の回路図で
ある。入力端子１からは映像信号Ｘが入力される。出力
端子２からは上記のような補正が施された映像信号が出
力される。バッファ用トランジスタＱ９は、コレクタが
電源電圧ＶＣＣに、ベースが入力端子１に各々接続さ
れ、エミッタが定電流源Ｉ４を介し接地されている。バ
ッファ３は映像信号Ｘのバースト期間に対応して与えら
れるバーストゲートパルスＰに応答して基準電圧（映像
信号Ｘのペデスタルレベル）を発生するバッファアンプ
であり、入力側がトランジスタＱ９のエミッタに、出力
側がコンデンサＣを介し接地されている。コンデンサＣ
は、バーストゲートパルスＰがバッファアンプ３に与え
られていないとき、バッファアンプ３の出力側の電位を
基準電圧に保つ役目をする。
示されている上記の機能を有するγ補正回路の回路図で
ある。入力端子１からは映像信号Ｘが入力される。出力
端子２からは上記のような補正が施された映像信号が出
力される。バッファ用トランジスタＱ９は、コレクタが
電源電圧ＶＣＣに、ベースが入力端子１に各々接続さ
れ、エミッタが定電流源Ｉ４を介し接地されている。バ
ッファ３は映像信号Ｘのバースト期間に対応して与えら
れるバーストゲートパルスＰに応答して基準電圧（映像
信号Ｘのペデスタルレベル）を発生するバッファアンプ
であり、入力側がトランジスタＱ９のエミッタに、出力
側がコンデンサＣを介し接地されている。コンデンサＣ
は、バーストゲートパルスＰがバッファアンプ３に与え
られていないとき、バッファアンプ３の出力側の電位を
基準電圧に保つ役目をする。
【０００４】差動増幅器Ａは、差動対トランジスタＱ
１，Ｑ２を主として構成されている。トランジスタＱ
１，Ｑ２はＮＰＮトランジスタである。トランジスタＱ
１は、コレクタが抵抗Ｒ１を介し電源電圧ＶＣＣに、ベ
ースがトランジスタＱ９のエミッタに、エミッタが抵抗
Ｒ２を介して定電流源Ｉ１の一端に接続されている。定
電流源Ｉ１の他端は接地されている。トランジスタＱ２
は、コレクタが抵抗Ｒ１０を介し電源電圧ＶＣＣに接続
されるとともに出力端子２にも接続され、エミッタが抵
抗Ｒ３を介し定電流源Ｉ１の一端に、ベースがバッファ
アンプ３とコンデンサＣとの共通接続点に各々接続され
ている。
１，Ｑ２を主として構成されている。トランジスタＱ
１，Ｑ２はＮＰＮトランジスタである。トランジスタＱ
１は、コレクタが抵抗Ｒ１を介し電源電圧ＶＣＣに、ベ
ースがトランジスタＱ９のエミッタに、エミッタが抵抗
Ｒ２を介して定電流源Ｉ１の一端に接続されている。定
電流源Ｉ１の他端は接地されている。トランジスタＱ２
は、コレクタが抵抗Ｒ１０を介し電源電圧ＶＣＣに接続
されるとともに出力端子２にも接続され、エミッタが抵
抗Ｒ３を介し定電流源Ｉ１の一端に、ベースがバッファ
アンプ３とコンデンサＣとの共通接続点に各々接続され
ている。
【０００５】差動増幅器Ｂは、差動対トランジスタＱ
３，Ｑ４を主として構成されている。トランジスタＱ
３，Ｑ４はＮＰＮトランジスタである。トランジスタＱ
３は、コレクタが出力端子２に、ベースがトランジスタ
Ｑ９のエミッタに、エミッタが抵抗Ｒ４を介して可変電
流源Ｉ５の一端に各々接続されている。可変電流源１５
の他端は接地されている。トランジスタＱ４は、コレク
タがトランジスタＱ１のコレクタに、ベースがバッファ
アンプ３の出力側に、エミッタが抵抗Ｒ５を介し可変電
流源Ｉ５の一端に各々接続されている。可変電流源Ｉ５
は、コントロール端子４を介し可変抵抗ＲＡに接続され
ており、可変抵抗ＲＡの抵抗値を調整することでその電
流値が変化する。
３，Ｑ４を主として構成されている。トランジスタＱ
３，Ｑ４はＮＰＮトランジスタである。トランジスタＱ
３は、コレクタが出力端子２に、ベースがトランジスタ
Ｑ９のエミッタに、エミッタが抵抗Ｒ４を介して可変電
流源Ｉ５の一端に各々接続されている。可変電流源１５
の他端は接地されている。トランジスタＱ４は、コレク
タがトランジスタＱ１のコレクタに、ベースがバッファ
アンプ３の出力側に、エミッタが抵抗Ｒ５を介し可変電
流源Ｉ５の一端に各々接続されている。可変電流源Ｉ５
は、コントロール端子４を介し可変抵抗ＲＡに接続され
ており、可変抵抗ＲＡの抵抗値を調整することでその電
流値が変化する。
【０００６】差動増幅器Ｃは、差動対トランジスタＱ
７，Ｑ８を主として構成されている。トランジスタＱ
７，Ｑ８はＮＰＮトランジスタである。トランジスタＱ
７は、コレクタがトランジスタＱ１のコレクタに、ベー
スがトランジスタＱ９のエミッタに、エミッタが抵抗Ｒ
８を介して可変電流源Ｉ６の一端に各々接続されてい
る。可変電流源Ｉ６の他端は接地されている。トランジ
スタＱ８は、コレクタが出力端子２に、ベースがバッフ
ァアンプ３の出力側に、エミッタが抵抗Ｒ９を介し可変
電流源１６の一端に各々接続されている。可変電流源Ｉ
６は、コントロール端子４を介し可変抵抗ＲＡに接続さ
れており、可変抵抗ＲＡの抵抗値を調整することでその
電流値が変化する。
７，Ｑ８を主として構成されている。トランジスタＱ
７，Ｑ８はＮＰＮトランジスタである。トランジスタＱ
７は、コレクタがトランジスタＱ１のコレクタに、ベー
スがトランジスタＱ９のエミッタに、エミッタが抵抗Ｒ
８を介して可変電流源Ｉ６の一端に各々接続されてい
る。可変電流源Ｉ６の他端は接地されている。トランジ
スタＱ８は、コレクタが出力端子２に、ベースがバッフ
ァアンプ３の出力側に、エミッタが抵抗Ｒ９を介し可変
電流源１６の一端に各々接続されている。可変電流源Ｉ
６は、コントロール端子４を介し可変抵抗ＲＡに接続さ
れており、可変抵抗ＲＡの抵抗値を調整することでその
電流値が変化する。
【０００７】次に、本従来例の動作について図１３〜図
１５を用いながら説明する。入力端子１に映像信号Ｘが
入力されると、バッファアンプ３には映像信号Ｘのバー
スト期間に同期したバーストゲートパルスＰが入力され
る。バッファアンプ３は、バーストゲートパルスＰに応
答して基準電圧（映像信号Ｘのペデスタルレベル）を発
生する。このとき、コンデンサＣは基準電圧に充電され
る。トランジスタＱ２，Ｑ４，Ｑ８のベースにはバッフ
ァアンプ３あるいはコンデンサＣより一定の基準電圧が
与えられており、入力端子１に与えられた映像信号Ｘ
は、差動増幅器Ａ，Ｂ，Ｃにより増幅される。今、差動
増幅器Ａ，Ｂ，Ｃの入出力特性が各々図１３の実線Ａ
１、図１４の実線Ｂ１，Ｃ１のようであるとすると、出
力端子２には図１５に示すように、差動増幅器Ａの出力
（図１３の実線Ａ１）と差動増幅器Ｂ，Ｃの出力の和
（図１４の実線Ｙ１）の和、つまり差動増幅器Ａ，Ｂ，
Ｃの出力の和（図１５の実線Ｓ１）が出力される。
１５を用いながら説明する。入力端子１に映像信号Ｘが
入力されると、バッファアンプ３には映像信号Ｘのバー
スト期間に同期したバーストゲートパルスＰが入力され
る。バッファアンプ３は、バーストゲートパルスＰに応
答して基準電圧（映像信号Ｘのペデスタルレベル）を発
生する。このとき、コンデンサＣは基準電圧に充電され
る。トランジスタＱ２，Ｑ４，Ｑ８のベースにはバッフ
ァアンプ３あるいはコンデンサＣより一定の基準電圧が
与えられており、入力端子１に与えられた映像信号Ｘ
は、差動増幅器Ａ，Ｂ，Ｃにより増幅される。今、差動
増幅器Ａ，Ｂ，Ｃの入出力特性が各々図１３の実線Ａ
１、図１４の実線Ｂ１，Ｃ１のようであるとすると、出
力端子２には図１５に示すように、差動増幅器Ａの出力
（図１３の実線Ａ１）と差動増幅器Ｂ，Ｃの出力の和
（図１４の実線Ｙ１）の和、つまり差動増幅器Ａ，Ｂ，
Ｃの出力の和（図１５の実線Ｓ１）が出力される。
【０００８】可変抵抗ＲＡを調整することにより可変電
流源Ｉ５，Ｉ６の電流値を変化させた場合について述べ
る。可変抵抗ＲＡを調整し、抵抗値を小さくすると図１
４の点線Ｂ１ａ，Ｃ１ａのように差動増幅器Ｂ，Ｃの出
力特性が変化し、出力クリップレベルが変化する。する
と差動増幅器Ｂ，Ｃの出力の和は破線Ｙａのように変化
し、この和と変動増幅器Ａの出力の和は図１５の点線Ｓ
１ａのように変化する。また、可変抵抗ＲＡを調整し、
抵抗値を大きくすると図１４の破線Ｂ１ｂ，Ｃ１ｂのよ
うに差動増幅器Ｂ，Ｃの入出力特性が変化し、出力クリ
ップレベルが変化する。すると差動増幅器Ｂ，Ｃの出力
の和は破線Ｙｂのように変化し、この和と差動増幅器Ａ
の出力の和は図１５の破線Ｓ１ｂのように変化する。つ
まり、可変抵抗ＲＡを調整すると、入出力特性は図１５
の矢印５の方向に変化し、映像信号Ｘにγ補正が施され
る。
流源Ｉ５，Ｉ６の電流値を変化させた場合について述べ
る。可変抵抗ＲＡを調整し、抵抗値を小さくすると図１
４の点線Ｂ１ａ，Ｃ１ａのように差動増幅器Ｂ，Ｃの出
力特性が変化し、出力クリップレベルが変化する。する
と差動増幅器Ｂ，Ｃの出力の和は破線Ｙａのように変化
し、この和と変動増幅器Ａの出力の和は図１５の点線Ｓ
１ａのように変化する。また、可変抵抗ＲＡを調整し、
抵抗値を大きくすると図１４の破線Ｂ１ｂ，Ｃ１ｂのよ
うに差動増幅器Ｂ，Ｃの入出力特性が変化し、出力クリ
ップレベルが変化する。すると差動増幅器Ｂ，Ｃの出力
の和は破線Ｙｂのように変化し、この和と差動増幅器Ａ
の出力の和は図１５の破線Ｓ１ｂのように変化する。つ
まり、可変抵抗ＲＡを調整すると、入出力特性は図１５
の矢印５の方向に変化し、映像信号Ｘにγ補正が施され
る。
【０００９】
【発明が解決しようとする課題】上述した従来のγ補正
回路は、出力端子の出力信号の可変範囲が限定されてお
り、所望の出力信号を得る場合、映像信号Ｘのレベルを
調整する必要があるという欠点があった。
回路は、出力端子の出力信号の可変範囲が限定されてお
り、所望の出力信号を得る場合、映像信号Ｘのレベルを
調整する必要があるという欠点があった。
【００１０】本発明の目的は、映像信号のレベル調整を
する必要のないγ補正回路を提供することにある。
する必要のないγ補正回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のγ補正回路は、
複数の差動増幅器で構成され、各差動増幅器の入力端子
には映像信号が入力され、各差動増幅器の出力が共通接
続されたγ補正回路において、少なくとも１つの差動増
幅器が、その差動対トランジスタのうち、ベースが入力
端子と接続されていない差動対トランジスタを複数個有
し、これら各差動対トランジスタのエミッタに抵抗が接
続され、コレクタは共通に接続され、全ての差動増幅器
の、ベースが入力端子と接続されていない各差動対トラ
ンジスタのベースには、個別にオン／オフされる外部基
準電圧源が接続されることを特徴とする。
複数の差動増幅器で構成され、各差動増幅器の入力端子
には映像信号が入力され、各差動増幅器の出力が共通接
続されたγ補正回路において、少なくとも１つの差動増
幅器が、その差動対トランジスタのうち、ベースが入力
端子と接続されていない差動対トランジスタを複数個有
し、これら各差動対トランジスタのエミッタに抵抗が接
続され、コレクタは共通に接続され、全ての差動増幅器
の、ベースが入力端子と接続されていない各差動対トラ
ンジスタのベースには、個別にオン／オフされる外部基
準電圧源が接続されることを特徴とする。
【００１２】
【作用】ベースが入力端子と接続されていない差動対ト
ランジスタのベースに接続された外部基準電圧源をオン
する組合せを変えることにより、利得が変化し、γ特性
の現れるレベルが変化する。
ランジスタのベースに接続された外部基準電圧源をオン
する組合せを変えることにより、利得が変化し、γ特性
の現れるレベルが変化する。
【００１３】本発明の実施態様によれば、全ての差動増
幅器の、ベースが入力端子と接続されている差動対トラ
ンジスタのコレクタは共通の抵抗を介して電源端子に接
続され、該コレクタと該共通の抵抗の接続点に出力端子
が接続され、各作動増幅器を構成する差動対トランジス
タのエミッタは抵抗を介して、一端が接地された定電流
源に接続されている。
幅器の、ベースが入力端子と接続されている差動対トラ
ンジスタのコレクタは共通の抵抗を介して電源端子に接
続され、該コレクタと該共通の抵抗の接続点に出力端子
が接続され、各作動増幅器を構成する差動対トランジス
タのエミッタは抵抗を介して、一端が接地された定電流
源に接続されている。
【００１４】本発明の他の実施態様によれば、全ての差
動増幅器の、ベースが入力端子と接続されていない差動
対トランジスタのコレクタは共通の抵抗を介して電源端
子と接続され、該コレクタと該共通の抵抗の接続点に出
力端子が接続され、各作動増幅器を構成する差動対トラ
ンジスタのエミッタは抵抗を介して、一端が接地された
定電流源に接続されている。
動増幅器の、ベースが入力端子と接続されていない差動
対トランジスタのコレクタは共通の抵抗を介して電源端
子と接続され、該コレクタと該共通の抵抗の接続点に出
力端子が接続され、各作動増幅器を構成する差動対トラ
ンジスタのエミッタは抵抗を介して、一端が接地された
定電流源に接続されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の第１の実施例のγ補正回路
の回路図である。
の回路図である。
【００１７】本発明では図１２の従来回路におけるバッ
ファアンプ３、コンデンサＣ、入力トランジスタＱ９、
定電流源Ｉ５、抵抗Ｒ１０および可変抵抗ＲＡが取り除
かれ、可変電流源Ｉ５，Ｉ６の代りにそれぞれ定電流源
Ｉ２，Ｉ３が設けられ、出力端子２が抵抗Ｒ１０から抵
抗Ｒ１の一端に接続し直され、差動増幅器Ｂに差動対ト
ランジスタＱ５，Ｑ６と抵抗Ｒ６，Ｒ７を新たに設け、
トランジスタＱ２，Ｑ４，Ｑ５，Ｑ６，Ｑ８のベースに
それぞれ外部基準電圧源ＶＨ，ＶＭ１，ＶＭ２，ＶＭ
３，ＶＬを接続したものである。
ファアンプ３、コンデンサＣ、入力トランジスタＱ９、
定電流源Ｉ５、抵抗Ｒ１０および可変抵抗ＲＡが取り除
かれ、可変電流源Ｉ５，Ｉ６の代りにそれぞれ定電流源
Ｉ２，Ｉ３が設けられ、出力端子２が抵抗Ｒ１０から抵
抗Ｒ１の一端に接続し直され、差動増幅器Ｂに差動対ト
ランジスタＱ５，Ｑ６と抵抗Ｒ６，Ｒ７を新たに設け、
トランジスタＱ２，Ｑ４，Ｑ５，Ｑ６，Ｑ８のベースに
それぞれ外部基準電圧源ＶＨ，ＶＭ１，ＶＭ２，ＶＭ
３，ＶＬを接続したものである。
【００１８】ＮＰＮトランジスタＱ５のコレクタはＮＰ
ＮトランジスタＱ４のコレクタに、ベースは外部基準電
圧源ＶＭ２に、エミッタは抵抗Ｒ６の一端に、その他端
は定電流源Ｉ２の一方端に接続されている。ＮＰＮトラ
ンジスタＱ６のコレクタはＮＰＮトランジスタＱ４のコ
レクタに、ベースは外部基準電圧源ＶＭ３に、エミッタ
は抵抗Ｒ７の一端に、その他端は定電流源Ｉ２の一端に
接続されている。
ＮトランジスタＱ４のコレクタに、ベースは外部基準電
圧源ＶＭ２に、エミッタは抵抗Ｒ６の一端に、その他端
は定電流源Ｉ２の一方端に接続されている。ＮＰＮトラ
ンジスタＱ６のコレクタはＮＰＮトランジスタＱ４のコ
レクタに、ベースは外部基準電圧源ＶＭ３に、エミッタ
は抵抗Ｒ７の一端に、その他端は定電流源Ｉ２の一端に
接続されている。
【００１９】次に、本実施例の動作について説明する。
入力端子ＶＩＮに映像信号が入力されると、差動増幅器
Ａ，Ｂ，Ｃにより増幅される。差動増幅器Ａ，Ｂ，Ｃの
入出力特性がそれぞれ図３〜５のようであるとすると、
入力電圧がＶＬからＶＨの範囲では、出力端子２には図
２に示すように差動増幅器Ａ，Ｂ，Ｃの出力の和が出力
され（図３〜５の矢印の部分を足し合わせる）。
入力端子ＶＩＮに映像信号が入力されると、差動増幅器
Ａ，Ｂ，Ｃにより増幅される。差動増幅器Ａ，Ｂ，Ｃの
入出力特性がそれぞれ図３〜５のようであるとすると、
入力電圧がＶＬからＶＨの範囲では、出力端子２には図
２に示すように差動増幅器Ａ，Ｂ，Ｃの出力の和が出力
され（図３〜５の矢印の部分を足し合わせる）。
【００２０】次に、差動増幅器ＢのトランジスタＱ４，
Ｑ６のベースに接続されている外部基準電圧源ＶＭ１と
ＶＭ３をオフし、トランジスタＱ５のベースに接続され
ている外部基準電圧源ＶＭ２をオンすることにより差動
増幅器Ｂの利得Ｇは、 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ６） ｒ0 はＮＰＮトランジスタのインピーダンス と表わすことができる。
Ｑ６のベースに接続されている外部基準電圧源ＶＭ１と
ＶＭ３をオフし、トランジスタＱ５のベースに接続され
ている外部基準電圧源ＶＭ２をオンすることにより差動
増幅器Ｂの利得Ｇは、 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ６） ｒ0 はＮＰＮトランジスタのインピーダンス と表わすことができる。
【００２１】次に、外部基準電圧源ＶＭ３をオン、外部
基準電圧源ＶＭ２をオフすると、差動増幅器Ｂの利得Ｇ
は、 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ７） となる。また、外部基準電圧源ＶＭ１〜ＶＭ３をすべて
オンさせた時には、差動増幅器Ｂの利得Ｇは、 Ｇ＝Ｒ１／｛ｒ0 ＋（Ｒ４＋Ｒ５//Ｒ６//Ｒ７）｝ と表わすことができる。
基準電圧源ＶＭ２をオフすると、差動増幅器Ｂの利得Ｇ
は、 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ７） となる。また、外部基準電圧源ＶＭ１〜ＶＭ３をすべて
オンさせた時には、差動増幅器Ｂの利得Ｇは、 Ｇ＝Ｒ１／｛ｒ0 ＋（Ｒ４＋Ｒ５//Ｒ６//Ｒ７）｝ と表わすことができる。
【００２２】ここで、抵抗Ｒ５〜Ｒ７の値が Ｒ５＞Ｒ６＞Ｒ７ であるとすると、差動増幅器Ｂの利得Ｇの変化は外部基
準電圧源ＶＭ１〜ＶＭ３のオンに応じて図６のように表
わされる。したがって、図７（差動増幅器Ｂの外部基準
電圧源ＶＭ１〜ＶＭ３を交互にオンした場合の図１の実
施例の利得の変化）のようにγ補正値を任意の値に設定
することが可能となる。
準電圧源ＶＭ１〜ＶＭ３のオンに応じて図６のように表
わされる。したがって、図７（差動増幅器Ｂの外部基準
電圧源ＶＭ１〜ＶＭ３を交互にオンした場合の図１の実
施例の利得の変化）のようにγ補正値を任意の値に設定
することが可能となる。
【００２３】本実施例の場合、３個の抵抗Ｒ５，Ｒ６，
Ｒ７を抵抗Ｒ４に並列接続したので、２3 −１＝７通り
の利得を得ることができる。
Ｒ７を抵抗Ｒ４に並列接続したので、２3 −１＝７通り
の利得を得ることができる。
【００２４】図８は本発明の第２の実施例のγ補正回路
の回路図、図１０は本実施例のγ補正回路の入出力特性
図である。
の回路図、図１０は本実施例のγ補正回路の入出力特性
図である。
【００２５】本実施例は、図１の回路の抵抗Ｒ１を電源
端子ＶＣＣとトランジスタＱ２のコレクタの間に接続
し、トランジスタＱ２，Ｑ４，Ｑ５，Ｑ６，Ｑ８のコレ
クタを出力端子ＶＯＵＴに接続したものである。動作は
図１０のようになる。利得Ｇは、外部基準電圧源ＶＭ
１，ＶＭ２，ＶＭ３が全てオンの時 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ５//Ｒ６//Ｒ７） となる。
端子ＶＣＣとトランジスタＱ２のコレクタの間に接続
し、トランジスタＱ２，Ｑ４，Ｑ５，Ｑ６，Ｑ８のコレ
クタを出力端子ＶＯＵＴに接続したものである。動作は
図１０のようになる。利得Ｇは、外部基準電圧源ＶＭ
１，ＶＭ２，ＶＭ３が全てオンの時 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ４＋Ｒ５//Ｒ６//Ｒ７） となる。
【００２６】図９は本発明の第３の実施例のγ補正回路
の回路図、図１１は本実施例のγ補正回路の入出力特性
図である。
の回路図、図１１は本実施例のγ補正回路の入出力特性
図である。
【００２７】本実施例は、差動増幅器Ｃに差動対トラン
ジスタＱ５，Ｑ６と抵抗Ｒ６，Ｒ７を設けたものであ
る。動作は図１１のようになる。利得Ｇは、外部基準電
圧源ＶＬ１，ＶＬ２，ＶＬ３が全てオンの時 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ８＋Ｒ９//Ｒ６//Ｒ７） となる。
ジスタＱ５，Ｑ６と抵抗Ｒ６，Ｒ７を設けたものであ
る。動作は図１１のようになる。利得Ｇは、外部基準電
圧源ＶＬ１，ＶＬ２，ＶＬ３が全てオンの時 Ｇ＝Ｒ１／（ｒ0 ＋Ｒ８＋Ｒ９//Ｒ６//Ｒ７） となる。
【００２８】以上、差動増幅器が３個で、ベースが入力
端子に接続されていない差動対トランジスタの数が３個
の場合について説明したが、差動増幅器の数、ベースが
入力端子に接続されていない差動対トランジスタの数が
３に限定されないことは明らかである。また、ベースが
入力端子に接続されていない差動対トランジスタの数が
複数の差動増幅器は複数でもよいことは明らかである。
端子に接続されていない差動対トランジスタの数が３個
の場合について説明したが、差動増幅器の数、ベースが
入力端子に接続されていない差動対トランジスタの数が
３に限定されないことは明らかである。また、ベースが
入力端子に接続されていない差動対トランジスタの数が
複数の差動増幅器は複数でもよいことは明らかである。
【００２９】
【発明の効果】以上説明したように、本発明は、γ補正
回路において、複数の差動増幅器の少なくとも１つに映
像信号入力端子の対の差動対トランジスタと、そのエミ
ッタに直列に抵抗を接続し、またコレクタを共通に複数
個並列接続し、前記差動対トランジスタのベースへの印
加電圧の設定値を変えることにより、差動増幅器の利得
を種々に変化させることができるため、映像信号のレベ
ル調整をする必要がないという効果がある。
回路において、複数の差動増幅器の少なくとも１つに映
像信号入力端子の対の差動対トランジスタと、そのエミ
ッタに直列に抵抗を接続し、またコレクタを共通に複数
個並列接続し、前記差動対トランジスタのベースへの印
加電圧の設定値を変えることにより、差動増幅器の利得
を種々に変化させることができるため、映像信号のレベ
ル調整をする必要がないという効果がある。
【図１】本発明の第１の実施例のγ補正回路の回路図で
ある。
ある。
【図２】図１のγ補正回路の入出力特性図である。
【図３】図１中の差動増幅器Ａの入出力特性図である。
【図４】図１中の差動増幅器Ｂの入出力特性図である。
【図５】図１中の差動増幅器Ｃの入出力特性図である。
【図６】図１のγ補正回路の入出力特性図である。
【図７】図１のγ補正回路の入出力特性図である。
【図８】本発明の第２の実施例のγ補正回路の回路図で
ある。
ある。
【図９】本発明の第３の実施例のγ補正回路の回路図で
ある。
ある。
【図１０】図８のγ補正回路の入出力特性図である。
【図１１】図９のγ補正回路の入出力特性図である。
【図１２】γ補正回路の従来例の回路図である。
【図１３】図１２中の差動増幅器Ａの入出力特性図であ
る。
る。
【図１４】図１２中の差動増幅器Ｂ，Ｃの入出力特性図
である。
である。
【図１５】図１２のγ補正回路の入出力特性図である。
Ａ，Ｂ，Ｃ 差動増幅器 ＶＩＮ 入力信号 ＶＯＵＴ 出力信号 ＶＣＣ 電源端子 Ｑ１〜Ｑ８ トランジスタ Ｒ１〜Ｒ９ 抵抗 Ｉ１〜Ｉ３ 定電流源 ＶＨ，ＶＭ１〜ＶＭ３，ＶＬ，ＶＬ１〜ＶＬ３ 外部
基準電圧源
基準電圧源
Claims (3)
- 【請求項１】 複数の差動増幅器で構成され、各差動増
幅器の入力端子には映像信号が入力され、各差動増幅器
の出力が共通接続されたγ補正回路において、 少なくとも１つの差動増幅器が、その差動対トランジス
タのうち、ベースが入力端子と接続されていない差動対
トランジスタを複数個有し、これら各差動対トランジス
タのエミッタに抵抗が接続され、コレクタは共通に接続
され、 全ての差動増幅器の、ベースが入力端子と接続されてい
ない各差動対トランジスタのベースには、個別にオン／
オフされる外部基準電圧源が接続されることを特徴とす
るγ補正回路。 - 【請求項２】 全ての差動増幅器の、ベースが入力端子
と接続されている差動対トランジスタのコレクタは共通
の抵抗を介して電源端子に接続され、該コレクタと該共
通の抵抗の接続点に出力端子が接続され、 各作動増幅器を構成する差動対トランジスタのエミッタ
は抵抗を介して、一端が接地された定電流源に接続され
ている、請求項１記載のγ補正回路。 - 【請求項３】 全ての差動増幅器の、ベースが入力端子
と接続されていない差動対トランジスタのコレクタは共
通の抵抗を介して電源端子と接続され、該コレクタと該
共通の抵抗の接続点に出力端子が接続され、 各作動増幅器を構成する差動対トランジスタのエミッタ
は抵抗を介して、一端が接地された定電流源に接続され
ている、請求項１記載のγ補正回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6315065A JP2713193B2 (ja) | 1994-12-19 | 1994-12-19 | γ補正回路 |
| TW084113416A TW353848B (en) | 1994-12-19 | 1995-12-15 | Gamma correcting circuit |
| US08/575,147 US5610666A (en) | 1994-12-19 | 1995-12-19 | Gamma correcting circuit |
| KR1019950051786A KR100210724B1 (ko) | 1994-12-19 | 1995-12-19 | 감마 보정 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6315065A JP2713193B2 (ja) | 1994-12-19 | 1994-12-19 | γ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08172549A true JPH08172549A (ja) | 1996-07-02 |
| JP2713193B2 JP2713193B2 (ja) | 1998-02-16 |
Family
ID=18061016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6315065A Expired - Fee Related JP2713193B2 (ja) | 1994-12-19 | 1994-12-19 | γ補正回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5610666A (ja) |
| JP (1) | JP2713193B2 (ja) |
| KR (1) | KR100210724B1 (ja) |
| TW (1) | TW353848B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933199A (en) * | 1995-09-15 | 1999-08-03 | Lg Electronics Inc. | Gamma correction circuit using analog multiplier |
| JPH1074066A (ja) * | 1996-08-30 | 1998-03-17 | Seiko Epson Corp | ガンマ補正回路及びそれを用いた画像表示装置 |
| US5900918A (en) * | 1997-07-30 | 1999-05-04 | Hughes-Jvc Technology Corporation | Adjustable video gamma circuit |
| JP2000022988A (ja) * | 1998-07-06 | 2000-01-21 | Sony Corp | ガンマ補正回路 |
| WO2000021303A1 (en) * | 1998-10-06 | 2000-04-13 | Matsushita Electric Industrial Co., Ltd. | η CORRECTION CIRCUIT AND η CORRECTION METHOD |
| JP2000134507A (ja) * | 1998-10-21 | 2000-05-12 | Sony Corp | ガンマ補正回路 |
| TWI233073B (en) * | 2003-12-04 | 2005-05-21 | Au Optronics Corp | Programmable gamma circuit and display apparatus |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130676A (ja) * | 1982-01-29 | 1983-08-04 | Toshiba Corp | ガンマ補正回路 |
| JPS5948404A (ja) * | 1982-09-13 | 1984-03-19 | Yashima Chem Ind Co Ltd | 水田用除草剤 |
| JPH02260976A (ja) * | 1989-03-31 | 1990-10-23 | Mitsubishi Electric Corp | γ補正回路 |
| JPH0491570A (ja) * | 1990-08-07 | 1992-03-25 | Canon Inc | ガンマ補正回路 |
| JP2774881B2 (ja) * | 1991-07-26 | 1998-07-09 | シャープ株式会社 | ガンマ補正回路 |
| JPH05110899A (ja) * | 1991-10-21 | 1993-04-30 | Nec Ic Microcomput Syst Ltd | 映像信号処理回路 |
| US5461430A (en) * | 1992-12-04 | 1995-10-24 | Hughes Jvc Tech Corp | Dynamic gamma correction circuit for use in image projectors |
| JP3071590B2 (ja) * | 1993-01-05 | 2000-07-31 | 日本電気株式会社 | 液晶ディスプレイ装置 |
-
1994
- 1994-12-19 JP JP6315065A patent/JP2713193B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-15 TW TW084113416A patent/TW353848B/zh not_active IP Right Cessation
- 1995-12-19 KR KR1019950051786A patent/KR100210724B1/ko not_active Expired - Fee Related
- 1995-12-19 US US08/575,147 patent/US5610666A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW353848B (en) | 1999-03-01 |
| JP2713193B2 (ja) | 1998-02-16 |
| KR100210724B1 (ko) | 1999-07-15 |
| US5610666A (en) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713193B2 (ja) | γ補正回路 | |
| US4318052A (en) | Wideband high voltage video amplifier | |
| JPH04142194A (ja) | 非線形処理回路 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JPH027552B2 (ja) | ||
| JP2740211B2 (ja) | 映像信号補正回路 | |
| JP3251086B2 (ja) | ガンマ補正回路 | |
| JP3237207B2 (ja) | カラー映像表示装置と映像信号処理回路 | |
| JPH02260976A (ja) | γ補正回路 | |
| US4675726A (en) | Drive adjustment control for video output stage | |
| JP3747247B2 (ja) | ガンマ補正回路 | |
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| JP3322890B2 (ja) | ガンマオフセット調整回路 | |
| JP2545999B2 (ja) | γ補正回路 | |
| KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
| JP2756892B2 (ja) | 色差信号マトリクス回路 | |
| JPS6347113Y2 (ja) | ||
| JPS6311839B2 (ja) | ||
| JP3310609B2 (ja) | ガンマ補正回路 | |
| JP2872020B2 (ja) | ガンマ補正回路 | |
| JPH0326547Y2 (ja) | ||
| JPH02218207A (ja) | 利得制御回路 | |
| JPH06118895A (ja) | 表示装置の映像信号処理回路及びそれを用いた液晶表示装置 | |
| JPH0510457Y2 (ja) | ||
| JP2724713B2 (ja) | 電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |