JPH0817450B2 - ノイズリデユ−サ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像信号等の入力信号をデイジタル的に処
理してノイズを低減するノイズリデユーサに関する。

〔従来の技術〕

画像信号等のノイズ低減を行なうものとしては、当該
画像信号における、１）ライン間相関,2）フイールド関
相関，あるいは、３）フレーム間相関を利用したノイズ
リデユーサが知られている。

又、近年、半導体技術が急速に進歩し、画像信号用高
速A/D（アナログ／デイジタル）変換器、D/A（デイジタ
ル／アナログ）変換器及びメモリが開発され、デイジタ
ル技術を応用したノイズリデユーサの実現が可能となつ
てきた。特に、メモリを適用した遅延回路は、フイール
ド遅延及びフレーム遅延を実現し、従来アナログ回路で
は実現不可能であつたフイールド相関及びフレーム相関
ノイズリデユーサが実現可能となり、現在注目されつつ
ある。

これらのテイジタル技術を用いたノイズリデユーサに
ついては、吹抜．著「画像のデイジタル信号処理」．昭
和56年５月25日日刊工業新聞社発行、第115頁〜第118頁
において論じられている。

〔発明が解決しようとする問題点〕

現在、デイジタル技術でノイズリデユーサを構成する
場合、まだいくつかの解決すべき問題点があるが、この
中の主要なものの１つとしてA/D変換器の量子化ビツト
数の問題がある。

アナログ信号をデイジタル化する場合、量子化に伴い
階調誤差（量子化誤差）が生じる。

画像信号（例えば色差信号Ｒ−Y,B−Ｙ等）におい
て、量子化誤差を視覚的に問題とならない量とするに
は、量子化ビツト数としては一般に８ビツト必要である
と言われている。しかし、画像信号用の高ビツト数高速
A/D変換器は、現状の半導体技術では、まだまだ本格的
な実用段階には達しておらず、高価なものとなつてい
る。したがつて、上記高ビツト数のA/D変換器を使用す
る従来のノイズリデユーサは、割高なシステムになると
いう問題があつた。

本発明は、低ビツト数のA/D変換器を用いつつ高品質
の画像が得られる構成としたノイズリデユーサを提供す
ることを目的とする。

〔問題点を解決するための手段〕

上記目的は量子化ビツト数がＮビツトのA/D変換器
と、〔Ｎ＋ｍ〕ビツト（ｍは正の整数）のデータを遅延
する遅延回路（たとえば１フイールド遅延線）と、A/D
変換器のＮビツトの出力信号と遅延回路の〔Ｎ＋ｍ〕ビ
ツトの出力信号をそれぞれ〔１−Ｋ〕及びＫ倍（０＜Ｋ
＜１、たとえばＫ＝0.75）した後加算した〔Ｎ＋ｍ〕ビ
ツトの信号を出力し、該遅延回路に供給する演算回路
と、演算回路の〔Ｎ＋ｍ〕ビツトの出力信号をD/A変換
するD/A変換器とによりノイズリデユーサを構成し、A/D
変換されたＮビツトのデータをノイズ低減するとともに
〔Ｎ＋ｍ〕ビツトの疑似高ビツト化データとし、これを
D/A変換してノイズを低減した画像信号を得るようにし
たことによつて達成される。

〔作用〕

本発明によるノイズリデユーサの動作において最も重
要なのは、Ｎビツトのデータを〔Ｎ＋ｍ〕ビツトのデー
タに高ビツト化する演算回路である。

以下、該演算回路の動作について説明する。ここで、
時刻tiにおけるA/D変換後のデータをＸ（ti）、遅延回
路の〔Ｎ＋ｍ〕ビツトのデータをＹ（ti）、遅延回路の
遅延量をτとすると、演算回路では、 Ｙ（ti）＝〔１＋Ｋ〕・Ｘ（ti）＋Ｋ・Ｘ（ti−τ） …………（１） なる計算を行なう。

今、Ｋ＝0.75とすると、〔１−Ｋ〕＝0.025＝2^-2であ
り、〔１−Ｋ〕・Ｘ（ti）は小数点以下２ビツトまでの
データをもつ。この場合は、ｍ＝２となるから、上記
（１）式で得られる信号Ｙ（ti）は、〔Ｎ＋ｍ〕＝〔Ｎ
＋２〕ビツトのデータをもつことになる。ｍは帰還量
（帰還係数）Ｋが１に近いほど、すなわち〔１−Ｋ〕が
小さいほど、大きくとることができる。

この様に、ノイズリデユーサは、その信号処理上、帰
還係数Ｋに依存し、ｍビツトの疑似高ビツト化が可能で
ある。本発明は、この特徴を生かし、上記計算の結果得
ることができる〔Ｎ＋ｍ〕ビツトのデータをそのままD/
A変換することにより、データの疑似的な高ビツト化を
行ない高画質化を計るものである。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の第１実施例を示すブロツク図であつ
て、１はA/D変換器、２は演算回路、３はD/A変換器、4,
6は係数乗算回路、５は加算回路、７は遅延回路であ
る。

第１図に示した実施例の動作は次の通りである。

まず、入力画像信号としての映像信号Siは、A/D変換
１に供給される。ここで映像信号Siは、特に限定され
ず、たとえば輝度信号や色差信号Ｒ−Y,B−Ｙであり、
又は、平衡変調後の色信号であるが、以後単に映像信号
と呼ぶ。

A/D変換器１（量子化ビツト数:Nビツト）では、入力
映像Siを量子化し、Ｎビツトのデイジタル信号Ｘ（ti）
を出力し、係数乗算回路４に供給する。係数乗算回路４
では、入力された信号Ｘ（ti）を〔１−Ｋ〕倍し（Ｋは
帰還量であり、０＜Ｋ＜１である。一般には、Ｋ＝0.5
〜0.75である）、〔１−Ｋ〕・Ｘ（ti）を出力する。

この〔１−Ｋ〕・Ｘ（ti）は、前述の様に小数点以下
ｍビツト（１≦ｍかつｍは整数。たとえば、Ｋ＝0.75で
は、ｍ＝２）のデータをもつ〔Ｎ＋ｍ〕ビツトのデータ
であり、加算回路５に供給される。加算回路５において
は、係数乗算回路4,6の出力信号を加算した〔Ｎ＋ｍ〕
ビツトの信号Ｙ（ti）を、遅延回路７及びD/A変換器に
供給する。遅延回路７においては、入力された信号Ｙ
（ti）をτ（τは、たとえばフイールド相関ノイズリデ
ユーサであれば、１フイールド期間である）だけ遅延し
た後、係数乗算回路６に供給する。係数乗算回路６で
は、入力された〔Ｎ＋ｍ〕ビツトの信号Ｙ（ti）をＫ倍
し、〔Ｎ＋ｍ〕ビツトのデータにまるめた後、加算回路
５に供給する。

その結果、係数乗算回路4,6と加算回路５によつて構
成する演算回路は、前記の（１）式で表わされる。

Ｙ（ti）＝〔１−Ｋ〕・Ｘ（ti）＋Ｋ・Ｙ（ti−τ） …………（２） なる演算を行なう。最後に、高ビツト化されかつ帰還ル
ープ（くし形フイルタ）によりノイズ低減した〔Ｎ＋
ｍ〕ビツトの信号Ｙ（ti）をD/A変換器３にてD/A変換し
信号Soを出力する。

第２図は第１図の構成において、Ｋ＝0.75,m＝２とし
た時の波形応答を示す入・出力波形図で、（ａ）は入力
波形図、（ｂ）は出力波形図であつて８はｔ＝τに1LSB
だけ変化した時の入力波形、９はこの時の出力波形であ
る。

同図より、本実施例においては、出力信号が高ビツト
化されたことにより、ゆるやかに信号が変化し、量子化
誤差が見立ちにくくなつたのがわかる。

以上、本実施例によれば、比較的少ない量子化ビツト
数のA/D変換器を用いたノイズリデユーサにおいて、出
力信号を高ビツト化することができ、高品質な画室を実
現できる。

第３図は本発明の第２実施例を示すブロツク図であつ
て、第１図と同一符号は同一部分に対応し、10は減算回
路である。

同図において、演算回路２を、加算回路５及び演算回
路10及び係数乗算回路６により構成する。本実施例の演
算回路２の演算式は次の通りである。

Ｙ（ti）＝Ｘ（ti）＋Ｋ・｛−Ｘ（ti）＋Ｙ（ti−
τ）｝ ＝〔１−Ｋ〕・Ｘ（ti）＋Ｋ・Ｙ（ti−τ） …………（３） これは、第１の実施例の演算回路２と同じである。し
たがつて、本実例においても第１の実施例と同様の効果
が得られる。

第４図は本発明の第３実施例を示すブロツク図であ
る。

ノイズリデユーサでは、帰還量Ｋを大きくすればする
程、ノイズ低減量が大きくなるが、その反面、残像が増
加し問題となる。第４図に示した実施例は、この残像を
低減するため、上記第２実施例の構成に動き適応回路を
付設したものである。

第４図において、11は非線形回路である。

また、第５図は非線形回路の応答特性の一例を示す特
性図である。

本実施例では、動き量は、τ期間の間の変化量（差分
量）で検出し、変化量が大きい領域では、帰還量Ｋを下
げるものとした。すなわち、減算回路10の差分出力が大
きい場合には、第５図に示したような特性をもつ非線形
回路11で利得（帰還量）を下げる。

その結果、本実施例においては、画像信号が大きく変
化する領域では実効的にビツト数が下がるが、変化量が
大きい領域ではビツト数は見立ちにくく、実質的に本実
施例でも前記実施例と同様の効果を得ることができる。

なお、上記第３実施例では，動き量を、処理を行なう
信号自身から検出したが、他の相関をもつ信号により検
出してもよい。

〔発明の効果〕

以上説明したように、本発明によれば、比較的少ない
量子化ビツト数のA/D変換器を用いて、疑似高ビツト化
処理を行なうことによつて、見かけ上の量子化誤差を少
なくして高品質の画像を再現することができ、上記従来
技術の問題を解決して優れた機能のノイズリデユーサを
提供することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロツク図、第２図
はノイズリデユーサの入・出力波形図、第３図は本発明
の第２実施例を示すブロツク図、第４図は本発明の第３
実施例を示すブロツク図、第５図は非線形回路の特性図
である。 １……A/D変換器、２……演算回路、３……D/A変換器、
4,6……係数乗算回路、５……加算回路、７……遅延回
路、10……減算回路、11……非線形回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾鷲 仁朗 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 三邊 晃史 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 増田 美智雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭60−85630（ＪＰ，Ａ) 特開 昭61−224573（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力画像信号のノイズをデイジタル処理に
   よって低減するノイズリデユーサにおいて、 上記入力画像信号をＮビツトのデイジタル信号に変換す
   るA/D変換手段と、 上記A/D変換手段からのＮビツトの出力信号を（１−
   Ｋ）倍（Ｋは帰還係数,0＜Ｋ＜１）し、小数点以下ｍビ
   ツト（但し、ｍは１以上の整数）のデータを有する〔Ｎ
   ＋ｍ〕ビツトの信号を出力する第１の係数乗算手段と、 小数点以下ｍビツトのデータを有する〔Ｎ＋ｍ〕ビツト
   の信号を入力して一定時間だけ遅延させる遅延手段と、 上記遅延手段からの〔Ｎ＋ｍ〕ビツトの信号をＫ倍し、
   小数点以下ｍビツトのデータを有する〔Ｎ＋ｍ〕ビツト
   の信号にして出力する第２の係数乗算手段と、 上記第1,第２の係数乗算手段から出力される〔Ｎ＋ｍ〕
   ビツトの信号を加算し、〔Ｎ＋ｍ〕ビツトの加算信号を
   出力して上記遅延手段の上記入力信号とする加算手段
   と、 上記加算手段から出力される上記加算信号をアナログ信
   号に変換するD/A変換手段と を備え、上記A/D変換手段の量子化誤差を低減するとと
   もに、疑似高ビツト化を行なうように構成したことを特
   徴とするノイズリデユーサ。