JPH0817957A - 半導体素子およびその形成方法 - Google Patents

半導体素子およびその形成方法

Info

Publication number
JPH0817957A
JPH0817957A JP7179603A JP17960395A JPH0817957A JP H0817957 A JPH0817957 A JP H0817957A JP 7179603 A JP7179603 A JP 7179603A JP 17960395 A JP17960395 A JP 17960395A JP H0817957 A JPH0817957 A JP H0817957A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor
conductive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7179603A
Other languages
English (en)
Other versions
JP3466785B2 (ja
Inventor
James K Heckman
ジェームス・ケイ・ヘックマン
Francis J Carney
フランシス・ジェイ・カーネイ
Harry J Geyer
ハリー・ジェイ・ゲイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0817957A publication Critical patent/JPH0817957A/ja
Application granted granted Critical
Publication of JP3466785B2 publication Critical patent/JP3466785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 製造コストの低減および製造時間の短縮を図
る、半導体素子（２２）およびその形成方法を提供す
る。 【構成】 基板（１１）は、底面上に導電性トレース
（１２）とボンディング・パッド（１３）とを有し、上
面上に導電性トレース（１４）と半導体チップ取り付け
パッド（１７）とを有する。基板支持部（２２）は開口
（２３）を有し、基板（１１）に結合される。半導体チ
ップ（３１）を半導体チップ取り付けパッド（１７）に
結合する。半導体チップ（３１）を封入材（３８）また
はキャップ（４１，５１）で被覆し、半導体チップ（３
１）を保護する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体素子に
関し、更に特定すれば半導体素子のパッケージに関する
ものである。
【０００２】
【従来の技術】半導体素子製造業者は、常に素子の電気
的および熱的性能特性(performance characateristics)
を改善する一方、半導体素子の製造コストを下げる努力
を続けている。加えて、素子は小型軽量で、高さが低い
(low profile)ことが望ましい。このため、表面実装半
導体素子の電気的および熱的性能の双方を改善するため
に、オーバー・モールド・パッド・アレイ・キャリア(o
ver-molded pad array carrier)（ＯＭＰＡＣ）半導体
素子が開発された。典型的に、ＯＭＰＡＣ半導体素子は
薄いプリント回路板（ＰＣＢ）基板を含み、その上に半
導体チップが実装される。チップの一部は、ＰＣＢの上
面上に形成される導電性トレース(conductive trace)に
電気的に結合される。各導電性トレースは、ＰＣＢを貫
通する導電性ビア(conductive via)によって、ＰＣＢの
底面上の対応する導電性トレースに導かれる。ＰＣＢの
底面上のトレースは、各々導電性パッドで終端し、ＰＣ
Ｂの底面上でパッドのアレイを形成する。半導体チップ
とＰＣＢの一部は、従来の成形技術を用い、成形コンパ
ウンド(molding compound)によって封入される。即ち、
半導体チップが実装されたＰＣＢを金型の空洞に配置
し、成形コンパウンドをペレット状から液体状に変形さ
せ、この液状成形コンパウンドを金型の空洞に圧入(inj
ect)し、そして成形コンパウンドを硬化させる。ＯＭＰ
ＡＣ半導体素子は、相互接続パッケージ密度の向上、共
通面(coplanarity)および非対称(skew)制限の解消、低
リード・インダクタンス、並びに低い体高という利点を
提供するが、ＯＭＰＡＣ半導体素子の種類毎に別の金型
が必要となる。これらの金型は高価なので、異なる種類
の半導体素子の製造も高価となる。加えて、成形用機器
の保守コストも高い。更に、ＯＭＰＡＣ半導体素子の製
造に用いられる成形コンパウンドは長い硬化時間を必要
とするので、結果的にサイクル時間も長くなる。
【０００３】他の種類の表面実装半導体素子に、グロブ
・トップ・パッド・アレイ・キャリア(glob-top pad ar
ray carrier)（ＧＴＰＡＣ）半導体素子がある。ＧＴＰ
ＡＣ半導体素子は、半導体チップが実装されるＰＣＢ
と、ＰＣＢ上に形成されたチキソトロープ材料(thixotr
opic material)の壁部またはダム(dam)とから成る。ダ
ムは、半導体チップから間隔をおいてこれを包囲する。
次に、ダム内の半導体チップとＰＣＢの一部を、液状封
入剤で被覆する。ダムと封入剤がパッケージ本体を形成
する。ＧＴＰＡＣ半導体パッケージは、従来の表面実装
パッケージよりも、高い電気的性能を提供するが、平面
性の制限を解消するために厚いＰＣＢを必要とする。そ
の上、ダム材料は調合(dispense)が難しく、サイクル時
間が増大するため、結果的に製造コストが高くなる。
【０００４】
【発明が解決しようとする課題】したがって、ＰＣＢの
厚さに制限がなく、既存の製造プロセスに容易に組み込
まれる、半導体チップ封入方法および装置を有すること
は有利となろう。更に、かかる方法および手段におい
て、半導体素子を製造するのに必要なコストの低減およ
び時間の短縮ができればなお有利であろう。加えて、か
かる方法および手段において、半導体素子の電気的およ
び熱的性能を改善できれば更に有利であろう。
【０００５】
【課題を解決するための手段】概して言えば、本発明
は、リセスト・ボール・グリッド・アレイ（ＢＧＡ）パ
ッケージ(recessed ball grid array package)に半導体
チップを封入する方法および手段を提供するものであ
る。本発明によれば、複数の開口を有する基板支持部
が、複数の半導体チップ受容領域を有する基板に実装ま
たは積層される。基板支持部は、基板が歪むのを防止す
るので、薄い基板の使用が可能となる。当業者は認めよ
うが、基板が薄いほど、半導体素子の電気的性能は向上
する。本発明にしたがって用いられる基板の公称厚さ範
囲(nominal thickness range)は、約５０ミクロン（μ
ｍ）から約１５００μｍの間である。各半導体チップ受
容領域に半導体チップを実装し、この半導体チップを被
覆する。続いて、基板支持部を有する基板およびそれに
実装された半導体チップを、個々の半導体素子に分離す
る(singulated)。個々の半導体素子を形成する技術は公
知であり、例えば、切断(cutting)、鋸引き(sawing)、
打ち抜き(punching)などを含む。
【０００６】
【実施例】図１は、本発明の一実施例によるプロセスに
おける、半導体素子部分１０を示す一部切り欠き上面図
である。半導体素子部分１０は、基板１１を含み、その
底面上に導電性トレース１２とボンディング・パッド１
３とが配され、一方上面上には導電性トレース１４とチ
ップまたはダイ取り付けパッド１７とが配されている。
チップ取り付けパッド１７は、半導体チップ受容領域と
して機能する。一例として、導電性トレース１２，１
４、ボンディング・パッド１３、およびチップ取り付け
パッド１７は、基板１１の上面および底面に導電性フォ
イル(conductive foil)を積層することによって形成さ
れる。導電性トレース１２，１４、ボンディング・パッ
ド１３、およびチップ取り付けパッド１７は、リソグラ
フ技術を用いて導電性フォイルをパターニングすること
によって規定される。或いは、導電性トレース１２，１
４、ボンディング・パッド１３、およびチップ取り付け
パッド１７は、スクリーン印刷または基板表面上に堆積
することによって形成してもよい。続いて、導電性トレ
ース１２，１４、ボンディング・パッド１３、およびチ
ップ取り付けパッド１７を、典型的には、金または金と
ニッケルとの化合物でメッキし、ワイヤボンディングや
はんだボール３４（図２〜図４に示す）を取り付けるた
めの、非酸化表面(non-oxidizable surface)を形成す
る。導電性トレース１２，１４、ボンディング・パッド
１３、およびチップ取り付けパッド１７は、２つの導電
層からなるものとして説明したが、導電層の数および導
電層の材料は、本発明の限定とはならないことは理解さ
れよう。また、明瞭化を図るために、図２〜図４では、
導電性トレース１２，１４、ボンディング・パッド１
３、およびチップ取り付けパッド１７は、本発明の説明
全体にわたって単一物質層として示されていることも理
解されよう。
【０００７】導電性ビア３３は、典型的に、穿孔または
打ち抜きで基板を貫通する孔を開け、続いて、例えば、
銅のような導電性材料をこの孔にメッキすることによっ
て、基板１１内に形成される。孔にメッキするのに適し
た他の材料には、金、ニッケル、金とニッケルとの化合
物等が含まれる。このように、孔即ちビアの側壁は導電
性であるのに対して、内側部分は中空である。
【０００８】導電性トレース１２とボンディング・パッ
ド１３とを含む底面を、はんだマスク材料層１８で被覆
する。同様に、導電性トレース１４およびチップ取り付
けパッド１７を含む上面部分を、はんだマスク材料層１
９で被覆する。はんだマスクに適した材料には、ポリイ
ミド、高温エポキシ樹脂などが含まれる。はんだマスク
材料層１８に開口即ち孔（図示せず）を形成してボンデ
ィング・パッド１３を露出させると共に、はんだマスク
材料層１９に開口（図示せず）を形成してチップ取り付
けパッド１７および導電性トレース１４を部分的に露出
させる。導電性トレース、ボンディング・パッド、チッ
プ取り付けパッド、およびはんだマスク材料層を基板上
に形成する方法は、当業者にはよく知られているもので
ある。
【０００９】開口即ち窓(aperture)２３を有する基板支
持部２２を、基板１１の上面に取り付ける。基板支持部
２２を基板１１の上面に取り付けるとき、開口２３を通
じてチップ取り付けパッド１７を露出させる。言い換え
れば、基板支持部２２は基板１１と協同して凹部２５を
形成する。基板支持部２２は、エポキシ、ポリイミド、
トリアジン(triazine)またはフェノール樹脂のような樹
脂で形成することが好ましい。より具体的には、ビスマ
ルイミドトリアジン(bismaleimidetriazine)（ＢＴ）樹
脂が好ましい。基板支持部２２に適した他の材料には、
エポキシ・ガラス混合物(epoxy-glass composites)、プ
リント回路基板（ＰＣＢ）材料、ＦＲ−４、セラミクス
などが含まれる。基板支持部２２は電気的には不活性な
基板である。即ち、基板支持部２２には電気回路がな
い。基板支持部２２の基板１１への取り付けには、例え
ば、カリフォルニア州のAblestik Laboratories of Ran
cho Dominguezによって製造されているAblebond TM 84-
1Aのような低温で硬化する熱硬化性接着剤２０（図２〜
図４）を用いてもよい。基板支持部２２は、基板１１の
平面性を維持すると共に、チップ取り付けパッド１４，
１７即ち凹部２５を包囲する壁を形成するための補強材
(stiffener)として機能する。したがって、基板支持部
２２は、約１２５ミクロン（μｍ）ないし約１，２５０
μｍの範囲の厚さを有することが好ましい。基板支持部
２２の厚さは本発明の限定でないことは理解すべきであ
るが、凹部２５を充填する封入剤によって相互接続ワイ
ヤ３７（図２〜図４）が被覆されるように、基板支持部
２２は十分な厚さを有さなければならない。
【００１０】図１は、基板支持部２２が開口２３を有す
る単一構造であって、基板１１に結合されると凹部２５
が形成されることも示している。
【００１１】次に図２を参照すると、半導体素子３０の
第１実施例の高倍率拡大断面図が示されている。ここで
は、半導体素子３０は、ＢＧＡパッケージ３２に結合さ
れた半導体チップ３１を含む。図面では、同一要素を指
示するために同一参照番号を用いていることは理解され
よう。ＢＧＡパッケージ３２は、底面上に導電性トレー
ス１２とボンディング・パッド１３とを有し、上面上に
導電性トレース１４とダイ取り付けパッド１７とを有す
る基板１１を含む。上面上の各導電性トレース１４は、
導電性ビア３３を通じて、底面上の対応する導電性トレ
ース１２に結合されている。導電性ビア３３の内側部分
は中空として示されているが、これは本発明の限定では
なく、導電性ビア３３を導電性材料で充填してもよい。
半導体素子３０は、更に、はんだマスク層１８，１９も
含む。
【００１２】はんだボール３４を各々、フラックス(flu
x)の存在の下で、対応するボンディング・パッド１３上
に位置付け、はんだリフロー処理を行って金属接合(met
allurgical bond)を形成することにより、はんだボール
３４をボンディング・パッド１３に結合する。はんだボ
ールをボンディング・パッドに結合する技法は、当技術
では公知である。例えば、Wilson et al.に発行され、
本願と同一譲受人であるMotorola, Inc.に譲渡され
た、"METHOD FOR ATTACHING CONDUCTIVE BALLS TOA SUB
STRATE" と題する、米国特許第５，２８４，２８７号
は、はんだボールをボンディング・パッドに結合する方
法を教示している。この特許の内容は、本願にも含まれ
ているものとする。図２に示す実施例は、はんだボール
３４がボンディング・パッド１３に結合されるので、ボ
ール・グリッド・アレイ（ＢＧＡ）とも呼ばれることは
理解されよう。また、本発明は、ボンディング・パッド
１３に取り付けられたはんだボール３４を有することに
限定される訳ではないことも理解されよう。例えば、ピ
ンをボンディング・パッド１３に取り付けることによっ
て、ピン・グリッド・アレイ（ＰＧＡ）素子を形成する
ことができ、更に、銀製のパッドをボンディング・パッ
ド１３上に形成することによってランド・グリッド・ア
レイ(land grid array)（ＬＧＡ）素子を形成すること
もできる。
【００１３】例えば、銀充填エポキシ(silver filled e
poxy)のようなダイ取り付け材料３５によって、半導体
チップ３１をチップ取り付けパッド１７に結合する。ダ
イ取り付けに適した他の材料には、ゴム、シリコン、ポ
リウレタン、および熱可塑性物質(thermoplastics)が含
まれる。相互接続ワイヤ３７によって、チップ・ボンド
・パッド３６を対応する導電性トレース１４に結合す
る。半導体チップをチップ取り付けパッドに結合する技
法およびチップ・ボンド・パッドを導電性トレースにワ
イヤボンディングで接合する技法は、当業者にはよく知
られているものである。
【００１４】本発明の第１実施例によれば、半導体ダイ
３１を封入材３８で被覆する。更に特定すれば、基板支
持部２２を基板１１に結合することによって形成された
凹部２５に、封入材３８を充填する。封入材３８に適し
た材料には、Hysol FP4450という商標で販売されている
高純度、低応力、液体封入材、あるいはHysol CNB 648-
48またはHysol CNB 650-51という商標で販売されている
液体エポキシ封入材が含まれる。好ましくは、半導体チ
ップ３１の熱膨張率と一致する熱膨張率を有する封入材
３８を選択する。本発明によれば、半導体チップ３１と
接触する封入材３８の量は、基板１１と接触する封入材
３８の量よりも多いことに注意されたい。したがって、
半導体チップ３１に熱的に誘発される応力を低下させる
には、封入材３８の熱膨張率を基板１１よりも半導体チ
ップ３１に一致させるほうが望ましい。封入材３８と半
導体チップ３１の熱膨張率を一致させることの利点は、
半導体チップ３１と接触するワイヤの破壊(breakage)が
防止されることである。
【００１５】封入材３８は、水分、機械的応力、汚染、
導電性破片(conductive debris)、アルファ線放出(alph
a emission)などから半導体チップ３１を保護すること
に注意されたい。
【００１６】図３は、本発明の第２実施例による半導体
素子４０を示す高倍率断面図である。半導体素子４０
は、ＢＧＡパッケージ３２に結合された半導体チップ３
１を含み、半導体チップ３１は凹部２５内にある。第２
実施例によると、凹部２５を流体４３で充填し、キャッ
プ４１で被覆する。好ましくは、流体４３はシリコンの
ような不活性、高誘電体、熱導電性材料である。接着剤
４２を用いて、キャップ４１を半導体支持部２２に接合
する。キャップ４１に適した材料には、金属、プラスチ
ック、およびセラミクス材料が含まれる。接着剤４２に
適した材料は、例えば、カリフォルニア州のAblestik L
aboratories of Rancho Dominguezによって製造されて
いる、Ablebond TM 84-1Aのような、低硬化温度を有す
る熱硬化性接着剤である。図２を参照して説明した封入
材３８と同様に、キャップ４１は、水分、機械的応力、
汚染、導電性破片、アルファ線放出などから半導体チッ
プ３１を保護する。更に、キャップ４１の材料は、その
熱膨張率が基板支持部２２の熱膨張率と一致するように
選択することが好ましい。凹部２５は流体４３で充填さ
れるものとして示されているが、凹部２５を流体４３で
充填することは任意である点は理解されよう。
【００１７】図４は、本発明の第３実施例による半導体
素子５０の高倍率拡大断面図である。半導体素子５０
は、ＢＧＡパッケージ３２に結合された半導体チップ３
１を含み、半導体チップ３１は凹部２５内にある。凹部
２５の一部はキャップ５１によって被覆されている。一
例として、接着剤５５でキャップ５１を基板支持部２２
に接合する。更に特定すれば、キャップ５１は、中央の
凹部５３を包囲する突出部(raised portion)５２を有す
るシート状圧印金属(coined sheet of metal)と、基板
支持部２２に接合するためのキャップ支持部５４とから
成る。言い換えれば、キャップ５１は、基板支持部２２
の形状に沿った(contoured)部分即ちキャップ支持部５
４と、相互接続ワイヤ３７の形状に沿った部分即ち突出
部５２と、半導体チップ３１の形状に沿った部分即ち中
央凹部５３とを有するように形成される。キャップ５１
は相互接続ワイヤ３７から電気的に絶縁されていること
は理解されよう。
【００１８】好ましくは、キャップ５１の材料は、その
熱膨張率が基板支持部２２の熱膨張率と一致するように
選択される。更に、キャップ５１を、鉄層５６とアルミ
ニウム層５７とから成るバイメタル積層キャップとして
形成することによって、相互接続ワイヤ３７のインダク
タンスおよび半導体素子５０の共振周波数を最適化する
ことができる。一例として、鉄層５６の厚さは約１５０
μｍ、そしてアルミニウム層５７の厚さは約４５０μｍ
である。好ましくは、鉄層５６が半導体チップ３１に対
向する。
【００１９】以上の説明から、半導体素子を形成するた
めの方法および手段が提供されたことが認められよう。
半導体素子は、導電性トレースが表面に形成された薄い
基板と、それに取り付けられる基板支持部とを含む。基
板支持部は構造的強度を提供すると共に、薄い基板の補
強として機能する。このため、基板支持部は基板が歪む
のを防止するので、薄い基板の使用が可能となる。例え
ば、導電性トレースを有する薄い基板は、ＴＡＢ（自動
テープ接合）テープ程度の薄さとすることができ、導電
性トレースを有する薄い基板をロール状で処理すること
ができる。本発明の基板支持部の他の利点は、各半導体
チップ受容領域周囲にダムを形成する工程が不要となる
ことである。典型的に、ダムの形成には、多量の封入材
を必要とする。薄い基板上に導電性トレースを形成した
構造によって得られる他の利点は、薄い基板の対向側面
上のトレースのインダクタンスを容易に相殺できること
である。
【００２０】封入材は、基板支持部を形成するのに用い
られる材料よりもかなり高価なので、本発明は半導体素
子の製造コストを低減することができる。更に、ＧＴＰ
ＡＣ半導体素子のダムは連続的に作られ、それに要する
時間は、半導体素子の製造に必要な全時間に付け加えら
れる。本発明はダムの形成を不要とするので、材料コス
トの低減、および半導体素子を形成するためのサイクル
時間の短縮が実現する。当業者にはお分かりであろう
が、処理工程を省くことによって、結果的に歩留まりが
本質的に向上する。
【００２１】以上、本発明の特定実施例について示しか
つ説明したが、当業者には更に他の変更や改善が想起さ
れよう。本発明はここで示した特定の形状に限定される
のではないことは理解されるべきであり、特許請求の範
囲は、本発明の真の精神および範囲に該当する本発明の
変更全てに及ぶことを意図するものである。例えば、基
板支持部は多層基板に取り付けてもよい。
【図面の簡単な説明】
【図１】本発明の一実施例による処理における半導体素
子の一部を示す一部切り欠き上面図。
【図２】本発明の第１実施例による半導体素子の一部を
示す高倍率拡大断面図。
【図３】本発明の第２実施例による半導体素子の一部を
示す高倍率拡大断面図。
【図４】本発明の第３実施例による半導体素子の一部を
示す高倍率拡大断面図。
【符号の説明】
１０ 半導体素子部分 １１ 基板 １２，１４ 導電性トレース １３ ボンディング・パッド １７ 半導体チップ受容領域 ３３ 導電性ビア １８，１９ はんだマスク材料層 ２３ 開口 ２２ 板支持部 ２５ 凹部 ３０ 半導体素子 ３２ ＢＧＡパッケージ ３１ 半導体チップ ３４ はんだボール ３８ 封入材 ４０，５０ 半導体素子 ４１，５１ キャップ ３７ 相互接続ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシス・ジェイ・カーネイ アメリカ合衆国アリゾナ州ギルバート、イ ースト・サジェブラッシュ・ストリート 602 (72)発明者 ハリー・ジェイ・ゲイヤー アメリカ合衆国アリゾナ州フェニックス、 イースト・サン・ジュアン2035

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ・パッケージであって：半導
    体チップ受容領域（１７）を有する基板（１１）；およ
    び、 前記基板（１１）に結合された基板支持部（２２）であ
    って、前記半導体チップ受容領域（１７）を露出させる
    開口（２３）を有し、該開口（２３）は前記基板（１
    １）と協同して凹部（２５）を形成する、前記基板支持
    部（２２）；から成ることを特徴とする半導体チップ・
    パッケージ。
  2. 【請求項２】半導体素子パッケージであって：上面と底
    面とを有する基板（１１）であって、前記上面上には半
    導体チップ取り付けパッド（１７）が形成され、前記底
    面上にはボンディング・パッド（１３）が形成されてい
    る前記基板（１１）；前記半導体チップ取り付けパッド
    （１７）に実装された半導体チップ（３１）；および前
    記上面に結合された基板支持部（２２）であって、開口
    （２３）を有する前記基板支持部（２２）；から成り、
    前記半導体チップ（３１）は前記開口（２３）を通じて
    露出され、前記開口（２３）は凹部（２５）を形成する
    ことを特徴とする半導体素子パッケージ。
  3. 【請求項３】半導体素子パッケージの形成方法であっ
    て：ダイ・ボンディング領域（１７）を有する基板（１
    １）を用意する段階；および前記基板（１１）に支持部
    （２２）を取り付け、該支持部（２２）の開口（２３）
    を前記ダイ・ボンディング領域（１７）に整合させかつ
    それを露出させる段階；から成ることを特徴とする方
    法。
JP17960395A 1994-06-30 1995-06-23 半導体素子およびその形成方法 Expired - Lifetime JP3466785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/269,241 US5467253A (en) 1994-06-30 1994-06-30 Semiconductor chip package and method of forming
US269241 2002-10-11

Publications (2)

Publication Number Publication Date
JPH0817957A true JPH0817957A (ja) 1996-01-19
JP3466785B2 JP3466785B2 (ja) 2003-11-17

Family

ID=23026421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17960395A Expired - Lifetime JP3466785B2 (ja) 1994-06-30 1995-06-23 半導体素子およびその形成方法

Country Status (4)

Country Link
US (1) US5467253A (ja)
EP (1) EP0690497B1 (ja)
JP (1) JP3466785B2 (ja)
DE (1) DE69526539T2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457878A (en) * 1993-10-12 1995-10-17 Lsi Logic Corporation Method for mounting integrated circuit chips on a mini-board
KR100648751B1 (ko) * 1994-05-02 2007-03-02 지멘스 마츠시타 컴포넌츠 게엠베하 운트 콤파니 카게 전자부품용밀봉장치
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3201187B2 (ja) * 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
JPH09222372A (ja) * 1996-02-19 1997-08-26 Mitsubishi Electric Corp 半導体式センサ
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5789813A (en) * 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
DE69735240T2 (de) * 1996-12-13 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronisches bauteil und bestückungsverfahren und -vorrichtung
US6064116A (en) 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6284570B1 (en) 1998-12-28 2001-09-04 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component from a conductive substrate containing a plurality of vias
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
DE19964316B4 (de) * 1999-03-30 2006-11-23 Mitsubishi Denki K.K. Eine Gehäusestruktur aufweisende Halbleitervorrichtung
JP3408987B2 (ja) 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
TW483093B (en) 1999-04-22 2002-04-11 Int Rectifier Corp Chip scale package
JP4190111B2 (ja) * 1999-10-29 2008-12-03 富士通株式会社 高周波モジュール
US6830462B1 (en) 1999-12-13 2004-12-14 Fci Americas Technology, Inc. Electrical connector housing
US7394153B2 (en) * 1999-12-17 2008-07-01 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
DE69908194T2 (de) * 1999-12-17 2004-02-05 Osram Opto Semiconductors Gmbh Kapselung für organische leds
CN1315195C (zh) 2000-02-10 2007-05-09 国际整流器有限公司 在单面上带块形连接的垂直导电倒装芯片式器件
DE10014380A1 (de) 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
US6431432B1 (en) * 2000-06-15 2002-08-13 Lsi Logic Corporation Method for attaching solderballs by selectively oxidizing traces
US6570271B2 (en) * 2001-05-16 2003-05-27 Hewlett-Packard Development Company, L.P. Apparatus for routing signals
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US9070653B2 (en) 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
JP2018147938A (ja) * 2017-03-01 2018-09-20 東芝メモリ株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
JPS62194648A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd ガラスパツケ−ジ型電子装置
JPH01102757A (ja) * 1987-10-14 1989-04-20 Ricoh Co Ltd 光磁気記録媒体
JPH02202040A (ja) * 1989-01-31 1990-08-10 Mitsubishi Electric Corp 半導体装置
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
EP0536418B1 (en) * 1991-04-26 1999-07-28 Citizen Watch Co. Ltd. Method of manufacturing a semiconductor device terminal structure
US5278726A (en) * 1992-01-22 1994-01-11 Motorola, Inc. Method and apparatus for partially overmolded integrated circuit package
JP3480950B2 (ja) * 1992-04-02 2003-12-22 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat

Also Published As

Publication number Publication date
US5467253A (en) 1995-11-14
EP0690497B1 (en) 2002-05-02
EP0690497A2 (en) 1996-01-03
JP3466785B2 (ja) 2003-11-17
DE69526539D1 (de) 2002-06-06
DE69526539T2 (de) 2002-11-07
EP0690497A3 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
JP3466785B2 (ja) 半導体素子およびその形成方法
US7138706B2 (en) Semiconductor device and method for manufacturing the same
CN100380636C (zh) 用于整体成型组件的热增强封装及其制造方法
US5397917A (en) Semiconductor package capable of spreading heat
US7432583B2 (en) Leadless leadframe package substitute and stack package
US5592025A (en) Pad array semiconductor device
TWI479635B (zh) 用於電磁隔離的積體電路封裝件系統
US7393718B2 (en) Unmolded package for a semiconductor device
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
KR100241205B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US20120021541A1 (en) Light emitting device and method of fabricating the same
EP0977251A1 (en) Resin sealed semiconductor device and method for manufacturing the same
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
US7405486B2 (en) Circuit device
EP1914803A1 (en) Low profile ball grid array (BGA) package witth exposed die and method of making same
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
EP0563264B1 (en) Leadless pad array chip carrier
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term