JPH08181898A - 画像チャネル間に直列ｉ／ｏリンクを持つイメージングシステム - Google Patents

Abstract

(57)【要約】 【課題】 マルチチャネルの画像信号が読み出されるイ
メージングシステムでは、複数のチャネルを制御する通
信リンクを提供する必要がある。このリンクは実現が容
易で、容易にまた制限無しに拡張できなければならな
い。 【解決手段】 複数の並列画像信号で読み出される画像
センサーを持つイメージングシステム（１０）。複数の
並列画像信号処理チャネル（１８）、（２０）、（２
２）が備えられ、複数の画像信号を処理する。各チャネ
ルは、プログラム可能なＩ／Ｏステーションを含み、チ
ャネルを制御するに使用されるデータを受信し、記憶
し、送信する。閉ループ直列Ｉ／Ｏ送信リンク（３４）
は、プログラム可能なＩ／Ｏステーションを直列に接続
する。コントローラー（３６）は、リンクに接続され、
一またはそれ以上の前記複数プログラム可能なＩ／Ｏス
テーションへのデータの送信を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、複数の並
列チャネルで読み出される画像化器（イメージャー：ｉ
ｍａｇｅｒ）を持つイメージングシステムに関し、特
に、画像チャネル間に直列Ｉ／Ｏ（入力／出力）リンク
を持つイメージングシステムに関する。

【０００２】

【従来の技術】高フレーム率で高解像度のビデオカメラ
は、それに合わせて動作を遂行する為、高データ転送速
度を使用する。チャネル帯域幅とデータ転送速度を最小
にするため、マルチチャネルのセンサー配列の利用が提
案されている。これは米国特許第４，３２２，７５２号
に開示されているものに見られる。典型的には、各チャ
ネルに、増幅器と、他の信号処理回路が備えられる。セ
ンサーからの画像がデジタルメモリーに記憶される所
に、各ビデオチャネルは、アナログデジタル変換器を備
える。マルチチャネルのセンサーの利用に於いて、解決
すべき一つの問題点は、伝達特性を全てのチャネルにわ
たって均一にするよう要求される事である。伝達特性
は、センサーの照射に対する出力信号振幅である。小さ
な不均一性でも、画像がビデオディスプレーに表示され
ると、人の目には帯として直ちに検知される。従って、
各ビデオチャネルは、最適信号特性に較正出来るよう調
整可能でなければならない。この調整が、効率的に、コ
スト効率良く、簡単に実行出来れば利点となる。

【０００３】直列のデータと制御の通信は、並列のデー
タと制御の通信とは異なり、有利な通信を実現する。し
かしながら、以下の特許で開示される既知の直列通信技
術は、マルチチャネル画像センサーイメージングシステ
ムの問題は扱っていない。

【０００４】米国特許第４，９１８，５８９号は、階層
を持つ制御システムの処理を連係する方法と装置を開示
している。開示されたシステムは、高度に複雑で、高価
で、マルチチャネルイメージングシステムの要求に直ち
に適用出来るものではない。

【０００５】米国特許第４，９５９，７７３号は、Ｉ／
Ｏ装置をＩ／Ｏ通信に付加し、読みとり書き込みモード
のリンクを交互に変えるアダプターを開示している。Ｍ
ＰＵＲＡＭと表示ＲＡＭの間に単一チャネルのみ使用さ
れ、マルチチャネルリンクは、使用されていない。

【０００６】米国特許第４，９９９，７６８号は、プロ
セッサーと、デュアルポートメモリーを含むデータ転送
制御ユニットを開示している。マルチチャネルイメージ
ングシステムの信号チャネル間の直列リンクの開示は無
い。

【０００７】米国特許第４，５１４，８２３号は、直列
装置に並列チャネルを延ばす装置と方法を開示してい
る。この特許には、マルチチャネルイメージングシステ
ムの信号チャネル間の直列リンクの開示は無い。

【０００８】

【発明が解決しようとする課題】マルチチャネル画像信
号読み出しを持つイメージングシステムには、この様
に、複数のチャネルを制御する通信リンクを提供する問
題がある。このリンクは、実現が容易で、容易にまた制
限無しに拡張でき、入力ステーションで、ステーション
との間のデータ交換以外の動作を可能とし、受信ステー
ションでのプロセッサーの必要性を無くする事が要求さ
れる。

【０００９】

【課題を解決するための手段】本発明によれば、従来の
技術のこれらの問題に対する解決が与えられる。

【００１０】本発明の特徴によれば、複数の並列画像信
号で読み出される画像センサーを持つイメージングシス
テムに於いて：前記チャネルの制御に使用されるデータ
を受信し、記憶し、送信する、少なくとも一個のプログ
ラム可能なＩ／Ｏ（入力／出力）ステーションを各チャ
ネルに含み、前記複数の並列画像信号を処理する、複数
の並列画像信号処理チャネルと；前記プログラム可能な
Ｉ／Ｏステーションを直列に接続する閉ループ直列Ｉ／
Ｏ送信リンクと；直列Ｉ／Ｏ送信リンクに接続され、送
信リンクに沿って、一以上の前記複数のプログラム可能
なＩ／Ｏステーションの一以上へデータを直列送信する
のを制御するコントローラーと、を含む装置が提供され
る。

【００１１】

【発明の実施の形態】本発明の詳細に記述された好まし
い実施例は、マルチチャネル高フレーム率、或いは高解
像度のイメージングシステムに関するものであるが、本
発明は、また、他のイメージングシステム及びデータシ
ステムに使用可能である事が理解されなければならな
い。

【００１２】マルチチャネルイメージングシステムのブ
ロック図が図１に示される。ここに示される様に、イメ
ージングシステム１０は、センサー１２を持ち、例え
ば、６４またはそれ以上のビデオ出力チャネルを備え
る。チャネル数はいくらにでも出来る事が理解される。
センサー１２は、結像光学部（イメージングオプティク
ス：ｉｍａｇｉｎｇ ｏｐｔｉｃｓ）１４により一シー
ン（ｓｃｅｎｅ）を検知する。センサー１２は、電子回
路１６で制御される。典型的な、センサー１２と、セン
サー電子回路１６が、米国特許第４，３２２，７５２号
に記述されている。一般的に、この様なセンサーは、画
素の行列を持ち、複数の、列、行、またはその他の画素
の部分集合が、並列に読み出される。センサー１２の出
力は、並列ビデオ信号として、並列画像処理チャネルに
加えられる。ここでは、６４チャネルの例が示されてい
る。

【００１３】各画像処理チャネルは、一個の入力増幅器
と、一個のアナログデジタル変換器を含む。各チャネル
のビデオ信号は、高速アナログデジタル変換器（ＡＤ
Ｃ）で、計数化される。ビデオ増幅器２０／１、‥‥、
２０／６４、で増幅された後、ＡＤＣ１８／１、‥‥、
１８／６４、で計数化される。多数のビデオフレーム
が、高速ビデオフレーム記憶、例えば、ＶＦＳ２２／
１、…、２２／６４、に保持され、その後再生と分析ま
たは何れか一方に使用される。ビデオデータは、ホスト
コンピューター２４、または専用のビデオマッピング表
示システム（ＶＭＡＤ）２６の何れからも、システムＶ
ＭＥバスを経由し、呼び出しできる。ビデオ画像は、モ
ニター３０に表示される。

【００１４】センサー電子回路１６は、Ｖ同期、Ｈ同
期、画素時刻信号を、データタイミングと同期回路（Ｄ
ＴＳ）３２へ供給し、ＶＦＳ２２／１―２２／６４を制
御する。

【００１５】各チャネルの利得とオフセットは、ホスト
コンピューターからの制御データで補正される。この制
御データは、コントローラー３６で制御される直列入力
／出力（Ｉ／Ｏ）ループ３４を経由して来る。微細な利
得とオフセットは、ＡＤＣ１８／１―１８／６４、にお
いて制御される。粗い利得とオフセットは、ビデオ増幅
器２０／１―２０／６４において制御される。

【００１６】較正操作中に、各チャネルのオフセット
は、センサー１２の照明を止めた状態で、望ましい黒レ
ベル出力となるよう調整される。同様に、各チャネルの
利得は、センサー１２を均一に照明する状態で、望まし
い平均灰色レベルとなるよう調整される。較正操作中
に、ホストコンピューター２４は、各チャネルに適用さ
れるオフセットと利得の値を上記操作により決定する。
平均チャネル出力レベルが推定され、チャネルの利得と
オフセットまたは何れか一方が、平均出力レベルを得る
為の目標値に補正される。各チャネルの利得とオフセッ
トの設定値は、例えば、ホストコンピューター２４に保
持され、次に続く較正に使用される。

【００１７】ここで図２と図３〜図８を参照すると、本
発明による直列Ｉ／Ｏリンクの実施例が、更に詳細に記
述される。直列Ｉ／Ｏリンクは、三個の論理信号（それ
ぞれはＥＣＬ信号の差分として電気的に表される）を基
に構築される。これらの信号は、線１００に送信される
シフト（Ｓｈｉｆｔ）／実行（Ｅｘｅｃ）信号と、線１
０２に送信される時刻信号と、線１０４に送信される直
列データである。ローカルボード作動信号は、線１０
１、１０３に送信される。リボンケーブルが、ステーシ
ョン間の信号の送信に使用される。各ステーションは、
中継器として働き、出力部は信号を次のステーションへ
送信する。最後のステーションは、出力をコントローラ
ー３６へ送る。

【００１８】図３に示される様に、直列Ｉ／Ｏループ上
のステーションは、次の構成要素を含む。例えば、マル
チプレクサー１０６−１２４、ビットシフトレジスター
１２６―１５０、バイトラッチ１５２―１５８、出力端
子１６０―１６６である。直列Ｉ／Ｏは、線１０２上の
時刻信号と、線１００上のシフト／実行信号の状態に従
い駆動される。シフト／実行信号が存在する時、正の時
刻エッジ（ｅｄｇｅ）が発生する度に、線１０４上のデ
ータが、各ステーションのマルチプレクサー１０６―１
２４を経由し、内部シフトレジスター１２６―１５０に
送られる。各ステーションからのデータ線１０４は、シ
フト／実行線１００の状態に関わり無く、時刻信号の立
ち下がりエッジで更新される。シフト／実行線１００
が、立ち上がり時刻エッジで打ち消される度に、送り込
まれる命令ビットに従い各ステーションで命令が実行さ
れる。時刻線とシフト／実行線１０２、１００には、次
のステーションに移る間に、単にバッファーがあるだけ
なので、命令サイクルは、並列に各ステーションで実行
される。

【００１９】各ステーションの内部には、１２−１／２
ビットシフトレジスター１２６―１５０がある。（１／
２ビットは、負の時刻エッジで動作するシフトレジスタ
ーの最終段を表す。）最初の８ビットＳＲ１２６―１４
０は、命令のデータ部分を保持する。これらのデータ
は、例えば、微細利得、微細オフセット、粗利得、粗オ
フセットのバイトを含む。次の４ビットは、番地と命令
の情報を含む。１２ビットは：ビット０―７―データ；
ビット８―Ａ／Ｂ選択；ビット９―利得／オフセット選
択；ビット１０―書き込み／読み出し選択；ビット１１
一時フラグである。ビット８―１１は、ＳＲ１４２―１
４８にそれぞれ記憶される。直列Ｉ／Ｏループの各ステ
ーションは、四個のポートを持ち、二個のチャネルＡと
Ｂの、それぞれ利得とオフセットのポートに分けられ
る。この様にして、ビット８と９は、デコーダー１５１
を通しこれらの一つのポートを指定する。ポートは、Ａ
利得ラッチ１５２と出力端子１６０、Ａオフセットラッ
チ１５４と出力端子１６２、Ｂ利得ラッチ１５６と出力
端子１６４、Ｂオフセットラッチ１５８と出力端子１６
６、で表される。ビット１０は、そのポートに書き込み
または読み出しがなされるかを表す。ビット０―７は、
書き込み動作でポートに書き込まれるデータ、または読
み出し後にポートから読み出されるデータを保持する。
図３〜図８は、書き込み動作の接続のみ示している。
（データビット０―７は、書き込み動作の結果で変わら
ない事に注意する。） 一時フラグは、命令実行中にのみ使用される。一時フラ
グが設定されて命令が実行される場合は、動作は通常通
り実行される、しかし完了時、書き込み命令は、読み出
し命令としてシフトレジスターへ書き戻される。またそ
の逆も行われる。それに加えて、一時フラグが消去され
る。

【００２０】図２に示されるように、Ａ利得とＡオフセ
ットのデータは、ラッチ１６８と１７０に保持される。
これらデータは、微細利得と微細調整を表し、ＡＤＣ１
８の頂部電圧（トップボルテージ：ｔｏｐ ｖｏｌｔａ
ｇｅ）と底部電圧（ボトムボルテージ：ｂｏｔｔｏｍ
ｖｏｌｔａｇｅ）に加えられる。ＡＤＣ１８は、望まし
くは、フラッシュＡＤＣであり、変換利得はＡＤＣの最
高と最低の電位差に比例し、変換オフセットは梯子状電
位（ラダーポテンシャル：ｌａｄｄｅｒ ｐｏｔｅｎｔ
ｉａｌ）の底部に比例する。図２に示されているよう
に、ラッチ１６８に保持されたデータは、信号処理回路
１７６で処理され、ＡＤＣ１８の最高Ｖを補正するよう
加えられる。ラッチ１７０に保持されたデータは、信号
処理回路１７８で処理され、ＡＤＣ１８の最低Ｖを補正
するよう加えられる。Ｂ利得とＢオフセットのデータ
は、ラッチ１７２と１７４にそれぞれ保持され、粗利得
と粗調整を表し、信号処理回路１８０と１８２を経由
し、ビデオ増幅器に加えられる。

【００２１】直列Ｉ／Ｏループコントローラー３６は、
コンピューター２４から命令パケットを受信し、直列ル
ープへ送信する。図９に描かれているように、命令パケ
ットは、データビットと、番地ビットと、命令ビット
と、一時フラグビットとを含む。

【００２２】本発明の直列Ｉ／Ｏループは、以下のもの
を含む幾つかのモードで使用される。

【００２３】１．Ｉ／Ｏループに接続されているステー
ション数は、二通りの方法で求められる。第一の方法
は、電源投入後に使用される。直列Ｉ／Ｏループは、電
源投入の都度、各ステーションの内部シフトレジスター
の全てを消去する様に構成される。そうして、単に非零
のデータ列を送り出す。一つずつステーションを移し、
直ちにコントローラーでデータを読み戻し、非零状態を
検出し、ステーションの全体の数を求める。

【００２４】他の方法は、単に零（または他の規約値）
をコントローラーに書き込み、一ステーションだけ移す
（シフトする）。この手順を繰り返し、ステーションの
総数が、繰り返し数より少なくなるまで進める。この点
で、全ステーションの内容が保証される。上記のように
続け、異なる値をコントローラーに書き込み、一ステー
ションだけ移し、コントローラーに到達したデータを読
み出す。一連の移動（シフト）数を数え、システム中の
ステーション数を求める事が出来る。

【００２５】２．一ステーションから任意の下流のステ
ーションへのデータの複写は、一時フラグの特性を利用
して行われる。複写するデータを持つステーションを、
望むレジスターの一時読み出し動作、に切り替えるだけ
でよい。複写元のステーションで実行されると、データ
は、内部シフトレジスターのデータ部に読み込まれ、一
方命令自体は、永続（パーマネント：ｐｅｒｍａｎｅｎ
ｔ）書き込み命令に翻訳される。そうして、適当な回数
の移動（シフト）と、引き続く実行サイクルにより、下
流の任意のステーションで書き込み命令を実行する事が
出来る。上流のステーションへの書き込みは、コントロ
ーラーステーションを経由して行われる。動作が実行さ
れると、この命令は、コントローラーに移され、読み出
し命令に変換される。

【００２６】３．直列ループ上の、全てのステーション
からの、またはステーションへのデータの読み出し書き
込みは、実行サイクルの前に、幾つかの永時読み出し又
は、一時書き込み命令をシフトアウトすることにより行
われる。先ず、最初に最後のステーションに望む動作を
書き込み、次いでそれを一ステーションだけ移す（シフ
トする）。始めのステーションへ向かっての、書き込み
と、移し替え（シフトアウト）が続き、最初のチャネル
への命令の書き込みと移し替え（シフトアウト）に到達
する。この時点で、これら命令は、各ステーションの内
部シフトレジスターに書き込まれ、望む命令が実行可能
な状態となる。この時になって、実行動作が行われる。
データの読み出しステーションでは、データパケットを
読み込む直列コントローラーに、データパケットを単に
送り戻すだけでよい。

【００２７】

【発明の効果】本発明は、次の利点を持つ。

【００２８】１． 直列Ｉ／Ｏループは、容易にひとつ
ながりのリング接続を可能とする。

【００２９】２． 直列Ｉ／Ｏループは、無限に拡張可
能である。

【００３０】３． Ｉ／Ｏループの各受信ステーション
は、実際には、プログラム可能に設備されるので、Ｉ／
Ｏループは、単に、データを受信ステーションとの間で
交換するだけで無く、例えばタイミング列生成の様な特
定のハードウエア機能の実現に利用可能である。

【００３１】４． 各受信ステーションは、そのステー
ションの要求に合わせる事が可能である。その間も、ル
ープ上の他のステーションとの共同動作は維持する。

【００３２】５． 受信ステーションは、知能化、即
ち、プロセッサーの設備は不要である。

【００３３】６．本発明の直列Ｉ／Ｏインターフェース
は、直列に通信するが、Ｉ／Ｏループ上の任意の組み合
わせの受信ステーションが、それぞれの機能を並列に実
行するようプログラム可能である。

【図面の簡単な説明】

【図１】 本発明の実施例を取り入れたイメージングシ
ステムのブロック図である。

【図２】 図１のイメージングシステムの構成要素のブ
ロック図である。

【図３】 本発明を実施するに有用な受信ステーション
の概略図である。

【図４】 本発明を実施するに有用な受信ステーション
の概略図である。

【図５】 本発明を実施するに有用な受信ステーション
の概略図である。

【図６】 本発明を実施するに有用な受信ステーション
の概略図である。

【図７】 本発明を実施するに有用な受信ステーション
の概略図である。

【図８】 本発明を実施するに有用な受信ステーション
の概略図である。

【図９】 本発明を実施するに有用なコントローラース
テーションのブロック図である。

【符号の説明】

１０ イメージングシステム、１２ 画像センサー、１
４ 結像光学部、１６センサー電子回路、１８ アナロ
グデジタル変換器、２０ ビデオ増幅器、２２ ビデオ
フレーム記憶、２４ ホストコンピューター、２６ ビ
デオマッピングと表示生成器、２８ ＶＭＥバス、３０
モニター、３２ データタイミングと同期、３４ 直
列Ｉ／Ｏループ、３６ コントローラー。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の並列画像信号で読み出される画像
   センサーを持つイメージングシステム（１０）に於い
   て：ステーションの制御に使用されるデータを受信し、
   記憶し、送信する、少なくとも一個のプログラム可能な
   Ｉ／Ｏステーションをそれぞれに含み、複数の画像信号
   を処理する複数の並列画像信号処理チャネル（１８）、
   （２０）、（２２）と；プログラム可能なＩ／Ｏステー
   ションを直列に接続する閉ループ直列Ｉ／Ｏ送信リンク
   （３４）と；直列Ｉ／Ｏ送信リンクに接続され、送信リ
   ンクに沿って、複数のプログラム可能なＩ／Ｏステーシ
   ョンの一以上へデータを直列に送信するのを制御するコ
   ントローラー（３６）と、 を含む装置。