JPH08185142A

JPH08185142A - 液晶表示装置

Info

Publication number: JPH08185142A
Application number: JP32731694A
Authority: JP
Inventors: Takeshi Maeda; 剛前田; Hidetaka Yasue; 秀隆安江
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1996-07-16

Abstract

(57)【要約】【目的】マトリックス型液晶を備えた液晶表示装置に
おいて、従来よりもクロック周波数を下げることで消費
電力や放射ノイズを低減したり、フレーム周波数を高く
することでフリッカーを有効に抑えることができるよう
にする。【構成】マトリックス型液晶２の前段に、データ変換
手段３を設け、このデータ変換手段３によって、各１行
分の表示用のデータを水平表示データ、各１フレーム分
の表示用のデータを垂直表示データとしたとき、各水平
表示データの互いに隣接した行間に存在する無効期間
と、各垂直表示データの連続するフレーム間の最下位行
と最上位行間に存在する無効期間との少なくとも一方に
ついて、これらの無効期間を除いて、画像表示に必要な
有効表示データのみが連続している表示データを作成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラップトップ型のパー
ソナルコンピュター(以下、ＰＣと称す)などに使用され
る液晶表示装置に係り、特には、マトリックス型液晶に
表示する表示データの変換処理の技術に関する。

【０００２】

【従来の技術】従来、コンピューターなどに用いられる
表示装置としては、ブラウン管を使用したものが一般的
である。そして、このブラウン管では、周知のように、
映像信号で制御された電子ビームを図６の実線(符号１
０１)で示すように、ラスター走査することにより、表
示画面の全面にある蛍光体を発光させて表示を行う。

【０００３】また、電子ビームの引き戻しのために、図
６の破線(符号１０２および１０３)で示すように、水平
帰線期間と垂直帰線期間とが設けられているが、これら
の帰線期間は、いずれも直接表示とは無関係である。

【０００４】一方、今日では表示装置を必要とする機器
はポータブル化しつつあり、ブラウン管に代えて液晶表
示装置を搭載したノートブックＰＣ等が多用されてきて
いる。

【０００５】特に、高速応答、高コントラスト、カラー
表示が可能であるＴＦＴ(Ｔhin Ｆilm Ｔransistor)を
採用したマトリックス型の液晶表示装置を備えたノート
ブックＰＣは、ブラウン管に匹敵する表示品位が得られ
るために、急速に需要が拡大している。

【０００６】ところで、上記のマトリックス型液晶は、
水平走査用の駆動電圧が印加される列電極群と、垂直走
査用の駆動電圧が印加される行電極群とを有し、列電極
と行電極の交点の表示座標位置にある絵素を順次選択し
て駆動することによって表示を得る。

【０００７】図７にn行m列の表示が可能なマトリクス型
の液晶表示装置の表示座標位置を示す。同図において、
()内の数字および文字は、たとえば(i，j)であれば、i
行j列目の表示座標位置を意味する。

【０００８】従来技術では、このマトリクス型の液晶表
示装置においても、その駆動用入力信号波形は、ブラウ
ン管表示の駆動波形に基づいて決められている。

【０００９】そのため、マトリクス型の液晶表示装置に
加える駆動用入力信号も、図６に示したブラウン管表示
における水平帰線期間と垂直帰線期間と同様に、画面表
示とは無関係な領域、つまり表示データの無効期間が設
けられている。

【００１０】これを、図８および図９に示すタイミング
チャートを参照して具体的に説明する。

【００１１】図８は、図７のn行m列の表示が可能なマト
リクス型の液晶表示装置に加える水平方向(１行分)の駆
動入力信号を示しており、同図中、Ｈsは水平方向の画
面の始まりの位置を知らせる水平同期信号、ＴＨは１水
平期間である。また、ＣＫはデータサンプリングクロッ
ク、Ｔckはサンプリング周期である。さらに、ＨＤは１
行分に相当する表示用のデータ(以下、水平表示データ
という)、ＴＨＤは１水平期間ＴＨ内の水平表示データ
ＨＤの有効期間である。そして、水平表示データＨＤに
おいて、Ｄ１１は１行１列目のデータ、Ｄ１mは１行m列
目、Ｄ２１は次行の２行１列目のデータを意味する。

【００１２】この１行目の水平表示データの最下位列の
データ(１行m列目のデータ)Ｄ１mと、次の２行目の水平
表示データの最上位列のデータ(２行１列目のデータ)Ｄ
２１との間には、ブラウン管表示における水平帰線期間
に相当する無効期間ＮＨＤが存在する。このことは、あ
る行の最下位列(m列目)のデータから次の行の最上位列
(１列目)のデータの各間にも、同様に無効期間ＮＨＤが
存在する。

【００１３】一方、図９は、図７のn行m列の表示が可能
なマトリクス型の液晶表示装置に加える１画面(１フレ
ーム分)の駆動入力信号を示しており、同図中、Ｖsは垂
直方向の画面の始まりの位置を知らせる垂直同期信号、
ＴＶは１垂直期間である。また、Ｈsは図８と同様に、
水平方向の画面の始まりの位置を知らせる水平同期信
号、ＴＨは１水平期間である。さらに、ＶＤは１フレー
ム分に相当する表示用のデータ(以下、垂直表示データ
という)、ＴＶＤはその１垂直期間ＴＶ内の垂直表示デ
ータＶＤの有効期間である。そして、垂直表示データＶ
Ｄにおいて、ＨＤ１１は１フレーム内の１行目(最上位
行)のデータ、ＨＤn１は１フレーム内のn行目(最下位
行)のデータ、ＨＤ１２は次フレームの１行目(最上位
行)のデータを意味する。

【００１４】この１フレーム目の垂直表示データの最下
位行のデータ(n行目のデータ)ＨＤn１と、次の２フレー
ム目の垂直表示データの最上位行のデータ(１行目のデ
ータ）ＨＤ１２との間には、ブラウン管表示における垂
直帰線期間に相当する無効期間ＮＶＤが存在する。この
ことは、あるフレームの最下位行（ｎ行目)のデータか
ら次のフレームの最上位行(１行目)のデータの各間に
も、同様に無効期間ＮＶＤが存在する。

【００１５】

【発明が解決しようとする課題】このように、従来のマ
トリクス型液晶に加える駆動用入力信号波形は、ブラウ
ン管の駆動波形に基づいて決められているため、水平表
示データＨＤおよび垂直表示データＶＤについて、それ
ぞれの有効期間ＴＨＤ，ＴＶＤに挟まれた箇所に、表示
には直接関係しない無効期間ＮＨＤ，ＮＶＤが存在す
る。

【００１６】そのため、図１０に示すように、表示に寄
与する有効期間ＴＨＤ，ＴＶＤの割合が制限されてい
た。すなわち、図１０は、表示データの有効領域と無効
領域との関係を示すもので、同図中、符号１０４が表示
データＨＤ，ＶＤの有効期間ＴＨＤ，ＴＶＤに相当する
有効領域であり、斜線部の１０５が水平表示データＨＤ
の無効期間ＮＨＤに相当する無効領域、１０６が垂直表
示データＶＤの無効期間ＮＶＤに相当する無効領域であ
る。

【００１７】図１０から明らかなように、有効領域１０
４と無効領域１０５，１０６を合わせた全領域に対し
て、有効領域１０４はかなりの制限を受けていることが
分かる。

【００１８】ここで、図８および図９において、４８０
行×６４０列の液晶表示装置にＶＧＡ準拠の駆動入力信
号をあてはめると、図８において、１水平期間ＴＨ＝３
２μsec、サンプリング周期Ｔck＝４０nsec(２５ＭＨ
z)、１水平期間ＴＨのサンプリングクロック数が８００
クロック、水平表示データの有効期間ＴＨＤはサンプリ
ングクロック数が６４０クロックであるから、８００−
６４０＝１６０クロック(６.４μsec)が、水平データ無
効期間ＮＨＤとなる。

【００１９】また、図９において、垂直期間ＴＶが１
６.８msec(約６０Ｈz)、１垂直期間ＴＶ内の水平期間Ｔ
Ｈは５２５列あり、垂直表示データＶＤの有効期間ＴＶ
Ｄは４８０列であるから、５２５−４８０＝４５列(１.
４４msec)が垂直データ無効期間ＮＶＤとなる。

【００２０】このことは、マトリクス型の液晶表示装置
において、サンプリングクロックＣＫが表示に無関係で
ある水平表示データＨＤの無効期間ＮＨＤ内でもカウン
トされているため、サンプリングクロックＣＫの周波数
が高くなることが余儀なくされている。このため、消費
電力が増えるとともに、放射ノイズも増えることとな
り、これはノートブックＰＣでは好ましくない。

【００２１】一方、フリッカーを抑えるためには、フレ
ーム周波数を上げることで可能となるが、表示に無関係
である水平表示データＨＤの無効期間ＮＨＤ、垂直表示
データＶＤの無効期間ＮＶＤという余分な期間を必要と
するため、フレーム周波数を上げるには自ずと限界があ
り、有効なフリッカー対策ができない。

【００２２】液晶表示の場合には、ブラウン菅表示のよ
うに電子ビームを走査するものではないから、ブラウン
管表示の駆動波形をそのまま踏襲する必然性は、基本的
に無いと言える。

【００２３】本発明は、この点に着目したものであり、
上記の問題点を解決するために、表示に無関係である表
示データの無効領域を無くし、有効表示データが連続す
るようにして、クロック周波数を下げることで消費電力
や放射ノイズを低減したり、あるいは、フレーム周波数
を高くすることでフリッカーを有効に抑えることができ
るようにすることを課題とする。

【００２４】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、水平走査用の列電極と垂直走査用の行電
極とをマトリックス配置してなるマトリックス型液晶を
備え、予め作成された表示データに基づいて前記列電極
と行電極を駆動して所要の表示を得る液晶表示装置にお
いて、次の構成を採る。

【００２５】すなわち、本発明では、マトリックス型液
晶の前段に、データ変換手段を設け、このデータ変換手
段は、各１行分の表示用のデータを水平表示データ、各
１フレーム分の表示用のデータを垂直表示データとした
とき、各水平表示データの互いに隣接した行間に存在す
る無効期間と、各垂直表示データの連続するフレーム間
の最下位行と最上位行間に存在する無効期間との少なく
とも一方について、これらの無効期間を除いて、画像表
示に必要な有効表示データのみが連続している表示デー
タを作成するように構成されている。

【００２６】

【作用】上記構成において、データ変換手段によって、
水平表示データあるいは垂直表示データに含まれる各無
効期間ＮＨＤ，ＮＶＤを無くすことにより、有効表示デ
ータが連続する。

【００２７】このため、水平表示データあるいは垂直表
用の有効表示用データのデータ数を変えない場合には、
サンプリングクロック周波数Ｔckを下げることができ、
不要な放射ノイズを低減できる。

【００２８】また、サンプリングクロック周波数Ｔckを
変更しなければ、表示データの無効期間ＮＨＤ，ＮＶＤ
内に有効表示データを挿入することで、有効表示データ
ＴＨＤ，ＴＶＤの情報量を増やすことができ、解像度が
改善される。

【００２９】また、水平表示データの無効期間ＮＨＤや
垂直表示データの無効期間ＮＶＤを無くすことにより、
１垂直期間ＴＶを短くすることができるため、フレーム
周波数を上げることが可能となり、フリッカーを抑える
ことができる。

【００３０】

【実施例】図１は、本発明の実施例に係る液晶表示装置
の要部を示すブロック図である。

【００３１】同図において、１はＣＰＵ、２はマトリッ
クス型液晶(以下、ＬＣＤという)である。

【００３２】そして、ＣＰＵ１は、本例では従来と同様
に、図８および図９に示した駆動入力信号を発生するよ
うになっている。

【００３３】また、ＬＣＤ２は、水平走査用の列電極と
垂直走査用の行電極とをマトリックス配置してなるもの
で、本例では、図７に示したように、n行m列の表示が可
能なものである。

【００３４】そして、このＬＣＤ２の前段に、データ変
換手段３が設けられている。このデータ変換手段３は、
本例では、第１メモリ５、第２メモリ６、前段切換回路
８、後段切換回路９、書込制御回路１１、読出制御回路
１２、およびタイミング信号発生回路１４からなる。

【００３５】両メモリ５，６は、たとえばＲＡＭやシフ
トレジスタ等で構成されるものであって、少なくとも１
行分の表示データが格納できるだけのメモリ容量を有す
る。

【００３６】前段切換回路８は、両メモリ５，６の前段
側に設けられて、ＣＰＵ１からの表示データを両メモリ
５，６に時分割で振り分けるものであり、また、後段切
換回路９は、両メモリ５，６の後段側に設けられてい
て、各メモリ５，６から出力される表示データを時分割
でマトリックス型液晶２に送出するものである。そし
て、両切換回路８，９は、高速応答性を確保するため、
たとえば電子式のスイッチング素子で構成される。

【００３７】書込制御回路１１は、両メモリ５，６の書
き込み動作を制御するものであって、所定周波数f₁の書
き込みクロックを発生し、また、読出制御回路１２は、
両メモリ５，６の読み出し動作を制御するものであっ
て、所定周波数f₂の読み出しクロックを発生する。

【００３８】タイミング信号発生回路１４は、ＣＰＵ１
から発生される図８および図９に示す水平および垂直の
表示データＨＤ，ＶＤを入力して、有効期間ＴＨＤ，Ｔ
ＶＤの有無を検出し、有効期間ＴＨＤ，ＴＶＤが検出さ
れたならば、これに応答して両切換回路８，９の切り換
えタイミング、および書込制御回路１１と読出制御回路
１２の各動作タイミングを決めるタイミング信号を発生
するものである。さらに、タイミング信号発生回路１４
は、水平および垂直の表示データＨＤ，ＶＤの有効期間
ＴＨＤ，ＴＶＤの検出に応じて、図４および図５に示す
ような、ＬＣＤ２の駆動入力信号ＣＫ₀，Ｈs₀，Ｖs₀を
それぞれ発生するように構成されている。

【００３９】次に、上記構成の液晶表示装置の動作につ
いて説明する。

【００４０】ＣＰＵ１は、従来と同様に、図８および図
９に示したタイミングを有する駆動入力信号を発生す
る。

【００４１】タイミング信号発生回路１４は、図８およ
び図９に示した駆動入力信号の内の水平および垂直の表
示データＨＤ，ＶＤを入力して、有効期間ＴＨＤ，ＴＶ
Ｄの有無を検出し、有効期間ＴＨＤ，ＴＶＤが検出され
たならば、これに応答してタイミング信号を発生して書
込制御回路１１および読出制御回路１２を共に起動す
る。

【００４２】すなわち、書込制御回路１１は、タイミン
グ信号発生回路１４からのタイミング信号に応答して、
図８のサンプリングクロックＣＫと同じ周波数f₁(ここ
では２５ＭＨz)の書き込みクロックを発生し、この書き
込みクロックを両メモリ５，６に出力する。

【００４３】また、読出制御回路１２は、タイミング信
号発生回路１４からのタイミング信号に応答して、書き
込みクロックよりも低い所定周波数f₂(ここでは２０Ｍ
Ｈz)の読み出しクロックを発生し、この読み出しクロッ
クを両メモリ５，６に出力する。

【００４４】さらに、タイミング信号発生回路１４は、
前述の有効期間ＴＨＤ，ＴＶＤの検出に基づいて発生さ
れるタイミング信号を前段切換回路８と後段切換回路９
とに与えるため、両切換回路８，９の接続が切り換わ
る。

【００４５】この場合、各切換回路８，９は、有効期間
ＴＨＤ，ＴＶＤの検出に基づいて発生されるタイミング
信号が入力されるたびに、交互に接続が切り換わる。

【００４６】たとえば、前段切換回路８について、最初
のタイミング信号が入力されたときに共通接点８aが一
方の個別接点８bに接続されているとき、次のタイミン
グ信号が入力されれば共通接点８aが他方の個別接点８c
に接続され、さらに、次のタイミング信号が入力されれ
ば共通接点８aが一方の個別接点８bに接続される。

【００４７】後段切換回路９についても同様であって、
最初のタイミング信号が入力されたときに共通接点９a
が一方の個別接点９bに接続されているとき、次のタイ
ミング信号が入力されれば共通接点９aが他方の個別接
点９cに接続され、さらに、次のタイミング信号が入力
されれば共通接点９aが一方の個別接点９bに接続され
る。

【００４８】しかも、前段切換回路８と後段切換回路９
とは、その接続状態が逆になる。すなわち、前段切換回
路５がＣＰＵ１と第１メモリ５とを接続した状態(共通
接点８aが一方の個別接点８bに接続した状態)になる
と、後段切換回路９は第２メモリ６とＬＣＤ２とを接続
した状態(共通接点９aが他方の個別接点９cに接続した
状態)になる。また、前段切換回路５がＣＰＵ１と第２
メモリ６とを接続した状態(共通接点８aが他方の個別接
点８cに接続した状態)になると、後段切換回路９は第１
メモリ５とＬＣＤ２とを接続した状態(共通接点９aが一
方の個別接点９bに接続した状態)になる。

【００４９】さらに、タイミング信号発生回路１４は、
水平および垂直の表示データＨＤ，ＶＤの有効期間ＴＨ
Ｄ，ＴＶＤの終了が検出されたならば、これに応答して
動作停止のタイミング信号を発生するので、このタイミ
ング信号によって、書込制御回路１１および読出制御回
路１２がその動作が停止するとともに、前段切換回路５
と後段切換回路６が無接続の状態(共通接点８a，９aが
中立状態)になる。

【００５０】したがって、たとえば、図８において、１
行目の水平表示データＨＤの有効期間ＴＨＤが検出され
て、前段切換回路８によってＣＰＵ１と第１メモリ５と
が接続された場合には、この有効期間ＴＨＤ内のＤ１１
〜Ｄ１mまでのデータが書込制御回路１１からの書き込
みクロックに同期して第１メモリ５に順次格納される。

【００５１】次に、２行目の水平表示データＨＤの有効
期間ＴＨＤが検出されて、前段切換回路８がＣＰＵ１と
第２メモリ６とを接続したときには、この有効期間ＴＨ
Ｄ内のＤ２１〜Ｄ２mまでのデータが書込制御回路１１
からの書き込みクロックに同期して第２メモリ６に順次
格納される。

【００５２】このとき、後段切換回路９によって第１メ
モリ５とＬＣＤ２とが接続されているので、上記の第２
メモリ６への２行目の水平表示データの書き込み動作に
並行して、第１メモリ５からは既に格納されている１行
目の水平表示データＨＤの有効期間ＴＨＤに含まれてい
たＤ１１〜Ｄ１mまでのデータが読出制御回路１２から
の読み出しクロックに同期して順次読み出され、これが
この後段切換回路９を介してＬＣＤ２に送出される。

【００５３】引き続いて、３行目の水平表示データＨＤ
の有効期間ＴＨＤが検出されて、前段切換回路８がＣＰ
Ｕ１と第１メモリ５とを接続したときには、この有効期
間ＴＨＤ内のＤ３１〜Ｄ３mまでのデータが書込制御回
路１１からの書き込みクロックに同期して第１メモリ５
に順次格納される。

【００５４】このとき、後段切換回路９によって第２メ
モリ６とＬＣＤ２とが接続されるので、上記の第１メモ
リ５への３行目の水平表示データの書き込み動作に並行
して、第２メモリ６からは既に格納されている２行目の
水平表示データＨＤの有効期間ＴＨＤに含まれていたＤ
２１〜Ｄ２mまでのデータが読出制御回路１２からの読
み出しクロックに同期して順次読み出され、これがこの
後段切換回路９を介してＬＣＤ２に送出される。

【００５５】したがって、後段切換回路９の出力を見る
と、図２に示すように、１行目の水平表示データの最下
位列のデータ(１行m列目のデータ)Ｄ１mと、次の２行目
の水平表示データの最上位列のデータ(２行１列目のデ
ータ)Ｄ２１との間が切れ目なく連続し、図８における
無効期間ＮＨＤが存在しなくなる。

【００５６】このことは、ある行の最下位列(m列目)の
データから次の行の最上位列(１列目)のデータの各間に
も同様に当てはまり、いずれも無効期間ＮＨＤが存在し
なくなる。

【００５７】図９に示す垂直データＶＤについても、同
様であって、たとえば、第２メモリ６に対して、２フレ
ーム目の垂直表示データＶＤの有効期間ＴＶＤの先頭の
水平表示データＨＤ１２が格納されているときには、こ
れに並行して、第１メモリ５からは、１フレーム目の垂
直表示データＶＤの有効期間ＴＶＤの末尾の水平表示デ
ータＨＤn１が読み出されている。

【００５８】そして、第２メモリ６への２フレーム目の
最上位行の水平表示データＨＤ１２の格納が終了して、
次に、第１メモリ５に２フレーム目で２行目の水平表示
データＨＤ２２が格納されるときには、第２メモリ６か
らは２フレーム目の最上位行の水平表示データＨＤ１２
が読み出されるから、後段切換回路９の出力を見ると、
図３に示すように、１フレーム目の垂直表示データの最
下位行のデータ(n行目のデータ)ＨＤn１と、次の２フレ
ーム目の垂直表示データの最上位行のデータ(１行目の
データ)ＨＤ１２との間が切れ目なく連続し、無効期間
ＮＶＤが存在しなくなる。

【００５９】このことは、あるフレームの最下位行(n行
目)のデータから次のフレームの最上位行(１行目)のデ
ータの各間にも同様に当てはまり、いずれも無効期間Ｎ
ＶＤが存在しなくなる。

【００６０】このように、この実施例では、水平表示デ
ータＨＤの隣り合う行間が連続するとともに、垂直表示
データＶＤのフレーム間も連続し、その結果、表示デー
タの全てが無効期間によって途切れることなく有効表示
データとして連続する。

【００６１】ＬＣＤ２には、図２および図３に示すよう
に、無効期間ＮＨＤ、ＮＶＤの存在しない有効な表示デ
ータのみが送られてくるので、タイミング信号発生回路
１４からは、ＬＣＤ２に対して、図４および図５に示す
ような駆動入力信号が与えられる。

【００６２】図４において、１水平期間ＴＨ₀を従来と
同じ３２μsecとし、水平表示データＨＤ₀の有効期間Ｔ
ＨＤ₀内に従来と同じ６４０個のデータが入るとする。

【００６３】この場合、各水平表示データＨＤ₀の互い
に隣接した行間に存在する無効期間が除かれているの
で、Ｄ１mに６４０個目のデータが、Ｄ２１は第２行目
の１番目のデータが入力されてデータが連続する。する
と、サンプリングクロックＣＫ₀のクロック数は、水平
データ数と同じ６４０個あればよいから、その周波数
は、２５ＭＨzから２０ＭＨzまで下がる(従来の８０％
になる)とともに、消費電流も低減される。

【００６４】一方、図４において、１水平期間ＴＨ₀を
従来と同じ３２μsecとし、サンプリングクロック周期
Ｔck₀も従来と同じ４０μsec(２５ＭＨz)とする。

【００６５】この場合、各水平表示データＨＤ₀の互い
に隣接した行間に存在する無効期間が除かれているの
で、１水平期間ＴＨ₀内に８００個の有効データが入力
できる。

【００６６】つまり、Ｄ１mに第１行の最終データであ
る８００個目のデータを入力させ、Ｄ２１に第２行目の
１番目のデータを入力することができる。したがって、
１水平期間ＴＨ₀が３２μsecの限られた時間内で、情報
量を６４０個から８００個まで増やすことが可能とな
る。

【００６７】また、図５において、水平表示データＶＤ
₀の有効期間ＴＶＤ₀を従来と同じ４８０ライン、１水平
期間ＴＨ₀を従来と同じ３２μsecとする。

【００６８】この場合、各垂直表示データＶＤ₀の連続
するフレーム間の最下位行と最上位行間に存在する無効
期間ＮＶＤが除かれているから、ＨＤn１に第１フレー
ムの４８０ライン目(最下位行)のデータが、ＨＤ１２に
第２フレームの１ライン目(最上位行)のデータがそれぞ
れ入力されてデータが連続する。すると、１垂直期間Ｔ
Ｖ₀のフレーム周波数を６０Ｈzから６５Ｈzまで上げる
ことができるため、フリッカーが見えにくくなる。

【００６９】さらに、図５において、１垂直期間ＴＶ₀
を従来と同じ１６.８msec(周波数で約６０Ｈz)、１水平
期間ＴＨ₀は従来と同じ３２μsecとする。

【００７０】この場合、各垂直表示データＶＤ₀の連続
するフレーム間の最下位行と最上位行間に存在する無効
期間ＮＶＤが除かれているから、第１フレームの最下位
行ＨＤm１に５２５ライン目のデータが、続くＨＤ１２
に第２フレームの１ライン目(最上位行)のデータがそれ
ぞれ入力されてデータが連続する。すると、従来の垂直
表示データＶＤの有効期間ＴＶＤ内で４８０ラインあっ
たものが、サンプリングクロック周波数Ｔckの周波数を
変えることなく５２５ラインまで増やすことができ、そ
の結果、情報量が増える。

【００７１】そして、両者を組み合わせれば、４８０行
×６４０列の表示でサンプリングクロックＣＫ₀の周波
数が従来と同じ２５ＭＨzとしたとき、１水平期間ＴＨ₀
は３２μsecから２５.６μsecと短くなり、また、１垂
直期間ＴＶ₀のフレーム周波数は、６０Ｈzから８１Ｈz
まで上がるので、一層フリッカーが見えにくくなる。

【００７２】なお、上記の実施例では、図８の各水平表
示データＨＤの互いに隣接した行間に存在する無効期間
ＮＨＤと、図９の各垂直表示データＶＤの連続するフレ
ーム間の最下位行と最上位行間に存在する無効期間ＮＶ
Ｄとの双方を除くようにしているが、このようにすれ
ば、図４に示す１水平期間ＴＨ₀の周期が上がるととも
に、図５に示す１垂直期間ＴＶ₀の周期も上がるので、
最も都合が良い。

【００７３】しかし、各水平表示データの互いに隣接し
た行間に存在する無効期間のみ、あるいは、各垂直表示
データの連続するフレーム間の最下位行と最上位行間に
存在する無効期間のみを除くようにすることもできる。

【００７４】また、本例では、データ変換手段３は、Ｃ
ＰＵ１と別個に設けているが、ＣＰＵ１に内蔵させた構
成とすることも可能である。

【００７５】

【発明の効果】本発明によれば、データ変換手段によっ
て、水平表示データあるいは垂直表示データに含まれる
各無効期間ＮＨＤ，ＮＶＤを無くして有効表示データが
連続するため、次の効果が得られる。

【００７６】(１) 水平表示データあるいは垂直表用の
有効表示用データのデータ数を変えない場合には、サン
プリングクロック周波数Ｔckを下げることができ、不要
な放射ノイズを低減できる。

【００７７】(２) サンプリングクロック周波数Ｔckを
変更しなければ、表示データの無効期間ＮＨＤ，ＮＶＤ
内に有効表示データを挿入することで、有効表示データ
ＴＨＤ，ＴＶＤの情報量を増やすことができ、解像度が
改善される。

【００７８】(３) 水平表示データの無効期間ＮＨＤや
垂直表示データの無効期間ＮＶＤを無くすことにより、
１垂直期間ＴＶを短くすることができるため、フレーム
周波数を上げることが可能となり、フリッカーを抑える
ことができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る液晶表示装置の要部を示
すブロック図である。

【図２】本発明の実施例に係るデータ変換手段から出力
される水平表示データを示す説明図である。

【図３】本発明の実施例に係るデータ変換手段から出力
される垂直表示データを示す説明図である。

【図４】本発明の実施例に係る液晶表示装置における１
行分の駆動入力信号のタイミングチャートである。

【図５】本発明の実施例に係る液晶表示装置における１
フレーム分の駆動入力信号のタイミングチャートであ
る。

【図６】ブラウン管における電子ビームの走査法の説明
図である。

【図７】n行m列の表示が可能なマトリクス型の液晶表示
装置の表示座標位置を示す説明図である。

【図８】従来の液晶表示装置における１行分の駆動入力
信号のタイミングチャートである。

【図９】従来の液晶表示装置における１フレーム分の駆
動入力信号のタイミングチャートである。

【図１０】従来の液晶表示装置における表示データの有
効領域と無効領域との関係を示す説明図である。

【符号の説明】

１…ＣＰＵ、２…マトリックス型液晶(ＬＣＤ)、３…デ
ータ変換手段、５…第１メモリ、６…第２メモリ、８…
前段切換回路、９…後段切換回路、１１…書込制御回
路、１２…読出制御回路、１４…タイミング信号発生回
路。

Claims

【特許請求の範囲】

【請求項１】水平走査用の列電極と垂直走査用の行電
極とをマトリックス配置してなるマトリックス型液晶を
備え、予め作成された表示データに基づいて前記列電極
と行電極を駆動して所要の表示を得る液晶表示装置にお
いて、このマトリックス型液晶の前段に、データ変換手段を設
け、このデータ変換手段は、各１行分の表示用のデータ
を水平表示データ、各１フレーム分の表示用のデータを
垂直表示データとしたとき、各水平表示データの互いに
隣接した行間に存在する無効期間と、各垂直表示データ
の連続するフレーム間の最下位行と最上位行間に存在す
る無効期間との少なくとも一方について、これらの無効
期間を除いて、画像表示に必要な有効表示データのみが
連続している表示データを作成するものである、ことを
特徴とする液晶表示装置。